CS260280B1

CS260280B1 - Connection for calculating logic functions in cooperation with 1 'arbitrary microprocessor

Info

Publication number: CS260280B1
Application number: CS864095A
Authority: CS
Inventors: Peter Suchtar; Zdena Mikulova
Original assignee: Peter Suchtar; Zdena Mikulova
Priority date: 1986-06-04
Filing date: 1986-06-04
Publication date: 1988-12-15
Also published as: CS409586A1

Abstract

Zapojenie pre výpočet logických funkcii s mikroprocesorom sa využije v různých odboroch, kde preniká elektronika na testovanie a riadenie různých zabezpečovacích sústav, ktoré sa dajú vyjádřit boolovskou funkciou, ako například sústava zabezpečovacích spínačov, reléových sústav a logických polí. Účelom zapojenia v spojení s mikroprocesorom je vytvorenie logického procesora, ktorý zjednoduší a zrýchli prácu s jednotlivými bitmi památi pre čítanie a zápis. Podstata je zapojenie na obr., ktoré na základe adresy z vybranej skupiny adresného priestoru mikroprocesore v strojnom cykle čítania alebo zápisu do památi, registra mikroprocesora určí konkrétné bitové miesto· v památi, ktoré reprezentuje vstupnú prememnú, typ základnej logickej operácie, ktorá sa počas daného strojného cyklu vykoná. Zapojenie pozostáva z 9 integrovaných obvodov čsl. výroby a, je možné ho připravit v tubovolnom adresnom priestore s fubovolným mikroprocesorom.The circuit for calculating logical functions with a microprocessor is used in various fields where electronics penetrates for testing and controlling various security systems that can be expressed by a Boolean function, such as a system of security switches, relay systems and logic fields. The purpose of the circuit in conjunction with a microprocessor is to create a logical processor that will simplify and speed up work with individual memory bits for reading and writing. The essence is the circuit in Fig., which, based on the address from the selected group of the microprocessor address space in the machine cycle of reading or writing to memory, the microprocessor register determines a specific bit location in the memory that represents the input variable, the type of basic logical operation that will be performed during a given machine cycle. The circuit consists of 9 integrated circuits of Czechoslovak production and, it is possible to prepare it in any address space with any microprocessor.

Description

Vynález sa týká zapojenia pre výpočet logických funkcií v spolupráci s lubovolným mikroprocesorom.The invention relates to a circuit for calculating logic functions in cooperation with any microprocessor.

V doteraz známých riešeniach výpočtov logických funkcií, ako sú:In previously known solutions to calculate logic functions such as:

nulová funkcla, konjukcia, inhibícia, identita, antivalencia, negácia, disjunkcia,zero function, conjunction, inhibition, identity, antivalence, negation, disjunction

Pierceova funkcia, ekvivalencia, implikácia,Pierce function, equivalence, implication,

Schefferova funkcia a jednotková funkcia, sa využívá čisto programových prostriedkov, ktoré nám poskytuje použitý mikroprocesor a jeho iinštrukčný súbor. Toto- riešenie poskytuje výhody len pri malom počte vstupných proměnných, t. j. do 30.The Scheffer function and the unit function are used purely by the software provided by the microprocessor and its instruction set. This solution provides advantages only with a small number of input variables, i. j. to 30.

Nevýhodou je, že pri počte nad 30 vstupných premenných neúmerne vzrastá riadiaca parná f mikroprocesora, zvSčšujú sa časové nároky na prácu mikroprocesora a zostavovanie riadiaceho programu pre výpočet logickej funkcie je závislé na type použitého mikroprocesora, predovšetkým od jeho základných logických operácií, operách posuvov, rotácií, logických testov, a hlavně bitových operácií.The disadvantage is that over 30 input variables, the microprocessor control steam increases disproportionately, the time required for microprocessor work increases, and the compilation of the control program to calculate the logic function depends on the type of microprocessor used, especially its basic logical operations, shift operations, rotations. , logic tests, and especially bitwise operations.

Vyššie uvedené nevýhody odstráni použitie predmetu vynálezu. Jeho podstata spočívá v tom, že dátová zbernica mikroprocesora je súčasne připojená na vstup PR, blok RAM, blok BČZ a výstupmi BZ. Výstup PR je súčasne spojený so vstupmi VP a PI. Výstup VP je připojený na vstup DLF, ktorého výstup je připojený na vstup PP a další výstup DLF je připojený na vstup PI. Výstup PI je spojený so vstupom BZ. Výstup PP je spojený so vstupom DLF a další výstup PP je připojený na vstup BČZVýstup BČZ je připojený na vstup DLF. Výstup PL je spojený so vstupom PR. Výstup PL je připojený na BZ. Další výstup PL je připojený na vstup RAM. Další výstup PL je súčasne připojený na vstup PI a vstup VPR. Výstup VPR je připojený na vstup RAM_t Další výstup PL je připojený na vstup PP. Část adresnej zbernice mikroprocesora je připojená na RAM a druhá část je súčasne připojená na vstup PL, vstup VPR, vstup PI, vstup VP a vstup DLF. Riadiaca zbernica mikroprocesora je připojená na vstup PL.The above disadvantages eliminate the use of the subject invention. Its essence is that the microprocessor data bus is simultaneously connected to the PR input, RAM block, BČZ block and BZ outputs. The PR output is simultaneously connected to the VP and PI inputs. The VP output is connected to the DLF input, whose output is connected to the PP input and the other DLF output is connected to the PI input. The PI output is connected to the BZ input. The PP output is connected to the DLF input and another PP output is connected to the BČZ input. The BČZ output is connected to the DLF input. The output PL is connected to the input PR. The PL output is connected to a POI. Another PL output is connected to the RAM input. Another PL output is connected to the PI input and the VPR input simultaneously. VPR output is connected to RAM input _t Another PL output is connected to PP input. The microprocessor address bus part is connected to RAM and the other part is simultaneously connected to PL input, VPR input, PI input, VP input and DLF input. The microprocessor control bus is connected to the PL input.

Hlavně výhody zapojenia pre výpočet .logických funkcií v spolupráci s mikroprocesorom podía tohto vynálezu spočívajú v úspoře riadiacej památi mikroprocesora 5 až 10-násobne čo do počtu buniek památi, v rýchlosti výpočtu logickej funkcie, ktorá je 10- až 20-násobná, v jednoduchšej tvorbě programového vybavenia a nezávislosti na inštrukčnom súbore použitého mikroprocesora, ako sú logické operácie, operácie posuvov, rotácií hlavně však bitových operácií.In particular, the advantages of wiring for computing logic functions in conjunction with the microprocessor of the present invention are saving the microprocessor control memory 5 to 10 times the number of memory cells, the logic function calculation rate, which is 10 to 20 times, in simpler creation software and independence from the instruction set of the microprocessor used, such as logical operations, shift operations, but mainly bitwise operations.

Zapojenie pre výpočet logických funkcií v spolupráci s lubovolným mikroprocesorom je znázorněné na výkresu. Dátová zbernica mikroprocesora 811 je připojená na dátovú zbernicu 800, ktorá je súčasne spojená so vstupom PR 801, s obojsmernou zbernicou RAM 802, obojsmernou zbernicdu BČZ 100 a výstupnou zbernicou BZ 803. Výstup PR 808 je súčasne spojený so vstupmi VP 807 a PI 808. Výstup VP 103 je připojený na vstup DLF 104. Výstup DLF 200 je připojený na vstup PP 201 a výstup DLF 102 je připojený na vstup PI 101.The connection for the calculation of logic functions in cooperation with any microprocessor is shown in the drawing. The microprocessor data bus 811 is coupled to a data bus 800 that is simultaneously coupled to a PR 801 input, a bidirectional RAM 802 bus, a bidirectional BZZ 100 bus, and a BZ 803 output bus. The PR 808 output is simultaneously coupled to VP 807 and PI 808 inputs. The VP 103 output is connected to the DLF 104 input. The DLF 200 output is connected to the PP 201 input and the DLF 102 output is connected to the PI 101 input.

Výstup PI 804 je spojený so vstupom BZ 805. Výstup PP 202 je spojený so vstupom DLF 203 a výstup PP 105 je připojený na vstup BCZ 108· Výstup BČZ 118 je připojený na vstup DLF 119. Výstup PL 108 je spojený so vstupom BČZ 107. Výstup PL 109 je spojený so vstupom PR 110, Výstup PL 111 je spojený so vstupom BZ 112. Výstup PL 113 je připojený na vstup RAM 114.Output PI 804 is connected to input BZ 805. Output PP 202 is connected to input DLF 203 and output PP 105 is connected to input BCZ 108 · Output BČZ 118 is connected to input DLF 119. Output PL 108 is connected to input BČZ 107. Output PL 109 is connected to input PR 110, Output PL 111 is connected to input BZ 112. Output PL 113 is connected to input RAM 114.

Výstup PL 115 je súčasne připojený na vstup PI US a vstup VPR 117. Výstup VPR 204 je připojený na vstup RAM 205. Výstup PL 300 je připojený na vstup PP 301. Část adresnej zbernice mikroprocesora 813 je připojená na RAM 812 a druhá část 813 je připojená na adresnú zbernicu 809. Adresná zbernica 809 je súčasne připojená na vstup PL 810, vstup VPR 302, vstup PI 400, vstup VP 393 a vstup DLF 304. Riadiaca zbernica mikroprocesora 513 je připojená na riadiacu zbernicu 500, ktorá je připojená na vstup PL 591.The PL 115 output is simultaneously connected to the PI US input and the VPR 117. The VPR 204 output is connected to the RAM input 205. The PL 300 output is connected to the PP 301 input. Part of the microprocessor addressing bus 813 is connected to RAM 812 and the other part 813 is connected to address bus 809. Address bus 809 is simultaneously connected to PL input 810, VPR 302 input, PI 400 input, VP 393 input and DLF 304 input. Microprocessor control bus 513 is connected to control bus 500 that is connected to PL input 591st

Zapojenie pre výpočet logických funkcií v spolupráci s lubovolným mikroprocesorom pracuje nasledujúcim sposobom,:The wiring for the calculation of logic functions in cooperation with any microprocessor works in the following way:

Blok operačnej památi 2 je vyhradená oblast z použitej opleračnej památi, v ktorej sú uložené vstupné premenné logických funkcií. Do paralelného registra 5 sa zapíše obsah dátovej zbernice 800, kde z nebo blok výběru premennej 6 vyberie určeinú vstupnú premennú, ktorá sa v dekóderi logickej funkcie 8 spracuje a výsledok sa zapíše do pomocnej památi 9 a následné cez blok čítania a zápisu 3 prostredníctvom zbernice 809 do určeného registra mikroprocesora.The operating memory block 2 is a reserved area from the used ophthalmic memory in which the input variables of the logic functions are stored. In the parallel register 5, the contents of the data bus 800 are written, where the variable selection block 6 selects a particular input variable that is processed in the decoder of the logic function 8 and the result is written to the auxiliary memory 9 and subsequently via the read / write block 3 via bus 809. to the specified microprocessor register.

Výsledok logickej funkcie z určeného^ registra v spolupráci s 5, 6 a 8 zapíše cez podmienkový invertor 7, blok zápisu 4 cez zbernicu 800 do> vyhradenej oblasti operačnej památi, do ktorej je povolený zápis na základe obsahu adresnej zbernice 809 a riadiaceho signálu z bloku podpornej logiky 10 cez blok vyhradenia památi 1. Spolupráca medzi jednotlivými blokml a jej náplň, ako je výběr logickej operácie, výběr vstupných premenných z bloku 2 sa deje na základe adresy mikroprocesora a riadiacich signálov z bloku podpornej logiky 10, kdeThe result of the logic function from the designated register, in cooperation with 5, 6 and 8, writes via conditional inverter 7, write block 4 via bus 800, to a reserved operating memory area into which write is allowed based on address bus 809 and block control signal. support logic 10 through a memory allocation block 1. Cooperation between the individual blocks and its contents, such as selecting a logic operation, selecting input variables from block 2, is based on the microprocessor address and control signals from the support logic block 10, where

Ctninosť tohoto bloku je ovplyvňovaná adresou a rladiacou zbernicou mikroprocesora.The chastity of this block is influenced by the address and the microprocessor control bus.

Začlenenie daného zapojenia pre výpočet logických funkcií do zostavy mikropočítača je možné jednoduchým spůsobom, ako u štandartných podporných obvodov vyrábaných pre mikroprocesor. V čase vydania platnej adresy od mikroprocesora z predom stanovenej skupiny adries zapojenie pře výpočet logických funkcií v strojnom cykle čítania a zápisu do památi alebo registra mikroprocesora, danú adresu rozdekóduje, čím je jednoznačné určená vstupná premenná z konkrétného bitu vo vyhradenej oblasti operačnej památi, dalej základná logická operácia ako AND, NAND, OR, NOR, negácia, identita.Incorporating a given circuitry to calculate logic functions into a microcomputer assembly is possible in a simple manner, as is the case with standard support circuits manufactured for a microprocessor. At the time of issuing a valid address from the microprocessor from a predetermined set of addresses, engaging the logic functions in the machine read / write cycle or microprocessor register decodes the address, thereby uniquely identifying an input variable from a particular bit in the dedicated memory area, another basic logical operations like AND, NAND, OR, NOR, negation, identity.

V strojnom cykle čítania z památi sa výsledok logickej operácie zapíše do určeného registra mikroprocesora a do pomocnej památi. Pričom platí, že každý programový blok pre výpočet logickej funkcie musí začínat logickou operáciou identity alebo negácie. Tým sa naskýtá široká možnost pre různé aplikácie, ako sú diagnostiky logických polí, testovanie reléových sústav, či spínačových sústav, ktoré sa dajú vyjádřit tubovolnou boolovskou logickou funkciou. Ďalšou zřejmou výhodou je rýchlosť výpočtu logickej funkcie z důvodu, že jfednou inštrukciou přesunu dát je jednoznačné určená logická funkcia aj vstupná premenná na úrovni bitu vo vyhradenom mieste RAM, kde priamo v RAM vykonáme logickú operáciu.In the machine memory read cycle, the result of the logic operation is written to the specified microprocessor register and the auxiliary memory. Each program block for calculating a logic function must start with a logical operation of identity or negation. This provides a wide range of applications for various applications, such as logic field diagnostics, relay system testing, or switch systems that can be expressed by any boolean logic function. Another obvious advantage is the speed of calculation of the logic function, because both the data transfer instruction is both a clear logic function and an input variable at the bit level in a dedicated RAM, where a logical operation is performed directly in RAM.

Claims

260280 The parity of this block is influenced by the microprocessor's control bus. Incorporating a given circuit for computational functions into a microcomputer assembly in a simple manner, such as standard support circuits manufactured for a microprocessor. At the time of issuing the payout address from the pre-set group of address microprocessors, engaging a number of logical functions in machine cycling and writing to the memory or register of the microprocessor, the address is decoded, thereby unambiguously specifying the input variable from the particular bit in the dedicated operating memory area, the underlying logical operation such as AND, NAND, OR, NOR, negation, identity. In the machine memory cycle, the logical operation result is written to the designated microprocessor register and to the memory buffer. However, each program block for calculating the logic function must start with a logical operation of identity or non-identity. This gives a wide possibility to translate applications such as logic field diagnostics, relay system testing, switch systems that can be expressed by any Boolean logic function. Another obvious advantage is the rapid calculation of the logic function because of the unambiguous data transfer operation. both the specified logic function and the input are changed by the bit level in a dedicated RAM location, where the logical operation is performed directly in the RAM. SUBJECT CONNECTION FOR CALCULATING LOGICAL FUNCTIONS, COMMUNICATING WITH ANY MULTIPROCESSOR, characterized in that the data bus of the microprocessor (811) is connected to a data bus which is simultaneously connected by a parallel register output (801), with a dedicated bus of the reserved area ope. The memory buffer (802), the bi-directional bus of the read / write block (100), and the output bus of the write block (803), the output parallel register (806) is simultaneously coupled to the input of the variable selection block (807) and block input the conditional inverter (808), the output of the pre-variable selection block (103) is connected to the input of the logic function encoder (104), the output of the logic function decoder (200) is connected to the input of the auxiliary memory block (201) and the output of the logic function decoder ( 102) is coupled to an input of a block-block inverter (101), a conductor inverter output block (804) connected to. the input of the write block (805), the output of the auxiliary block block (202) is coupled to the input of the block of the logic function decoder (203) and the output of the auxiliary block (105) is connected to the input of the read and write block (106 ), the output of the read / write block (118) is connected to the input of the logic function encoder (119), the output of the invention of the support logic block (108) is coupled to the read / write block (107), the output of the support logic block (109) is connected with the input of the parallel register block (110) output of the support log block (111) is connected to the input of the write block (112), the output of the support logic block (113) is connected to the input of the reserved memory block (114), the output of the support logic block (115) is simultaneously connected to the input of the conditional inverter block (116) and to the input of the memory block (117), the output of the memory block (204) is connected to the input of the reserved area block (205), the output of the sub-block block (300) is connected to the auxiliary memory input block (301), a portion of the addressable bus of the microprocessor (813) is coupled to a dedicated memory block (812) and the second portion (813) is coupled to the address bus (809). the address bus (809) is simultaneously connected to the block-block logic input (810), the memory block input (302), the support logic block input (400), the variable selection block input (303), and the logic function decoder block input (304) the control bus of the microprocessor (513) is connected to a control bus (500) which is connected to the support logic block (501). 1 sheet of drawings