CS260280B1 - Zapojenie pre výpočet logických funkcii v spolupráci s 1'uhovol'ným mikroprocesorom - Google Patents

Abstract

Zapojenie pre výpočet logických funkcii s mikroprocesorom sa využije v různých odboroch, kde preniká elektronika na testovanie a riadenie různých zabezpečovacích sústav, ktoré sa dajú vyjádřit boolovskou funkciou, ako například sústava zabezpečovacích spínačov, reléových sústav a logických polí. Účelom zapojenia v spojení s mikroprocesorom je vytvorenie logického procesora, ktorý zjednoduší a zrýchli prácu s jednotlivými bitmi památi pre čítanie a zápis. Podstata je zapojenie na obr., ktoré na základe adresy z vybranej skupiny adresného priestoru mikroprocesore v strojnom cykle čítania alebo zápisu do památi, registra mikroprocesora určí konkrétné bitové miesto· v památi, ktoré reprezentuje vstupnú prememnú, typ základnej logickej operácie, ktorá sa počas daného strojného cyklu vykoná. Zapojenie pozostáva z 9 integrovaných obvodov čsl. výroby a, je možné ho připravit v tubovolnom adresnom priestore s fubovolným mikroprocesorom.

Description

Vynález sa týká zapojenia pre výpočet logických funkcií v spolupráci s lubovolným mikroprocesorom.

V doteraz známých riešeniach výpočtov logických funkcií, ako sú:

nulová funkcla, konjukcia, inhibícia, identita, antivalencia, negácia, disjunkcia,

Pierceova funkcia, ekvivalencia, implikácia,

Schefferova funkcia a jednotková funkcia, sa využívá čisto programových prostriedkov, ktoré nám poskytuje použitý mikroprocesor a jeho iinštrukčný súbor. Toto- riešenie poskytuje výhody len pri malom počte vstupných proměnných, t. j. do 30.

Nevýhodou je, že pri počte nad 30 vstupných premenných neúmerne vzrastá riadiaca parná f mikroprocesora, zvSčšujú sa časové nároky na prácu mikroprocesora a zostavovanie riadiaceho programu pre výpočet logickej funkcie je závislé na type použitého mikroprocesora, predovšetkým od jeho základných logických operácií, operách posuvov, rotácií, logických testov, a hlavně bitových operácií.

Vyššie uvedené nevýhody odstráni použitie predmetu vynálezu. Jeho podstata spočívá v tom, že dátová zbernica mikroprocesora je súčasne připojená na vstup PR, blok RAM, blok BČZ a výstupmi BZ. Výstup PR je súčasne spojený so vstupmi VP a PI. Výstup VP je připojený na vstup DLF, ktorého výstup je připojený na vstup PP a další výstup DLF je připojený na vstup PI. Výstup PI je spojený so vstupom BZ. Výstup PP je spojený so vstupom DLF a další výstup PP je připojený na vstup BČZVýstup BČZ je připojený na vstup DLF. Výstup PL je spojený so vstupom PR. Výstup PL je připojený na BZ. Další výstup PL je připojený na vstup RAM. Další výstup PL je súčasne připojený na vstup PI a vstup VPR. Výstup VPR je připojený na vstup RAM_t Další výstup PL je připojený na vstup PP. Část adresnej zbernice mikroprocesora je připojená na RAM a druhá část je súčasne připojená na vstup PL, vstup VPR, vstup PI, vstup VP a vstup DLF. Riadiaca zbernica mikroprocesora je připojená na vstup PL.

Hlavně výhody zapojenia pre výpočet .logických funkcií v spolupráci s mikroprocesorom podía tohto vynálezu spočívajú v úspoře riadiacej památi mikroprocesora 5 až 10-násobne čo do počtu buniek památi, v rýchlosti výpočtu logickej funkcie, ktorá je 10- až 20-násobná, v jednoduchšej tvorbě programového vybavenia a nezávislosti na inštrukčnom súbore použitého mikroprocesora, ako sú logické operácie, operácie posuvov, rotácií hlavně však bitových operácií.

Zapojenie pre výpočet logických funkcií v spolupráci s lubovolným mikroprocesorom je znázorněné na výkresu. Dátová zbernica mikroprocesora 811 je připojená na dátovú zbernicu 800, ktorá je súčasne spojená so vstupom PR 801, s obojsmernou zbernicou RAM 802, obojsmernou zbernicdu BČZ 100 a výstupnou zbernicou BZ 803. Výstup PR 808 je súčasne spojený so vstupmi VP 807 a PI 808. Výstup VP 103 je připojený na vstup DLF 104. Výstup DLF 200 je připojený na vstup PP 201 a výstup DLF 102 je připojený na vstup PI 101.

Výstup PI 804 je spojený so vstupom BZ 805. Výstup PP 202 je spojený so vstupom DLF 203 a výstup PP 105 je připojený na vstup BCZ 108· Výstup BČZ 118 je připojený na vstup DLF 119. Výstup PL 108 je spojený so vstupom BČZ 107. Výstup PL 109 je spojený so vstupom PR 110, Výstup PL 111 je spojený so vstupom BZ 112. Výstup PL 113 je připojený na vstup RAM 114.

Výstup PL 115 je súčasne připojený na vstup PI US a vstup VPR 117. Výstup VPR 204 je připojený na vstup RAM 205. Výstup PL 300 je připojený na vstup PP 301. Část adresnej zbernice mikroprocesora 813 je připojená na RAM 812 a druhá část 813 je připojená na adresnú zbernicu 809. Adresná zbernica 809 je súčasne připojená na vstup PL 810, vstup VPR 302, vstup PI 400, vstup VP 393 a vstup DLF 304. Riadiaca zbernica mikroprocesora 513 je připojená na riadiacu zbernicu 500, ktorá je připojená na vstup PL 591.

Zapojenie pre výpočet logických funkcií v spolupráci s lubovolným mikroprocesorom pracuje nasledujúcim sposobom,:

Blok operačnej památi 2 je vyhradená oblast z použitej opleračnej památi, v ktorej sú uložené vstupné premenné logických funkcií. Do paralelného registra 5 sa zapíše obsah dátovej zbernice 800, kde z nebo blok výběru premennej 6 vyberie určeinú vstupnú premennú, ktorá sa v dekóderi logickej funkcie 8 spracuje a výsledok sa zapíše do pomocnej památi 9 a následné cez blok čítania a zápisu 3 prostredníctvom zbernice 809 do určeného registra mikroprocesora.

Výsledok logickej funkcie z určeného^ registra v spolupráci s 5, 6 a 8 zapíše cez podmienkový invertor 7, blok zápisu 4 cez zbernicu 800 do> vyhradenej oblasti operačnej památi, do ktorej je povolený zápis na základe obsahu adresnej zbernice 809 a riadiaceho signálu z bloku podpornej logiky 10 cez blok vyhradenia památi 1. Spolupráca medzi jednotlivými blokml a jej náplň, ako je výběr logickej operácie, výběr vstupných premenných z bloku 2 sa deje na základe adresy mikroprocesora a riadiacich signálov z bloku podpornej logiky 10, kde

Ctninosť tohoto bloku je ovplyvňovaná adresou a rladiacou zbernicou mikroprocesora.

Začlenenie daného zapojenia pre výpočet logických funkcií do zostavy mikropočítača je možné jednoduchým spůsobom, ako u štandartných podporných obvodov vyrábaných pre mikroprocesor. V čase vydania platnej adresy od mikroprocesora z predom stanovenej skupiny adries zapojenie pře výpočet logických funkcií v strojnom cykle čítania a zápisu do památi alebo registra mikroprocesora, danú adresu rozdekóduje, čím je jednoznačné určená vstupná premenná z konkrétného bitu vo vyhradenej oblasti operačnej památi, dalej základná logická operácia ako AND, NAND, OR, NOR, negácia, identita.

V strojnom cykle čítania z památi sa výsledok logickej operácie zapíše do určeného registra mikroprocesora a do pomocnej památi. Pričom platí, že každý programový blok pre výpočet logickej funkcie musí začínat logickou operáciou identity alebo negácie. Tým sa naskýtá široká možnost pre různé aplikácie, ako sú diagnostiky logických polí, testovanie reléových sústav, či spínačových sústav, ktoré sa dajú vyjádřit tubovolnou boolovskou logickou funkciou. Ďalšou zřejmou výhodou je rýchlosť výpočtu logickej funkcie z důvodu, že jfednou inštrukciou přesunu dát je jednoznačné určená logická funkcia aj vstupná premenná na úrovni bitu vo vyhradenom mieste RAM, kde priamo v RAM vykonáme logickú operáciu.

Claims (1)

1. Zapojenie pre výpočet logických funkcií v spolupráci s íubovolným mlkroprocesorom vyznačujúce sa tým, že dátová zbernica mikroprocesora (811) je připojená na dátovú zbernicu, ktorá je súčasne spojená so vstupom paralelného registra (801), s obojsmernou zbernicou vyhradenej oblasti operačnej pamati (802), obojsmemou zbernicou bloku čítania a zápisu (100) a výstupnou zbernicou bloku zápisu (803), výstup paralelného registra (806) je súčasne přepojený so vstupom bloku výběru premennej (807) a vstupom bloku podmienkového invertora (808), výstup bloku výběru premennej (103) je připojený na vstup bloku dekódera logickéj funkcie (104), výstup bloku dekódera logickéj funkcie (200) je připojený na vstup bloku pomocnej pamate (201) a výstup bloku dekódera logickéj funkcie (102) je připojený na vstup bloku podmienkového invertora (101), výstup bloku podmienkového invertora (804) je spojený so vstupom bloku zápisu (805), výstup bloku pomocnej pamate (202) je spojený so vstupom bloku dekódera logickej funkcie (203) a výstup bloku pomocnej pamate (105) je připojený na vstup bloku čítania a zápisu (106), výstup bloku čítania a zápisu (118) je připojený na vstup bloku dekódera logickej funkcie (119), výstup

   VYNÁLEZU bloku podpornej logiky (108) je spojený so vstupom bloku čítania a zápisu (107), výstup bloku podpornej logiky (109) je spojený so vstupom bloku paralelného registra ' (110) výstup bloku podpornej logiky (111) je spojený so vstupom bloku zápisu (112), výstup bloku podpornej logiky (113) je připojený na vstup bloku vyhradenej oblasti operačnej pamati (114), výstup bloku podpornej logiky (115) je súčasne připojený na vstup bloku podmienkového invertora (116) a na vstup bloku vyhradenia pamati (117) , výstup bloku vyhradenia pamati (204) je připojený na vstup bloku vyhradenej oblasti pamate (205), výstup bloku podpornej logiky (300) je připojený na vstup bloku pomocnej pamate (301), časť adresnej zbernice mikroprocesora (813) je připojená na blok vyhradenej oblasti pamate (812) a druhá část (813) je připojená na adresnú zbernicu (809), adresná zbernica (809) je súčasne připojená na vstup bloku podpornej logiky (810), vstup bloku vyhradenia památi (302), vstup bloku podpornej logiky (400), vstup bloku výběru premennej (303) a vstup bloku dekódera logickej funkcie (304), riadiaca zbernica mikroprocesora (513) je připojená na riadiacu zbernicu (500), ktorá je připojená na vstup bloku podpornej logiky (501).