CS261146B1 - Frequency control wiring for automatic synchronization of electrical synchronous machines - Google Patents
Frequency control wiring for automatic synchronization of electrical synchronous machines Download PDFInfo
- Publication number
- CS261146B1 CS261146B1 CS87117A CS11787A CS261146B1 CS 261146 B1 CS261146 B1 CS 261146B1 CS 87117 A CS87117 A CS 87117A CS 11787 A CS11787 A CS 11787A CS 261146 B1 CS261146 B1 CS 261146B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- frequency
- decision block
- block
- Prior art date
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Abstract
V zapojení je přiváděno sinusové napětí synchronního elektrického stroje a sítě prvnímu tvarovači a druhému tvarovači, ve kterých jsou tato napětí při průchodu nulou tvarována na obdélníkový tvar. V rozdílovém obvodu frekvencí se stanoví jejich rozdíl, jehož frekvence je ve zdvojovači násobena dvěma. Vyhodnocovací bloky vyhodnotí stupeň naplnění čítače, který je mírou 'rozdílu frekvencí na vstupních svorkách. V ‘prvním rozhodovacím bloku se určí Žádané »< » ípásmo rozdílu frekvencí, při kterém se provede synchronizace stroje a sítě. Druhý rozhodovací blok generuje signály pro ovládání regulátoru frekvence elektrického synchronního stroje.In the circuit, the sinusoidal voltage of the synchronous electric machine and the network is fed to the first shaper and the second shaper, in which these voltages are shaped into a rectangular shape when passing through zero. In the differential frequency circuit, their difference is determined, the frequency of which is multiplied by two in the doubler. The evaluation blocks evaluate the degree of filling of the counter, which is a measure of the difference in frequencies at the input terminals. In the first decision block, the Desired »< » frequency difference band is determined, at which the synchronization of the machine and the network is performed. The second decision block generates signals for controlling the frequency regulator of the electric synchronous machine.
Description
‘ Vynález se týká ’ zapojení pro regulaci 'frekvence pro automatickou synchronizaci elektrických synchronních strojů, obsahující regulátor a druhý rozhodovací blok, přičemž vstup prvního tvarovače je připojen ‘na první vstupní svorku pro přívod napětí 'úměrného' napětí synchronního stroje, vstup 'druhého tvarovače je připojen na druhou 'vstupní svorku pro přívod napětí úměrného napětí sítě.The invention relates to a frequency control circuit for automatic synchronization of electrical synchronous machines comprising a controller and a second decision block, the input of the first former being connected to a first input terminal for supplying a voltage proportional to the voltage of the synchronous machine, the input of the second former connected to a second input terminal for supplying a voltage proportional to the mains voltage.
Automatické synchronizátory zabezpečují připnutí nabuzeného synchronního elektrického· stroje k síti. Jejich činnost je založena na existenci určitého·,pásma Δ f rozdílu frekvencí sítě a elektrického synchronního stroje, do něhož musí být frekvence elektrického synchronního stroje pomocí regulační smyčky zpětné vazby nastavena. Musí být 'splněny následující vztahy:Automatic synchronizers ensure that the energized synchronous electrical machine is connected to the network. Their operation is based on the existence of a certain bandwidth Δf of the frequency difference of the mains and the synchronous machine into which the frequency of the electric synchronous machine must be set by means of a feedback loop. The following relationships must be met:
ΔΙ = (f - fs)ΔΙ = (f - f sec )
Δ fmax > Δ f > Á fmin kdeΔ fmax> Δ f> f fmin where
Δ f je žádané pásmo rozdílu frekvencí, f je frekvence elektrického synchronního 'stroje, fs je frekvence sítě,........Δ f is the frequency range requested, f is the frequency of the electric synchronous machine, f s is the network frequency, ........
Δ fmax je maximální rozdíl frekvencí,Δ f max is the maximum frequency difference,
Δ fmIn je minimální rozdíl frekvencí.Δ f mIn is the minimum frequency difference.
Dosud známá zapojení synchronizátorů Inezabezpečují spolehlivou a rychlou synchronizaci, neboť stanovení Δ f, to je žádaného pásma rozdílu frekvencí a regulace frekvence probíhá s periodou zázněje, tedy proces může trvat dlouho a v extrémním případě nemusí ik synchronizaci vůbec dojít.The known synchronizer connections known so far do not provide reliable and fast synchronization, since the Δ f, that is, the desired frequency difference band and frequency control is performed with a beat period, so the process can take a long time and in extreme cases may not even occur.
Uvedené nevýhody odstraňuje zapojení pro regulaci frekvence pro· automatickou 'synchronizaci elektrických synchronních strojů podle vynálezu tím, že výstup prvního tvarovače je připojen na první vstup rozdílového obvodu frekvencí, na jehož druhý vstup je připojen výstup druhého tvarovače, který je současně připojen na druhý vstup čítače, výstup rozdílového obvodu frekvencí je připojen na 'vstup zdvojovače, jehož výstup je připojen jednak na první vstup druhého rozdílového bloku a jednak na první vstup čítače, jehož první výstup je připojen na vstup prvního vyhodnocovacího bloku a druhý výstup je připojen na vstup druhého vyhodnocovacího bloku, výstup prvního vyhodnocovacího bloku je připojen na první vstup prvního rozhodovacího bloku a výstup druhého vyhodnocovacího bloku na druhý vstup prvního rozhodovacího bloku, jehož výstup je připojen na první vstup druhého rozhodovacího bloku, jehož výstup je připojen na vstup regulátoru frekvence.These disadvantages are eliminated by the frequency control circuitry for the automatic synchronization of the electric synchronous machines according to the invention, in that the output of the first former is connected to a first input of a frequency difference circuit, the second input of which is connected to an output of a second former. the output of the frequency difference circuit is connected to the input of a doubler whose output is connected both to the first input of the second differential block and to the first counter input whose first output is connected to the input of the first evaluation block and the second output is connected to the input of the second evaluation block , the output of the first evaluation block is connected to the first input of the first decision block and the output of the second evaluation block to the second input of the first decision block, the output of which is connected to the first input of the second decision block, the output of which is only on the frequency controller input.
Výhodnost řešení podle vynálezu spočívá V rychlé a spolehlivé synchronizace sítě a elektrického synchronního stroje.The advantage of the solution according to the invention lies in the fast and reliable synchronization of the network and the electric synchronous machine.
' Vynález bude v dalším textu blíže objasněn na příkladu provedení, jehož schéma zapojení je znázorněno na výkresu.BRIEF DESCRIPTION OF THE DRAWINGS The invention will now be explained in more detail by way of example, the diagram of which is illustrated in the drawing.
' 'Zapojení obsahuje následující obvodové prvky. První tvarovač 1 a druhý tvarovač 2, které jsou vytvořeny na bázi komparátoru. Dále obsahuje rozdílový obvod 3 frekvencí, který je tvořen klopným obvodem typu D, zdvojovač 4, který je vytvořen .na bázi výhradního součtu. Dále obsahuje čítač 5, který je tvořen např. kaskádou tří 4-bitových monolitických čítačů, první vyhodnocovací blok 6 a druhý vyhodnocovací blok 7, které jsou vytvořeny na bázi klopného obvodu D, první rozhodovací blok 8, který je vytvořen na bázi obvodu realizujícího výhradní součet, druhý rozhodovací obvod 9, který je kombinační logickou sítí.The circuit includes the following circuit elements. The first former 1 and the second former 2, which are formed on a comparator basis. Furthermore, the frequency difference circuit 3, which is formed by the D-type flip-flop, comprises a doubler 4 which is formed on the basis of an exclusive sum. It further comprises a counter 5, which is formed, for example, by a cascade of three 4-bit monolithic counters, a first evaluation block 6 and a second evaluation block 7, which are formed on a flip-flop circuit D, a first decision block 8, sum, the second decision circuit 9, which is a combinational logic network.
Jednotlivé obvodové prvky jsou zapojeny následovně. Vstup prvního tvarovače 1 je připojen na první vstupní svorku 12 pro přívod napětí úměrného napětí synchronního stroje. Vstup druhého tvarovače 2 je připojen na druhou vstupní svorku 13 pro přívod napětí úměrného napětí sítě. Výstup prvního tvarovače 1 je připojen .na první vstup rozdílového obvodu 3 frekvencí, na jehož druhý vstup je připojen výstup druhého tvarovače 2, který je současně připojen na druhý vstup čítače 5.The individual circuit elements are connected as follows. The input of the first former 1 is connected to the first input terminal 12 for supplying a voltage proportional to the voltage of the synchronous machine. The input of the second former 2 is connected to the second input terminal 13 for supplying a voltage proportional to the mains voltage. The output of the first molder 1 is connected to the first input of the frequency difference circuit 3, to the second input of which the output of the second molder 2 is connected, which is simultaneously connected to the second input of the counter 5.
' Výstup rozdílového· obvodu 3 frekvencí je připojen ,na vstup zdvojovače 4, jehož výstup je připojen jednak na první vstup druhého rozhodovacího· bloku 9 a jednak na první vstup čítače 5, jehož první výstup je připojen ,na vstup prvního vyhodnocovacího bloku 6 a druhý výstup je připojen na vstup druhého vyhodnocovacího bloku 7. Výstup prvního vyhodnocovacího bloku 6 je připojen na první vstup prvního rozhodovacího bloku 8 a výstup druhého vyhodnocovacího bloku 7 je připojen na· druhý vstup prvního rozhodovacího bloku 8, jehož výstup je připojen na první vstup druhého rozhodovacího .bloku 9, jehož výstup je připojen na vstup regulátoru 10 frekvence elektrického synchronního stroje 11.The output of the frequency difference circuit 3 is connected to the input of the doubler 4 whose output is connected both to the first input of the second decision block 9 and to the first input of the counter 5, the first output of which is connected to the input of the first evaluation block 6 and the output is connected to the input of the second evaluation block 7. The output of the first evaluation block 6 is connected to the first input of the first decision block 8 and the output of the second evaluation block 7 is connected to the second input of the first decision block 8. block 9, the output of which is connected to the input of the frequency controller 10 of the electric synchronous machine 11.
Funkce zapojení je následující.The wiring function is as follows.
Vstupní sinusové napětí synchronního elektrického stroje 11 a sítě jsou tvarována v prvním tvarovači 1 a ve druhém tvarovači 2 při průchodu nulou na obdélníkový tvar a vedena do rozdílového obvodu 3 frekvencí, který stanoví jejich rozdíl. Signál, odpovídající rozdílu se vede do zdvojovače 4, kde je jeho frekvence násobena dvěma. Z výstupu zdvojovače 4 je veden signál jednak druhému rozhodovacímu bloku 9, ve kterém se generují signály pro ovládání regulátoru 10 frekvence elektrického synchronního stroje 11, a jednak je veden na nulovací první vstup čítače 5, kde zajišťuje periodicitu měřicího cyklu. Na hodinový druhý vstup čítače 5 se přivádějí impulsy o konstantní frekvenci dané frekvencí sítě.The input sinusoidal voltage of the synchronous electric machine 11 and the network are shaped in the first former 1 and in the second former 2 at zero crossing to a rectangular shape and fed to a frequency difference circuit 3 which determines their difference. The signal corresponding to the difference is transmitted to the doubler 4, where its frequency is multiplied by two. From the output of the doubler 4, a signal is transmitted to the second decision block 9, in which the signals for controlling the frequency controller 10 of the electric synchronous machine 11 are generated, and to the resetting input of the counter 5, where it ensures the periodicity of the measuring cycle. The clock second input of the counter 5 receives pulses of constant frequency given by the network frequency.
' Vyhodnocovací bloky 6 a 7 vyhodnotí stu5The evaluation blocks 6 and 7 evaluate the stu5
11 peň naplnění čítače 5, který je mírou rozdílu frekvencí na vstupních svorkách 12, 13. V prvním rozhodovacím bloku 8 se určí Δ f to je žádané pásmo rozdílu frekvencí, při kterém se provede synchronizace elektrického synchronního stroje a sítě. První rozhodovací blok 8 stanoví Δ f ze signálu prvního vyhodnocovacího bloku 6, který dává informaci o Δ fmax a ze signálu druhého vyhodnocovacího bloku 7, který dává informaci o Δίη,ΐη, to je minimálním rozdílu frekvencí. Signál z výstupu prvního rozhodovacího bloku 8 řídí druhý rozhodovací blok11 is a measure of the frequency difference at the input terminals 12, 13. In the first decision block 8, to f is determined, that is the desired frequency difference band at which the synchronous electric machine and the network are synchronized. The first decision block 8 determines Δ f from the signal of the first evaluation block 6 which gives information about Δ f max and from the signal of the second evaluation block 7 which gives information about Δίη, ΐη, that is the minimum frequency difference. The signal from the output of the first decision block 8 controls the second decision block
9.9.
Předmět vynálezu je využitelný v synchronlzátoru pro automatické nafázování nabuzeného synchronního elektrického stroje k síti.The present invention is useful in a synchronizer for automatically energizing a energized synchronous electrical machine to a network.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS87117A CS261146B1 (en) | 1987-01-06 | 1987-01-06 | Frequency control wiring for automatic synchronization of electrical synchronous machines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS87117A CS261146B1 (en) | 1987-01-06 | 1987-01-06 | Frequency control wiring for automatic synchronization of electrical synchronous machines |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS11787A1 CS11787A1 (en) | 1988-06-15 |
| CS261146B1 true CS261146B1 (en) | 1989-01-12 |
Family
ID=5332757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS87117A CS261146B1 (en) | 1987-01-06 | 1987-01-06 | Frequency control wiring for automatic synchronization of electrical synchronous machines |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS261146B1 (en) |
-
1987
- 1987-01-06 CS CS87117A patent/CS261146B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS11787A1 (en) | 1988-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4124821A (en) | Analog to frequency convertor | |
| US3633113A (en) | Timed pulse train generating system | |
| KR0138220B1 (en) | Clock delay compensation and duty control apparatus | |
| EP0048896A2 (en) | Clock synchronization signal generating circuit | |
| JPH0292012A (en) | Pulse generating circuit | |
| EP0292502B1 (en) | Method and apparatus for a constant frequency clock source in phase with a variable frequency system clock | |
| US4166249A (en) | Digital frequency-lock circuit | |
| CS261146B1 (en) | Frequency control wiring for automatic synchronization of electrical synchronous machines | |
| US5982835A (en) | Digital processing phase lock loop for synchronous digital micro-wave apparatus | |
| JP2998650B2 (en) | DC sorting circuit for frequency divider | |
| JPS57174990A (en) | Hard-copying machine | |
| JPS5720748A (en) | Action controller of copying machine | |
| JP2548357B2 (en) | Microcomputer | |
| US3257601A (en) | Polyphase signal generating circuit | |
| KR100258066B1 (en) | Clock frequency precision measuring device | |
| JPH02252316A (en) | Pll circuit with jitter simulation function | |
| SU847497A1 (en) | Controllable pulse renerator | |
| JPH0321076Y2 (en) | ||
| EP0403093A2 (en) | Method and apparatus for synchronized sweeping of multiple instruments | |
| KR970005112Y1 (en) | Phase synchronizer | |
| GB2115191A (en) | Apparatus for the synchronization of pulse controlled data processing equipment | |
| JPS61288259A (en) | Microcomputer | |
| JPS57152234A (en) | Large-scale integrated circuit for pll tuning | |
| JPH03143020A (en) | Digital pll circuit | |
| US3528027A (en) | Electric signal generator with accurately controllable phase-settings |