CS262874B1

CS262874B1 - Tester disková pamětové jednotky

Info

Publication number: CS262874B1
Application number: CS869916A
Authority: CS
Inventors: Stanislav Ing Cerny
Original assignee: Stanislav Ing Cerny
Priority date: 1986-12-27
Filing date: 1986-12-27
Publication date: 1989-04-14
Also published as: CS991686A1

Abstract

Řešení ae týká testeru diskové pamětové jednotky. Podstatou řešení ^e návrh konfigurace řídicího mikropočítače, který prostřednictyím ave ovládací senzorové kláveanice umožňuje přes aběrnici připojení kazetového disku testování diskových jednotek. Sled testovacích funkcí a jejich vlastní obsah je přitom předprogramován v elektricky programovatelné permanentní paměti $le doporučení výrobce testovacího disku. Řešení lze s výhodou použít pro testování diskových jednotek, ale po úpravě stykových obvodů a obvodů zápisu i pro testování mechanik pružných disků.

Description

Vynález se týká testeru diskové pamětové jednotky.

Se vzrůstajícími požadavky na spolehlivost výpočetních systémů vzrůstají analogicky požadavky na prostředky hromadného uchováni dat, tedy externí paměťová media. Jedním z nich jsou kazetové magnetické diskové paměti, u nichž je nezbytnou podmínkou funkce nejen dokonalý technický stav, ale i přesnost seřízení z důvodu kompatibility záznamu na mediích z různých jednotek.

U diskových paměťových jednotek se informace uchovává buá na pevných, nebo na výměnných magnetických mediích, discích, které jsou organizovány v tak zvaných cylindrech a sektorech. Vzdálenost mezi dvěma cylindry jako soustřednými kružnicemi je přitom pevně stanovena.

Pro dosažení vzájemné kompatibility záznamů na médiích z různých jednotek je třeba nastavit plovoucí hlavičky na stejný cylindr podle master disku, na němž jsou vytvo řeny seřizovači stopa a další informace umožňující nasta vení snímačů indexu. Při těchto operacích je jednotka připojena k testeru, který generuje řídicí signály a adresy cylindrů potřebné pro nastavení jednotky.

Dosud známé testery diskových paměťových jednotek jsou vytvořeny jako kompaktní zařízení, například v kufříkovém provedení, připojované přes sběrnici připojení k diskovým paměťovým jednotkám. Tyto testery jsou vybaveny velkým množstvím ovládacích prvků, jako jsou například přepínače adresy cylindru, volby funkce návratu, to 2 μ

282 874 výběru disku, výběru hlavičky^ povolení zápisu, povolení automatického cyklu, funkcí, jako jsou čtení, zápisu, náhodného přístupu, vpřed, vzad, mezi dvěma adresami, a mno ha dalšími.

Nevýhoda dosud známých testerů diskových pamětových jednotek spočívá v tom, že nadměrné množství ovládacích mechanických tlačítek a přepínačů s krátkou dobou životnosti a špatnou odolností vůči vlivům prašnosti prostředí zkracuje životnost a zvyšuje poruchovost testeru. Závady v přepínači adres cylindrů například blokují možnost správné volby⁴. Jinou nevýhodou je složitá obsluha testeru diskových paměíových jednotek, kdy pro jedinou funkci je často nutné přepínat řadu ovládacích prvků. Další nevýhodou známých testerů je vzhledem ke způsobu řešení výstupních obvodů nemožnost elektrického odpojení od sběr nice malého stykového obvodu, a tím i nemožnost analýzy je jích signálů při připojeném počítači. Hlavní nevýhodou současného stavu však je možnost nechráněného zápisu při změně funkce a opominutí vrácení přepínače zápisu do polo hy zápis zakázán, kdy je možnost zničení drahého master disku.

Uvedené nevýhody dosavadního stavu do značné míry od stranuje tester diskové paměíové jednotky podle vynálezu, jehož podstatou je, že je tvořen řídicím mikropočítačem, spojeným svým prvním vstupem s prvním vstupem obvodu gene rování dat zápisu a přes děličku s výstupem krystalem řízeného oscilátoru, svým druhým vstupem přes první obvod

- 3 282 874 invertoru se senzorovou klávesnicí, svým třetím vstupem přes nionostabilní klopný obvod s výstupem sběrnice připojení kazetového disku, svým čtvrtým vstupem s prvním výstupem obvodu generování dat zápisu, svým prvním výstupem se vstupem indikátoru významu senzorů, svým druhým výstupem se vstupem indikátoru povolovací funkce zápisu, svým prvním sběrnicovým výstupem přes obvod vysílačů adresy cylindru s prvním sběrnicovým vstupem sběrnice připojení kazetového disku a svým druhým sběrnicovým výstupém s druhým sběrnicovým vstupem sběrnice připojen*! kazetového disku, která je dále spojena svým prvním sběrnicovým výstupem se sběrnicovým vstupem obvodu generování dat zápisu svým druhým sběrnicovým výstupem se sběrnicovým vstupem obvodu indikace zápisu/mazání a čtení, svým třetím sběrnicovým výstupem se sběrnicovým vstupem obvodu indikace výběru kazety a hlavy, svým čtvrtým sběrnicovým výstupem se sběrnicovým vstupem obvodu indikace a zpracování signá lu nesprávné adresy, svým pátým sběrnicovým výstupem se t

sběrnicovým vstupem obvodu indikace stavu kazetového disku, svým šestým sběrnicovým výstupem s prvním sběrnicovým vstupem zobrazovače a svým sedmým sběrnicovým výstupem přes dekodér s druhým sběrnicovým vstupem zobrazovače, přičemž obvod generování dat,zápisu je dále spojen svým druhým vstupem s výstupem krystalem řízeného oscilátoru a svým druhým výstupem se vstupem obvodu vysílačů dat a řídicích signálů. Výhodné přitom je, jestliže řídicí mikropočítač je tvořen procesorem, spojeným svým prvním

I

282 874 vstupem s prvním vstupem řídicího mikropočítače, svým druhým vstupem s prvním výstupem nulovacího obvodu a svým sběrnicovým portem s prvním sběrnicovým portem sběrnice mikropočítače, která je dále spojena svým druhým sběrnícovým portem se sběrnicovým portem elektricky programovatelné permanentní paměti, svým třetím sběrnicovým portem se sběrnicovým portem obvodu paralelných vstupů/výstupů, svým čtvrtým sběrnicovým portem se sběrnicovým portem čítače /časovače, jehož sběrnicový vstup je spojen se sběrnicovým vstupem řídicího mikropočítače a jehož vstup je spojen s druhým výstupem nulovacího obvodu, přičemž řídicí mikropočítač je dále spojen svým prvním vstupem se vstupem sběrnice mikropočítače, svým druhým vstupem s prvním vstupem obvodu paralelních vstupů/výstupů, svým třetím vstupem se třetím vstupem obvodu paralelních vstupů/výstupů, svým čtvrtým vstupem s druhým vstupem obvodu paralelních vstupů/výstupů, svým prvním výstupem s výstupem sběrnice mikropočítače, svým druhým výstupem s výstupem obvodu paralelních vstupů/výstupů, svým prvním sběrnicovým výstupem s prvním sběrnicovým výstupem obvodu paralelních vstupů/výstupů a svým druhým sběrnicovým výstupem s druhým sběrnicovým výstupem obvodu paralelních vstupů/ výstupů·

Výhody testeru diskové paměíové jednotky podle vynálezu spočívají zejména v podstatném zmenšení počtu ovládacích prvků, zvýšené životnosti, menší poruchovosti, jednodušší obsluze vzhledem k předprogramovanému postupu

- 5 282 874 při nastavování, možnosti analýzy signálů sběrnice malého stykového obvodu a zejména v podstatně dokonalejší ochraně master disku před zničením nevhodným zápisem.

Vynález bude dále podrobněji popsán podle přiloženého výkresu, na němž je schematicky znázorněno blokové schéma testeru diskové pamětové jednotky podle vynálezu.

Tester diskové paměíové jednotky podle vynálezu je v příkladném provedení tvořen řídicím mikropočítačem 1 a k němu připojenými přídavnými obvody, ňídicí mikropočítač je spojen svým prvním vstupem s prvním vstupem obvodu 2 generování dat zápisu a přes děličku £ s krystalem řízeným oscilátorem 4, svým prvním výstupem se vstupem indikátoru 5 významu senzorů, svým druhým výstupem se vstupem indikátoru £ povolovací funkce zápisu, svým druhým vstupem přes první obvod 7. invertorů s výstupem senzorové klávesnice 8, svým třetím vstupem přes monostabilní klopný obvod (3 s výstupem sběrnice 10 připojení kazetového disku, svým čtvrtým vstupem s prvním výstupem obvodu 2 generování dat zápisu, svým sběrnicovým vstupem přes druhý obvod 11 invertorů se sběrnicovým výstupem senzorové klávesnice 8, svým prvním sběrnicovým výstupem se sběrnicovým vstupem obvodu 1Ž vysílačů adresy cylindru á svým druhým sběrnicovým výstupem přes obvod 13 vysílačů dat a řídicích signálů se sběrnicovým vstupem sběrnice 10 připojení kazetového disku. Obvod generování dat je svým druhým výstupem spojen se vstupem obvodu 13 vysílačů dat a řídicích signálů a svým shěrnicovým vstupem spojen s prvním sběrnicovým výstupem sběr6

282 874 nice 10 připojení kazetového disku, která je dále spojena svým druhým sběrnicovým výstupem se sbérnicovým vstupem obvodu 14 indikace zápisu/mazání a čtení, svým třetím sběrnicovým výstupem se sběrnicovým vstupem obvodu 15 indikace výběru kazety a hlavy, svým čtvrtým sběrnicovým výstupem se sběrnicovým vstupem obvodu 16 indikace a zpra cování signálu nesprávné adresy, svým pátým sběrnicovým výstupem se sběrnicovým vstupem obvodu 17 indikace stavu kazetového disku, svým šestým sběrnicovým výstupem s prvním sběrnicovým vstupem zobrazovače 18 a svým sedmým sběrnicovým výstupem přes dekodér 19 s druhým sběrnicovým vstupem zobrazovače 18. Výstup krystalem řízeného oscilátoru 4 je spojen s druhým vstupem obvodu 2 generování dat zápisu,

Řídicí mikropočítač 1 obsahuje zapojení procesoru 20 sběrnice 21, nulovacího obvodu 22, čítače/časovače 23, elektricky programovatelné permanentní paměti 24 a obvodu 25 paralelních vstupů/výstupů. Procesor 20 je přitom spojen svým vstupem s prvním vstupem řídicího mikropočítače 1 a se vstupem sběrnice 21 řídicího mikropočítače 1, svým druhým vstupem s prvním výstupem nulovacího obvodu 22 a svými sběrnícovými porty s prvními porty sběrnice 21 řidicího mikropočítače JL, která je dále spojena svými druhými porty se sběrnícovými porty elektricky programovatelné permanentní paměti 24, svými třetími porty se sběrnicovými porty obvodu 25 paralelných vstupů/výstupů, svým výstupem s prvním výstupem řídicího mikropočítače 1_ a

- 7 282 874 svými čtvrtými porty se sbčrnicovými porty čítače/časovače 23, jehož sběrnicový vstup je spojen se sběrnicovým vstupem řídicího mikropočítače JL a jehož nulovací vstup je spojen s druhým výstupem nulovacího obvodu 22. Obvod 25 paralelních vstupů/výstupů je dále spojen svým výstupem s druhým výstupem řídicího mikropočítače χ, svým prvním vstupem s druhým vstupem řídicího mikropočítače 1, svým druhým vstupem se čtvrtým vstupem řídicího mikropočítače χ, svým třetím vstupem s třetím vstupem řídicího mikropočítače χ, svým prvním sběrnicovým výstupem s prvním sběrnicovým výstupem řídicího mikropočítače χ a svým druhým sběrnicovým výstupem s druhým sběrnicovým výstupem řídicího mikropočítač© χ.

V činnosti se tester diskové paměíové jednetky podle vynálezu nejdříve připojí na sběrnici připojení diskových jednotek. Jednotka, která má být nastavována, musí být přitom uvedena do stavu připravenosti i s nastavenou ochranou proti zápisu.

Po zapnutí testeru diskové paměíové jednotky se řídicí mikropočítač χ nastaví do výchozího stavu nulovacím signálem nulovacího obvodu 22, přičemž jsou obvod 12 vysílačů adresy cylindru a obvod 13 vysílačů dat a řídicích signálů ošetřeny tak, aty nedošlo k hazardům na sběrnici

'.J

1,0 připojení kazetového disku u řídicích signálů, takže i když by uživatel omylem zrušil ochranu proti zápisu na disk, nedojde k jeho přepisu. Tester diskové paměíové jednotky je tedy v tomto okamžiku na sběrnici 10 připojení kazetového disku neaktivní. Po uvedení řídicího mikropo8 282 874 čítače 1 do výchozího stavu je jeho další činnost řízena hodinovým signálem z výstupu děličky £, která V daném příkladném provedení dělí kmitočet signálu krystalem řízeného oscilátoru 4, který je 5 MHz, dvěma. V prvním kroku se provede inicializační program, který inicializuje procesor 20 a programovatelné podpůrné obvody, to je čítač/časovač a obvod 25 paralelních vstupů/výstupů. Procesor 20 je ve stavu zákaz přerušení a vektorový mod přerušení. Čítač/ časovač 23 je naprogramován do modu, v němž je časovač spouštěný sestupnou hranou signálu druhého obvodu 11 invertorů senzorové klávesnice χ s maximální dobou kyvu od spuštění do vyvolání přerušení, v příkladném provedení asi 28 ms« Toto přerušení je dále programově ošetřeno,

Čímž se úplně odstraní vliv přechodných dějů vznikajících při stisku senzorového tlačítka. V tomto modu pracují všechny čtyři subsystémy, na něž je rozdělen obvod čítače/ časovače 23. přičemž při přerušení poskytne svůj vektor přerušení každý z nich, čímž je zajištěna rychlá obsluha funkce právě stisknutého tlačítka. Priorita obsluhy tlačítek je dána vnitřní prioritou přerušení ve struktuře čítače/časovače 23, takže jsou-li stisknuta současně dvě tla~ čítka, je obslouženo nejdříve to, jehož priorita je vyšší.

Vzhledem k tomu, že řídicí mikropočítač χ neobsluhuje žádnou paměí s libovolným výběrem, je pro paměí konstant využito registrů procesoru 20 a přerušení je jednoúrovňové, v jednom okamžiku se může vyskytnout pouze jedno přerušení, přičemž návratová adresa z přerušení je pro

- 9 282 874 všechna přerušení stejná a je připravena v elektricky programovatelné permanentní paměti 24.

Obvod 25 paralelních vstupů/výstupú je naprogramován do výstupního modu, a to oba porty. Přerušení vyvolávané signálem vyhledání zakončeno, což je odezva disku na signál štrob, je zakázáno.

Priorita přerušení obvodu 25 paralelních vstupů/výstupů je systémově nižší než čítače/časovače 23. Povoleno je přerušení.od signálu první/druhý.

Ve druhém kroku se provede test správnosti obsahu elektricky programovatelné permanentní paměti 24 řídicího mikropočítače _1 pro zajištění regulérnosti prováděných operací.

Ve třetím kroku pak se inicializuje tester jako řídicí jednotka disku. Zvolí se přitom číslo funkce nastavení, adresa cylindru, vybere se pevný disk a spodní hlava a konečně se vybere druhý význam tlačítek. Číslo funkce se u příkladného provedení testeru zobrazí jednomístně a hexadecimálně, to je: může být až 16 nastavovacích funkcí, zatímco adresa cylindru se zobrazí třímístně a dekadicky. Zobrazení čísla funkce a adresy cylindru na zobrazovací 118 se provádí multiplexně tak, že první port obvodu 25 paralelních vstupů/výstupů vysílá přes neznázorněné budiče sběrnice 10 připojení kazetového disku namísto adresy cylindru v dolních čtyřech bitech informaci pro dekodér 19 znaku, který má být rozsvícen současně s určením, Hteré ze

282 874 čtyř čísel se rozsvítí, což je informace, přenášená horními čtyřmi bity. Zobrazování využívá faktu, že mezi zápisy ηβν^οΐ» adres cylindru do diskové jednotky je dostatečně dlouhá doba pro zobrazení, přičemž zobrazovaná informace se liší od aktuální adresy cylindru tím, že není doprovázena impulsem strofy disková jednotka tedy na ni nereaguje.

Tento způsob zobrazení je vlastně měřicím dynamickým testem sběrnice 10 připojení kazetového disku v reálném čase. Chyba na sběrnici 10 připojení kazetového disku, která by mohla vést k zápisu nesprávné adresy cylindru do diskové jednotky, je předem odhalena tím, že některý segment nebo celý znak se nerozsvítí nebo naopak svítí trvale^ je tedy možno snadno identifikovat příslušný adresný bit. Indikátory řídicích signálů disku, to je obvod 14 indikace zápisu/mazání a čtení, obvod 15 indikace výběru kazety a hlavy, obvod 16 indikace a zpracování sigL nálu nesprávné adresy a obvod 17 indikace stavu kazetového disku, jsou tedy připojeny přímo na sběrnici 10 připojení kazetového disku, takže jejich informace je skutečná a nezkreslená.

Z tohoto výchozího stavu je možno přejít na libovolnou testovací funkci, jejíž číslo je zobrazeno na zobrazovači 18.

Sled testovacích funkcí je předprogramován podle doporučení výrobce daného disku tak, aby nastavování bylo přesné a efektivní.

282 874

V příkladném provedení testeru podle vynálezu testují testovací funkce 0 až 5 přeskoky mezi dvěma zadanými adresami pro správné nastavení servozesilovače disku. Testovací funkce 6 tohoto provedení je vzestupný pilový test a testovací funkce 7 je sestupný pilový test. Testovací funkce 8 až 11 umožňují čtení a zápis libovolného cy lind.ru pevného nebo výměnného disku jednotky. Zápisový signál je tvořen sledem logických nul a jedniček, takže so přibližuje reálnému zápisovému signálu. Testovací funk ce 12 je určena spolu s funkcí 13 pro seřízení diskové jednotky podle master disku. Funkci 12 je možno vyvolat bučí použitím senzorových tlačítek inkrementací, nebo de~ křemen tací čísla funkce, nebo přímo stisknutím senzoru master. Tyto funkce chrání, disk proti zápisu, který nemůže být tedy uživatelem v žádném případě povolen. Testovací funkce 14 testuje správnou odezvu diskové jednotky na zápis adresy cylindru větší, než je dostupné, to je u příkladného použitého disku větší než 203.

Všechny parametry, to je výběr kazety, výběr hlavy» výběr funkce, aktuální adresa cylindru, čtení, zápisová funkce a zápis/mazání, jednotlivých testů jsou indikovány spolu s okamžitým stavem diskové jednotky, to je s ochrannu proti zápisu, s celkovou chybou disku, s větší než dostupnou adresou cylindru a s chybou doskoku.

Další příkladné rozšíření testovacích funkcí je možné pouhou výměnou programu, uloženého v elektricky programovatelné permanentní paměti 24. V příkladném za-

282 874 pojení je délka programu testeru podle vynálezu asi 1 kby te.

Rozšířením popsané konfigurace řídicího mikropočítače 1^ o další programovatelné podpůrné obvody by bylo například možno měřit signály sběrnice 10 připojení kazetového disku, pokud jde o jejich úroveň, časování a-podobně.

Tester diskové pamětové jednotky v příkladném, zder popsaném provedení byl jako vzorek realizován a s úspěchem odzkoušen.

Vynález lze s .výhodou použít pro testování diskových jednotek, ale po úpravě stykových obvodů a obvodů zápisu i pro testování mechanik pružných disků.

- Í3-

Claims

PŘEDMĚT VYNALEZU

1'· Tester diskové paměíové jednotky, vyznačující se tím, že je tvořen řídicím mikropočítačem (1), spojeným svým prvním vstupem s prvním vstupem obvodu (2) generování dat zápisu a přes děličku (3) s výstupem krystalem řízeného oscilátoru (4), svým druhým vstupem přes první obvod (7) inventorů se senzorovou klávesnicí (8), svým třetím vstupem přes monostabilní klopný obvod (9) s výstupem sběrnice (10) připojení kazetového disku, svým čtvrtým vstupem s prvním výstupem obvodu (2) generování dat zápisu, svým prvním výstupem se vstupem indikátoru (5) významu senzorů, svým druhým výstupom se vstupem indikátoru (6) povolovací funkce zápisu, svým prvním sběrnicovým výstupem přes obvod (12) vysílačů adresy cylindru s prvním sběrnicovým vstupem sběrnice (10) připojení kazetového disku a svým druhým sběrnicovým výstupem s druhým sběrnicovým vstupem sběrnice (10) připojení kazetového disku, která je dále spojena svým prvním sběrnicovým výstupem se sběrnicovým vstupem obvodu (2) generování dat zápisu, svým druhým sběrnicovým výstupem se sběrnicovým vstupem obvodu (14) indikace zápisu/mazání a čtení, svým třetím sběrnicovým výstupem se směrnicovým vstupem obvodu (15) indikace výběru kazety a hlavy, svým čtvrtým sběrnicovým výstupem se sběrnicovým vstupem obvodu (16) indikace a zpracování signálu nesprávné adresy, svým pátým sběrnicovým výstupem se sběrnicovým vstupem obvodu (17) indikace

I

-/9282 874 «

stavu kazetového di-sku? svým šjastým £tš.rhicovým výstupem s prvním sběrnicovým vstupem zobrazovače (18) a svým sedmým sběrnicovým výstupem přes dekodér (19) s druhým sběrnicovým vstupem zobrazovače (18), přičemž obvod (2) generování dat zápisu je dále spojen svým druhým vstupem s výstupem krystalem řízeného oscilátoru (4).a svým druhým výstupem se vstupem obvodu (13) vysílačů dat a řídicích signálů, *
2, Tester diskové paměíové jednotky podle bodu 1, vyznačující se tím, že řídicí mikropočítač (1) je tvořen procesorem (20), spojeným svým prvním vstupem s prvním vstupem řídicího mikropočítače (l),svým druhým vstupem s prvním výstupem nulovacího obvodu (22) a svým sběrnicovým portem s prvním sběrnicovým portem sběrnice (21) mikropočítače, která je dále spojena svým druhým sběrnicovým portem se sběrnicovým portem elektricky programovatelné permanentní paměti (24), svým třetím sběrnicovým portem se sběrnicovým portem obvodu (25) paralelních vstupů/výstupů, svým čtvrtým sběrnicovým portem se sběrnicovým portem čitače/časovaěe (23), jehož sběrnicový vstup je spojen se sběrnicovým vstupem řídicího mikropočítače (1) a jehož vstup je spojen s druhým výstupem nulovacího obvodu (22), přičemž řídicí mikropočítač (1) je dále spojen svým prvním vstupem se vstupem sběrnice (21) mikropočítače, svým druhým vstupem s prvním vstupem obvodu (25) paralelních vstupů/výstupů, svým třetím vstupem se třetím vstupem obvodu (25) paralelních vstupů/výstupů, svým čtvrtým vstupem s

- 4ί~·~

282 874 druhým vstupem obvodu (25) paralelních vslúpů/výstupů, svým prvním výstupem s výstupem sběrnice (21) mikropočítače, svým druhým výstupem s výstupem obvodu (25) paralelních vstupů/výstupů, svým prvním sbčrnicovým výstupem s prvním sběrnicovým výstupem obvodu (25) paralelních vstupů/výstupů a svým druhým sběrnicovým výstupem s druhým sběrnicovým výstupem obvodu (25) paralelních vstupů/výstupů.