CS262874B1

CS262874B1 - Disk drive tester

Info

Publication number: CS262874B1
Application number: CS869916A
Authority: CS
Inventors: Stanislav Ing Cerny
Original assignee: Stanislav Ing Cerny
Priority date: 1986-12-27
Filing date: 1986-12-27
Publication date: 1989-04-14
Also published as: CS991686A1

Abstract

Řešení ae týká testeru diskové pamětové jednotky. Podstatou řešení ^e návrh konfigurace řídicího mikropočítače, který prostřednictyím ave ovládací senzorové kláveanice umožňuje přes aběrnici připojení kazetového disku testování diskových jednotek. Sled testovacích funkcí a jejich vlastní obsah je přitom předprogramován v elektricky programovatelné permanentní paměti $le doporučení výrobce testovacího disku. Řešení lze s výhodou použít pro testování diskových jednotek, ale po úpravě stykových obvodů a obvodů zápisu i pro testování mechanik pružných disků.The solution ae concerns a disk memory unit tester. The essence of the solution ^e is the design of a control microcomputer configuration, which by means of a control sensor keyboard enables the testing of disk units via a cassette disk connection. The sequence of test functions and their own content is pre-programmed in an electrically programmable permanent memory $as recommended by the manufacturer of the test disk. The solution can be used with advantage for testing disk units, but after modifying the contact circuits and write circuits also for testing flexible disk drives.

Description

Vynález se týká testeru diskové pamětové jednotky.The present invention relates to a tester of a disk storage unit.

Se vzrůstajícími požadavky na spolehlivost výpočetních systémů vzrůstají analogicky požadavky na prostředky hromadného uchováni dat, tedy externí paměťová media. Jedním z nich jsou kazetové magnetické diskové paměti, u nichž je nezbytnou podmínkou funkce nejen dokonalý technický stav, ale i přesnost seřízení z důvodu kompatibility záznamu na mediích z různých jednotek.With increasing demands on the reliability of computing systems, the requirements for mass storage means, ie external storage media, are increasing analogously. One of them is cassette magnetic disk memories, where not only the perfect technical condition but also the accuracy of adjustment is necessary for the function of recording on media from different units.

U diskových paměťových jednotek se informace uchovává buá na pevných, nebo na výměnných magnetických mediích, discích, které jsou organizovány v tak zvaných cylindrech a sektorech. Vzdálenost mezi dvěma cylindry jako soustřednými kružnicemi je přitom pevně stanovena.For disk storage units, information is stored either on fixed or removable magnetic media, disks that are organized in so-called cylinders and sectors. The distance between the two cylinders as concentric circles is fixed.

Pro dosažení vzájemné kompatibility záznamů na médiích z různých jednotek je třeba nastavit plovoucí hlavičky na stejný cylindr podle master disku, na němž jsou vytvo řeny seřizovači stopa a další informace umožňující nasta vení snímačů indexu. Při těchto operacích je jednotka připojena k testeru, který generuje řídicí signály a adresy cylindrů potřebné pro nastavení jednotky.To achieve compatibility between media recordings from different drives, the floating headers need to be set to the same cylinder according to the master disk on which the alignment track and other information are available to allow index sensors to be set. In these operations, the unit is connected to a tester that generates control signals and cylinder addresses needed to set up the unit.

Dosud známé testery diskových paměťových jednotek jsou vytvořeny jako kompaktní zařízení, například v kufříkovém provedení, připojované přes sběrnici připojení k diskovým paměťovým jednotkám. Tyto testery jsou vybaveny velkým množstvím ovládacích prvků, jako jsou například přepínače adresy cylindru, volby funkce návratu, to 2 μKnown testers of disk storage units are designed as compact devices, for example in a case-like design, connected via a bus connection to disk storage units. These testers are equipped with a large number of controls, such as cylinder address switches, return function selections, up to 2 μ

282 874 výběru disku, výběru hlavičky^ povolení zápisu, povolení automatického cyklu, funkcí, jako jsou čtení, zápisu, náhodného přístupu, vpřed, vzad, mezi dvěma adresami, a mno ha dalšími.282 874 disk selection, header selection ^ write enable, automatic cycle enable, functions such as read, write, random access, forward, backward, between two addresses, and many others.

Nevýhoda dosud známých testerů diskových pamětových jednotek spočívá v tom, že nadměrné množství ovládacích mechanických tlačítek a přepínačů s krátkou dobou životnosti a špatnou odolností vůči vlivům prašnosti prostředí zkracuje životnost a zvyšuje poruchovost testeru. Závady v přepínači adres cylindrů například blokují možnost správné volby⁴. Jinou nevýhodou je složitá obsluha testeru diskových paměíových jednotek, kdy pro jedinou funkci je často nutné přepínat řadu ovládacích prvků. Další nevýhodou známých testerů je vzhledem ke způsobu řešení výstupních obvodů nemožnost elektrického odpojení od sběr nice malého stykového obvodu, a tím i nemožnost analýzy je jích signálů při připojeném počítači. Hlavní nevýhodou současného stavu však je možnost nechráněného zápisu při změně funkce a opominutí vrácení přepínače zápisu do polo hy zápis zakázán, kdy je možnost zničení drahého master disku.A disadvantage of the prior art disk storage unit testers is that the excessive number of mechanical push buttons and switches with short lifetime and poor resistance to environmental dustiness shortens the lifetime and increases the failure rate of the tester. Faults in the cylinder address switch, for example, block the option ⁴ . Another disadvantage is the complex operation of the tester of disk storage units, where for a single function it is often necessary to switch a number of controls. Another disadvantage of the known testers is, due to the method of solving the output circuits, the impossibility of electrical disconnection from the bus of the small contact circuit and thus the impossibility of analyzing their signals when the computer is connected. However, the main disadvantage of the current state is the possibility of unprotected writing when the function is changed and the failure to return the write switch to the write position is forbidden when the expensive master disk is destroyed.

Uvedené nevýhody dosavadního stavu do značné míry od stranuje tester diskové paměíové jednotky podle vynálezu, jehož podstatou je, že je tvořen řídicím mikropočítačem, spojeným svým prvním vstupem s prvním vstupem obvodu gene rování dat zápisu a přes děličku s výstupem krystalem řízeného oscilátoru, svým druhým vstupem přes první obvodThese disadvantages of the prior art are largely eliminated by the tester of the disk storage unit of the invention, which consists of a control microcomputer connected by its first input to the first input of the write data generation circuit and via a divider to the crystal controlled oscillator output by its second input. across the first circuit

- 3 282 874 invertoru se senzorovou klávesnicí, svým třetím vstupem přes nionostabilní klopný obvod s výstupem sběrnice připojení kazetového disku, svým čtvrtým vstupem s prvním výstupem obvodu generování dat zápisu, svým prvním výstupem se vstupem indikátoru významu senzorů, svým druhým výstupem se vstupem indikátoru povolovací funkce zápisu, svým prvním sběrnicovým výstupem přes obvod vysílačů adresy cylindru s prvním sběrnicovým vstupem sběrnice připojení kazetového disku a svým druhým sběrnicovým výstupém s druhým sběrnicovým vstupem sběrnice připojen*! kazetového disku, která je dále spojena svým prvním sběrnicovým výstupem se sběrnicovým vstupem obvodu generování dat zápisu svým druhým sběrnicovým výstupem se sběrnicovým vstupem obvodu indikace zápisu/mazání a čtení, svým třetím sběrnicovým výstupem se sběrnicovým vstupem obvodu indikace výběru kazety a hlavy, svým čtvrtým sběrnicovým výstupem se sběrnicovým vstupem obvodu indikace a zpracování signá lu nesprávné adresy, svým pátým sběrnicovým výstupem se t- 3,282,874 inverter with sensor keypad, its third input through a non-stable flip-flop with cassette drive bus output, its fourth input with first write data generation circuit output, its first output with sensor meaning indicator input, its second output with enable indicator input Write function, with its first bus output through the transmitter address circuit of the cylinder address with the first bus input of the cassette disc connection and its second bus output with the second bus input connected *! a cassette disk which is further connected by its first bus output to the bus input of the write data generation circuit by its second bus output to the bus input of the write / erase and read indication circuit, its third bus output to the bus input of the cassette and head selection indicator circuit output with bus input of indication and signal processing of wrong address, its fifth bus output

sběrnicovým vstupem obvodu indikace stavu kazetového disku, svým šestým sběrnicovým výstupem s prvním sběrnicovým vstupem zobrazovače a svým sedmým sběrnicovým výstupem přes dekodér s druhým sběrnicovým vstupem zobrazovače, přičemž obvod generování dat,zápisu je dále spojen svým druhým vstupem s výstupem krystalem řízeného oscilátoru a svým druhým výstupem se vstupem obvodu vysílačů dat a řídicích signálů. Výhodné přitom je, jestliže řídicí mikropočítač je tvořen procesorem, spojeným svým prvníma cassette disk status indicator bus input, a sixth bus output with a first display bus input and a seventh bus output via a decoder with a second display bus input, the data generation circuit being further coupled with its second input to a crystal controlled oscillator output and its second output with input of data transmitter and control signal circuit. It is advantageous for the control microcomputer to consist of a processor connected to its first one

IAND

282 874 vstupem s prvním vstupem řídicího mikropočítače, svým druhým vstupem s prvním výstupem nulovacího obvodu a svým sběrnicovým portem s prvním sběrnicovým portem sběrnice mikropočítače, která je dále spojena svým druhým sběrnícovým portem se sběrnicovým portem elektricky programovatelné permanentní paměti, svým třetím sběrnicovým portem se sběrnicovým portem obvodu paralelných vstupů/výstupů, svým čtvrtým sběrnicovým portem se sběrnicovým portem čítače /časovače, jehož sběrnicový vstup je spojen se sběrnicovým vstupem řídicího mikropočítače a jehož vstup je spojen s druhým výstupem nulovacího obvodu, přičemž řídicí mikropočítač je dále spojen svým prvním vstupem se vstupem sběrnice mikropočítače, svým druhým vstupem s prvním vstupem obvodu paralelních vstupů/výstupů, svým třetím vstupem se třetím vstupem obvodu paralelních vstupů/výstupů, svým čtvrtým vstupem s druhým vstupem obvodu paralelních vstupů/výstupů, svým prvním výstupem s výstupem sběrnice mikropočítače, svým druhým výstupem s výstupem obvodu paralelních vstupů/výstupů, svým prvním sběrnicovým výstupem s prvním sběrnicovým výstupem obvodu paralelních vstupů/výstupů a svým druhým sběrnicovým výstupem s druhým sběrnicovým výstupem obvodu paralelních vstupů/ výstupů·282,874 input with the first input of the master microcomputer, its second input with the first reset circuit output, and its bus port with the first bus port of the microcomputer, which is further connected with its second bus port with the bus port of electrically programmable nonvolatile memory a parallel I / O circuit port, its fourth bus port with a counter / timer bus port, the bus input of which is connected to the bus input of the master microcomputer and whose input is connected to the second output of the reset circuit, the master microcomputer further connected to its first input microcomputer bus, its second input with the first parallel I / O circuit input, its third input with the third parallel I / O circuit input, its fourth input with the second input m of the parallel I / O circuit, with its first output with the microcomputer bus output, its second output with the parallel input / output circuit output, its first bus output with the first parallel bus output, and its second bus output with the second parallel bus output. inputs / outputs ·

Výhody testeru diskové paměíové jednotky podle vynálezu spočívají zejména v podstatném zmenšení počtu ovládacích prvků, zvýšené životnosti, menší poruchovosti, jednodušší obsluze vzhledem k předprogramovanému postupuThe advantages of the disk storage unit tester according to the invention are, in particular, a substantial reduction in the number of controls, increased service life, less failure rate, easier operation due to the pre-programmed procedure

- 5 282 874 při nastavování, možnosti analýzy signálů sběrnice malého stykového obvodu a zejména v podstatně dokonalejší ochraně master disku před zničením nevhodným zápisem.- 5,282,874 during setup, the possibility of analyzing the bus signals of the small contact circuit and, in particular, substantially improved protection of the master disk against destruction by improper writing.

Vynález bude dále podrobněji popsán podle přiloženého výkresu, na němž je schematicky znázorněno blokové schéma testeru diskové pamětové jednotky podle vynálezu.The invention will now be described in more detail with reference to the accompanying drawing, in which a block diagram of a tester of a disk storage unit according to the invention is schematically shown.

Tester diskové paměíové jednotky podle vynálezu je v příkladném provedení tvořen řídicím mikropočítačem 1 a k němu připojenými přídavnými obvody, ňídicí mikropočítač je spojen svým prvním vstupem s prvním vstupem obvodu 2 generování dat zápisu a přes děličku £ s krystalem řízeným oscilátorem 4, svým prvním výstupem se vstupem indikátoru 5 významu senzorů, svým druhým výstupem se vstupem indikátoru £ povolovací funkce zápisu, svým druhým vstupem přes první obvod 7. invertorů s výstupem senzorové klávesnice 8, svým třetím vstupem přes monostabilní klopný obvod (3 s výstupem sběrnice 10 připojení kazetového disku, svým čtvrtým vstupem s prvním výstupem obvodu 2 generování dat zápisu, svým sběrnicovým vstupem přes druhý obvod 11 invertorů se sběrnicovým výstupem senzorové klávesnice 8, svým prvním sběrnicovým výstupem se sběrnicovým vstupem obvodu 1Ž vysílačů adresy cylindru á svým druhým sběrnicovým výstupem přes obvod 13 vysílačů dat a řídicích signálů se sběrnicovým vstupem sběrnice 10 připojení kazetového disku. Obvod generování dat je svým druhým výstupem spojen se vstupem obvodu 13 vysílačů dat a řídicích signálů a svým shěrnicovým vstupem spojen s prvním sběrnicovým výstupem sběr6The tester of the disk storage unit according to the invention is in the exemplary embodiment formed by the control microcomputer 1 and its auxiliary circuits, the control microcomputer is connected by its first input with the first input of the write data circuit 2 and via a divider 6 with crystal controlled oscillator 4. the sensor meaning indicator 5, with its second output with the write enable indicator indicator 6, its second input through the first inverter circuit 7 with the sensor keyboard output 8, its third input through the monostable flip-flop (3 with cassette drive bus 10 output), its fourth input with the first output of the write data circuit 2, its bus input via the second inverter circuit 11 with the bus output of the sensor keypad 8, its first bus output with the bus input circuit of the cylinder address transmitter 1 obvodu and its second With a bus bus output through the data transmitter circuit 13 and control signals with the bus bus input 10 of the cassette disc connection. The data generation circuit is connected with its second output to the input of the data transmitter and control signal circuit 13 and its bus input to the first bus output.

282 874 nice 10 připojení kazetového disku, která je dále spojena svým druhým sběrnicovým výstupem se sbérnicovým vstupem obvodu 14 indikace zápisu/mazání a čtení, svým třetím sběrnicovým výstupem se sběrnicovým vstupem obvodu 15 indikace výběru kazety a hlavy, svým čtvrtým sběrnicovým výstupem se sběrnicovým vstupem obvodu 16 indikace a zpra cování signálu nesprávné adresy, svým pátým sběrnicovým výstupem se sběrnicovým vstupem obvodu 17 indikace stavu kazetového disku, svým šestým sběrnicovým výstupem s prvním sběrnicovým vstupem zobrazovače 18 a svým sedmým sběrnicovým výstupem přes dekodér 19 s druhým sběrnicovým vstupem zobrazovače 18. Výstup krystalem řízeného oscilátoru 4 je spojen s druhým vstupem obvodu 2 generování dat zápisu,282 874 nice 10 a cassette disc connection that is further connected by its second bus output to the bus input of the write / delete and read indication circuit 14, its third bus output to the bus input of the cassette and head selection indicator 15, its fourth bus output with the bus input wrong address indication and processing circuit 16, with its fifth bus output with the bus input of the cassette disc status circuit 17, its six bus output with the first bus input of the display 18 and its seventh bus output through the decoder 19 with the second bus input of the display 18. the crystal controlled oscillator 4 is connected to the second input of the write data generation circuit 2,

Řídicí mikropočítač 1 obsahuje zapojení procesoru 20 sběrnice 21, nulovacího obvodu 22, čítače/časovače 23, elektricky programovatelné permanentní paměti 24 a obvodu 25 paralelních vstupů/výstupů. Procesor 20 je přitom spojen svým vstupem s prvním vstupem řídicího mikropočítače 1 a se vstupem sběrnice 21 řídicího mikropočítače 1, svým druhým vstupem s prvním výstupem nulovacího obvodu 22 a svými sběrnícovými porty s prvními porty sběrnice 21 řidicího mikropočítače JL, která je dále spojena svými druhými porty se sběrnícovými porty elektricky programovatelné permanentní paměti 24, svými třetími porty se sběrnicovými porty obvodu 25 paralelných vstupů/výstupů, svým výstupem s prvním výstupem řídicího mikropočítače 1_ aThe control microcomputer 1 comprises a bus processor 20, a reset circuit 22, a counter / timer 23, an electrically programmable non-volatile memory 24, and a parallel I / O circuit 25. The processor 20 is connected by its input to the first input of the control microcomputer 1 and to the bus input 21 of the control microcomputer 1, its second input to the first output of the reset circuit 22 and its bus ports to the first bus ports 21 of the control microcomputer. the ports with the bus ports of the electrically programmable non-volatile memory 24, its third ports with the bus ports of the parallel I / O circuit 25, its output with the first output of the control microcomputer 7, and

- 7 282 874 svými čtvrtými porty se sbčrnicovými porty čítače/časovače 23, jehož sběrnicový vstup je spojen se sběrnicovým vstupem řídicího mikropočítače JL a jehož nulovací vstup je spojen s druhým výstupem nulovacího obvodu 22. Obvod 25 paralelních vstupů/výstupů je dále spojen svým výstupem s druhým výstupem řídicího mikropočítače χ, svým prvním vstupem s druhým vstupem řídicího mikropočítače 1, svým druhým vstupem se čtvrtým vstupem řídicího mikropočítače χ, svým třetím vstupem s třetím vstupem řídicího mikropočítače χ, svým prvním sběrnicovým výstupem s prvním sběrnicovým výstupem řídicího mikropočítače χ a svým druhým sběrnicovým výstupem s druhým sběrnicovým výstupem řídicího mikropočítač© χ.- 7,282,874 through its fourth counter ports of the counter / timer 23, whose bus input is coupled to the bus input of the control microcomputer JL and whose reset input is coupled to the second output of the reset circuit 22. The parallel I / O circuit is further coupled to its output. with a second control microcomputer output χ, with its first input with a second control microcomputer input 1, its second input with a fourth control microcomputer input χ, its third input with a third control microcomputer input χ, its first bus output with a first control microcomputer output χ, the second bus output with the second bus output of the control microcomputer © χ.

V činnosti se tester diskové paměíové jednetky podle vynálezu nejdříve připojí na sběrnici připojení diskových jednotek. Jednotka, která má být nastavována, musí být přitom uvedena do stavu připravenosti i s nastavenou ochranou proti zápisu.In operation, the disk drive tester of the invention is first connected to the disk drive connection bus. The unit to be set must also be in the ready state with the write-protection set.

Po zapnutí testeru diskové paměíové jednotky se řídicí mikropočítač χ nastaví do výchozího stavu nulovacím signálem nulovacího obvodu 22, přičemž jsou obvod 12 vysílačů adresy cylindru a obvod 13 vysílačů dat a řídicích signálů ošetřeny tak, aty nedošlo k hazardům na sběrniciAfter turning on the tester of the disk storage unit, the control microcomputer χ is reset to zero by the reset signal of the reset circuit 22, with the cylinder address transmitter circuit 12 and the data transmitter and control signal circuit 13 being treated to avoid bus hazards.

'.J'.J

1,0 připojení kazetového disku u řídicích signálů, takže i když by uživatel omylem zrušil ochranu proti zápisu na disk, nedojde k jeho přepisu. Tester diskové paměíové jednotky je tedy v tomto okamžiku na sběrnici 10 připojení kazetového disku neaktivní. Po uvedení řídicího mikropo8 282 874 čítače 1 do výchozího stavu je jeho další činnost řízena hodinovým signálem z výstupu děličky £, která V daném příkladném provedení dělí kmitočet signálu krystalem řízeného oscilátoru 4, který je 5 MHz, dvěma. V prvním kroku se provede inicializační program, který inicializuje procesor 20 a programovatelné podpůrné obvody, to je čítač/časovač a obvod 25 paralelních vstupů/výstupů. Procesor 20 je ve stavu zákaz přerušení a vektorový mod přerušení. Čítač/ časovač 23 je naprogramován do modu, v němž je časovač spouštěný sestupnou hranou signálu druhého obvodu 11 invertorů senzorové klávesnice χ s maximální dobou kyvu od spuštění do vyvolání přerušení, v příkladném provedení asi 28 ms« Toto přerušení je dále programově ošetřeno,1.0 cassette disc connection for control signals, so even if the user accidentally revokes the write-protect, it will not be overwritten. Thus, the tester of the disk storage unit is inactive on the cartridge drive bus 10 at this time. After the counter microphone 282 874 has been reset, its further operation is controlled by a clock signal from the output of the divider 6 which divides the signal frequency of the crystal-controlled oscillator 4, which is 5 MHz, by two. In the first step, an initialization program is executed which initializes the processor 20 and the programmable support circuits, i.e. the counter / timer and the parallel I / O circuit 25. The processor 20 is in an interrupt disabled state and an interrupt vector mode. The counter / timer 23 is programmed into a mode in which the timer is triggered by the falling edge of the second circuit 11 of the sensor keyboard inverters χ with a maximum swing time from start to interrupt, in the exemplary embodiment of about 28 ms.

Čímž se úplně odstraní vliv přechodných dějů vznikajících při stisku senzorového tlačítka. V tomto modu pracují všechny čtyři subsystémy, na něž je rozdělen obvod čítače/ časovače 23. přičemž při přerušení poskytne svůj vektor přerušení každý z nich, čímž je zajištěna rychlá obsluha funkce právě stisknutého tlačítka. Priorita obsluhy tlačítek je dána vnitřní prioritou přerušení ve struktuře čítače/časovače 23, takže jsou-li stisknuta současně dvě tla~ čítka, je obslouženo nejdříve to, jehož priorita je vyšší.This completely eliminates the effect of transient events occurring when the sensor button is pressed. In this mode, all four subsystems work on which the counter / timer circuit 23 is divided, providing each interrupt vector its interrupt vector, thereby ensuring fast operation of the function of the button just pressed. The key operation priority is given by the internal interrupt priority in the counter / timer structure 23, so that if two buttons are pressed simultaneously, the one whose higher priority is served first is served.

Vzhledem k tomu, že řídicí mikropočítač χ neobsluhuje žádnou paměí s libovolným výběrem, je pro paměí konstant využito registrů procesoru 20 a přerušení je jednoúrovňové, v jednom okamžiku se může vyskytnout pouze jedno přerušení, přičemž návratová adresa z přerušení je proSince the control microcomputer χ does not serve any memory with arbitrary selection, processor registers 20 are used for the constant memory and the interrupt is one-level, only one interrupt can occur at a time, and the return address from the interrupt is

- 9 282 874 všechna přerušení stejná a je připravena v elektricky programovatelné permanentní paměti 24.All interrupts are the same and are prepared in an electrically programmable non-volatile memory 24.

Obvod 25 paralelních vstupů/výstupú je naprogramován do výstupního modu, a to oba porty. Přerušení vyvolávané signálem vyhledání zakončeno, což je odezva disku na signál štrob, je zakázáno.The 25 parallel I / O circuit is programmed to the output mode, both ports. The interrupt triggered by the Discovery signal is terminated, which is the disc response to the gutter signal, is prohibited.

Priorita přerušení obvodu 25 paralelních vstupů/výstupů je systémově nižší než čítače/časovače 23. Povoleno je přerušení.od signálu první/druhý.The interrupt priority of the 25 parallel I / O circuit is systemically lower than the counters / timers 23. An interrupt is allowed from the first / second signal.

Ve druhém kroku se provede test správnosti obsahu elektricky programovatelné permanentní paměti 24 řídicího mikropočítače _1 pro zajištění regulérnosti prováděných operací.In a second step, the content of the electrically programmable non-volatile memory 24 of the control microcomputer 1 is checked to ensure that the operations performed are regular.

Ve třetím kroku pak se inicializuje tester jako řídicí jednotka disku. Zvolí se přitom číslo funkce nastavení, adresa cylindru, vybere se pevný disk a spodní hlava a konečně se vybere druhý význam tlačítek. Číslo funkce se u příkladného provedení testeru zobrazí jednomístně a hexadecimálně, to je: může být až 16 nastavovacích funkcí, zatímco adresa cylindru se zobrazí třímístně a dekadicky. Zobrazení čísla funkce a adresy cylindru na zobrazovací 118 se provádí multiplexně tak, že první port obvodu 25 paralelních vstupů/výstupů vysílá přes neznázorněné budiče sběrnice 10 připojení kazetového disku namísto adresy cylindru v dolních čtyřech bitech informaci pro dekodér 19 znaku, který má být rozsvícen současně s určením, Hteré zeIn the third step, the tester is initialized as the disk controller. The setting function number, cylinder address, hard disk and bottom head are selected, and the second key meaning is selected. In the exemplary tester, the function number is displayed in one digit and hexadecimal, that is: there can be up to 16 setting functions, while the cylinder address is displayed in three digits and decimal. The representation of the function number and the address of the cylinder on the display 118 is performed multiplexed such that the first port of the parallel I / O circuit 25 transmits the cartridge decoder 19 instead of the cylinder address in the lower four bits of the character decoder 19 to be lit simultaneously. designating Which Of

282 874 čtyř čísel se rozsvítí, což je informace, přenášená horními čtyřmi bity. Zobrazování využívá faktu, že mezi zápisy ηβν^οΐ» adres cylindru do diskové jednotky je dostatečně dlouhá doba pro zobrazení, přičemž zobrazovaná informace se liší od aktuální adresy cylindru tím, že není doprovázena impulsem strofy disková jednotka tedy na ni nereaguje.The 282 874 four numbers light up, which is the information transmitted by the upper four bits. The imaging utilizes the fact that there is a sufficiently long time to display between the writings of the cylinder addresses ηβν ^ οΐ »to the disk drive, and the information displayed differs from the current cylinder address in that it is not accompanied by a pulse impulse.

Tento způsob zobrazení je vlastně měřicím dynamickým testem sběrnice 10 připojení kazetového disku v reálném čase. Chyba na sběrnici 10 připojení kazetového disku, která by mohla vést k zápisu nesprávné adresy cylindru do diskové jednotky, je předem odhalena tím, že některý segment nebo celý znak se nerozsvítí nebo naopak svítí trvale^ je tedy možno snadno identifikovat příslušný adresný bit. Indikátory řídicích signálů disku, to je obvod 14 indikace zápisu/mazání a čtení, obvod 15 indikace výběru kazety a hlavy, obvod 16 indikace a zpracování sigL nálu nesprávné adresy a obvod 17 indikace stavu kazetového disku, jsou tedy připojeny přímo na sběrnici 10 připojení kazetového disku, takže jejich informace je skutečná a nezkreslená.In fact, this display method is a real-time measurement dynamic test of the cassette disk bus 10. An error on the cartridge drive bus 10 that could result in an incorrect cylinder address being written to the disk drive is pre-detected by the fact that some or all of the character does not light up or remains lit. The disk control signal indicators, i.e. the write / erase and read indication circuit 14, the cassette and head selection indication circuit 15, the incorrect address indication and signal processing circuit 16, and the cassette disc status indication circuit 17 are connected directly to the cassette connection bus 10. so their information is real and undistorted.

Z tohoto výchozího stavu je možno přejít na libovolnou testovací funkci, jejíž číslo je zobrazeno na zobrazovači 18.From this initial state it is possible to switch to any test function whose number is displayed on the display 18.

Sled testovacích funkcí je předprogramován podle doporučení výrobce daného disku tak, aby nastavování bylo přesné a efektivní.The test function sequence is pre-programmed according to the disc manufacturer's recommendations for accurate and efficient setup.

282 874282 874

V příkladném provedení testeru podle vynálezu testují testovací funkce 0 až 5 přeskoky mezi dvěma zadanými adresami pro správné nastavení servozesilovače disku. Testovací funkce 6 tohoto provedení je vzestupný pilový test a testovací funkce 7 je sestupný pilový test. Testovací funkce 8 až 11 umožňují čtení a zápis libovolného cy lind.ru pevného nebo výměnného disku jednotky. Zápisový signál je tvořen sledem logických nul a jedniček, takže so přibližuje reálnému zápisovému signálu. Testovací funk ce 12 je určena spolu s funkcí 13 pro seřízení diskové jednotky podle master disku. Funkci 12 je možno vyvolat bučí použitím senzorových tlačítek inkrementací, nebo de~ křemen tací čísla funkce, nebo přímo stisknutím senzoru master. Tyto funkce chrání, disk proti zápisu, který nemůže být tedy uživatelem v žádném případě povolen. Testovací funkce 14 testuje správnou odezvu diskové jednotky na zápis adresy cylindru větší, než je dostupné, to je u příkladného použitého disku větší než 203.In an exemplary embodiment of the tester of the invention, the test functions 0 to 5 jump between two specified addresses to correctly set the drive servo amplifier. The test function 6 of this embodiment is an upward saw test and the test function 7 is a downward saw test. Test features 8 through 11 allow reading and writing of any cy lind.ru hard disk or removable disk drive. The write signal is a sequence of logical zeros and ones, so that it approximates the real write signal. The test function 12 is determined together with the function 13 to adjust the disk unit according to the master disk. Function 12 can be called either by using the sensor buttons by incrementing or by quartzing the function number, or directly by pressing the master sensor. These features protect the disk against writing, which cannot be allowed by the user in any way. The test function 14 tests the correct response of the disk drive to write a cylinder address greater than available, i.e., in the exemplary disk used, greater than 203.

Všechny parametry, to je výběr kazety, výběr hlavy» výběr funkce, aktuální adresa cylindru, čtení, zápisová funkce a zápis/mazání, jednotlivých testů jsou indikovány spolu s okamžitým stavem diskové jednotky, to je s ochrannu proti zápisu, s celkovou chybou disku, s větší než dostupnou adresou cylindru a s chybou doskoku.All parameters, ie cartridge selection, head selection »function selection, current cylinder address, read, write function and write / delete, individual tests are indicated together with the current status of the disk drive, that is with write protection, with total disk error, with greater than available cylinder address and rebound error.

Další příkladné rozšíření testovacích funkcí je možné pouhou výměnou programu, uloženého v elektricky programovatelné permanentní paměti 24. V příkladném za-Another exemplary extension of the test functions is possible by simply replacing the program stored in the electrically programmable non-volatile memory 24. In the exemplary device,

282 874 pojení je délka programu testeru podle vynálezu asi 1 kby te.282 874 bonding, the program length of the tester of the invention is about 1 kb.

Rozšířením popsané konfigurace řídicího mikropočítače 1^ o další programovatelné podpůrné obvody by bylo například možno měřit signály sběrnice 10 připojení kazetového disku, pokud jde o jejich úroveň, časování a-podobně.By extending the described configuration of the control microcomputer 1 to further programmable support circuits, it would be possible, for example, to measure the cassette disk bus connection signals 10 in terms of level, timing, and the like.

Tester diskové pamětové jednotky v příkladném, zder popsaném provedení byl jako vzorek realizován a s úspěchem odzkoušen.The tester of the disk storage unit in the exemplary embodiment described above was implemented as a sample and successfully tested.

Vynález lze s .výhodou použít pro testování diskových jednotek, ale po úpravě stykových obvodů a obvodů zápisu i pro testování mechanik pružných disků.The invention can be advantageously used for testing disk drives, but after adjusting the contact and write circuits as well as testing the flexible disk drives.

- Í3-- Í3-

Claims

OBJECT OF THE INVENTION

A disk storage unit tester comprising a control microcomputer (1) connected by its first input to the first input of the write data generation circuit (2) and via a divider (3) to the output of a crystal controlled oscillator (4), by its second input through the first inventory circuit (7) with the sensor keypad (8), its third input through the monostable flip-flop (9) with the cassette drive bus output (10), its fourth input with the first output circuit output (2) , its first output with sensor meaning indicator input (5), its second output with write enable indicator indicator (6), its first bus output through the cylinder address transmitter circuit (12) with the first cassette disk bus connection (10), and with its second bus output with the second bus input of the cassette disk (10), which is further connected by its first bus output to the bus input circuit (2) of generating write data, its second bus output to the bus input circuit (14) of the write / delete and read indication, its third bus output to the cassette selection indicator input (15); head, with its fourth bus output with the bus input circuit (16) of the indication and incorrect address signal processing, with its fifth bus output with the bus input circuit (17) of the display

AND

- / 9282 874

cassette status? its sixth line output with the first bus input of the display (18) and its seventh bus output through the decoder (19) with the second bus input of the display (18), wherein the write data generation circuit (2) is further connected to its second input with output a crystal-controlled oscillator (4) and its second output with the input of the data transmitter and control signal circuit (13), *

2. The disk storage unit tester of claim 1, wherein the control microcomputer (1) comprises a processor (20) connected by its first input to the first input of the control microcomputer (1), by its second input to the first output of the reset circuit (22). ) and its bus port with the first bus port of the microcomputer bus (21), which is further connected by its second bus port to the bus port of an electrically programmable non-volatile memory (24), its third bus port with bus port of the parallel I / O circuit its fourth bus port with a counter / timer bus port (23), the bus input of which is connected to the bus input of the control microcomputer (1) and whose input is connected to the second output of the reset circuit (22), the control microcomputer (1) being further coupled by its first input with the microcomputer bus (21) input, vol second input with the first input of the parallel input / output circuit (25), its third input with the third input of the parallel input / output circuit (25), its fourth input with

- 4ί ~ · ~

282 874 second input of the parallel I / O circuit (25), its first output with the microcomputer bus (21) output, its second output with the parallel I / O circuit output (25), its first bus output with the first bus output circuit (25) the parallel I / O and its second bus output with the second bus output of the parallel I / O circuit (25).