CS263908B1

CS263908B1 - Connection of time signal receiver

Info

Publication number: CS263908B1
Application number: CS873438A
Authority: CS
Inventors: Zdenek Ing Lanka; Vladimir Ing Zejglic; Jaromir Ing Vilam; Miroslav Ing Jelinek; Ota Ing Csc Buzek; Jan Ing Cermak
Original assignee: Lanka Zdenek; Zejglic Vladimir; Vilam Jaromir; Jelinek Miroslav; Ota Ing Csc Buzek; Cermak Jan
Priority date: 1987-05-13
Filing date: 1987-05-13
Publication date: 1989-05-12
Also published as: CS343887A1

Abstract

Zapojení řeší přijímač rádiového časového signálu pro synchronizaci hodin, jejichž souběh je prováděn změnou dělicího poměru kmitočtu. Za vysokofrekvenčním zesilovačem a amplitudovým detektorem je zapojen omezovač a dále paralelně dva řízené spínače, spínané v protifázi lokálním sekundovým impulsem. Výstupy spínačů jsou připojeny k invertujícímu a neinvertujícímu vstupu zesilovače s filtrací, za nímž následuje převodník napětí—třída impulsů. Zapojení umožňuje zavěšování v rozsahu +0,5 sekundy a poskytuje logický výstup pro řízení dělicího poměru děliče kmitočtu v hodinách.The wiring is solved by a radio time signal receiver for clock synchronization, the coincidence of which is accomplished by changing the frequency division ratio. Behind the RF amplifier and the amplitude detector, there is a limiter and, in parallel, two controlled switches, switched in a counter second phase local impulse. The switch outputs are connected to an inverting and non-inverting filter amplifier input followed by a voltage converter-pulse class. The wiring allows for hanging within +0.5 seconds and provides a logic output for controlling the frequency divider ratio in hours.

Description

Vynález se týká zapojení přijímače časového signálu, například hlavních hodin s elektronickým děličem kmitočtu, jehož dělicí poměr lze logickým signálem měnit. Rádiový signál je řízen národním časovým normálem, má tudíž vysokou přesnost. Vynálezem je řešen přijímač s přidruženými obvody, vhodnými k řízení uvedených hodin.The invention relates to the connection of a time signal receiver, for example a master clock with an electronic frequency divider, the ratio of which can be changed by a logic signal. The radio signal is controlled by a national time standard and therefore has a high accuracy. The invention provides a receiver with associated circuits suitable for controlling said clock.

V současné době je zavěšení řešeno zavěšením nástupné hrany lokální sekundy na nástupnou hranu rádiového impulsu. Tento způsob je jednoduchý a přesný avšak v případě ztráty rádiového signálu připouští maximální zpoždění hodin o délku rádiového impulsu, tj. 0,1 sec, jinak nastane nové zavěšení s jednosekumdovým zpožděním.Currently the suspension is solved by hanging the leading edge of the local second on the leading edge of the radio pulse. This method is simple and accurate, but in case of loss of radio signal it allows maximum delay of hours by radio pulse length, ie 0.1 sec, otherwise there will be a new suspension with one-clock delay.

Uvedené nevýhody odstraňuje zapojení přijímače rádiového signálu tvořeného vysokofrekvenčním zesilovačem s následujícím amplitudovým detektorem k jehož výstupu je připojen stejnosměrný zesilovač pro automatické řízení zesílení vysokofrekvenčního zesilovače, jehož podstata spočívá v tom, že k výstupu amplitudového detektoru je dále připojen omezovač signálu, jehož výstup je připojen současně ke dvěma řízeným spínačům a výstup prvního spínače je připojen k invertujícímu vstupu zesilovače s filtrací, výstup druhého spínače je připojen k neinvertujícímu vstupu, dále k výstupu zesilovače je připojen převodník z napětí na střídu Impulsů, jehož výstup je výstupem přijímače; konečně ke druhé vstupní svorce přijímače pro vstup signálu lokální sekundy je připojen omezující zesilovač se dvěma komplementárními výstupy, připojenými k řídicím vstupům spínačů.These disadvantages are eliminated by the connection of a radio receiver consisting of a high-frequency amplifier with the following amplitude detector to whose output a DC amplifier is connected for automatic gain control of the high-frequency amplifier, which consists in that the output of the amplitude detector is connected to two controlled switches and the output of the first switch is connected to the inverting input of the filtering amplifier, the output of the second switch is connected to the non-inverting input, and to the amplifier output a pulse duty converter is connected; finally, a limiting amplifier with two complementary outputs connected to the control inputs of the switches is connected to the second input terminal of the receiver for input of the local second signal.

Uvedené zapojení přináší při poměrné jednoduchosti přípustné zpoždění hodin až o 0,5 sekundy, aniž by bylo narušeno následné zavěšení na rádiový signál. Kromě toho obsahuje převodník na logický signál potřebný k řízení hlavních hodin a sice převodník z napětí na střídu Impulsů, který se vyznačuje jednak rozsahem linearity, jednak tím, že bez rádiového signálu poskytuje výstupní signál stejný, jak pří zavěšení hodin. Tím je v případě ztráty rádiového signálu odchylka hodin minimalizována.This circuitry provides a permissible delay of up to 0.5 seconds with relative simplicity, without disturbing the subsequent hanging on the radio signal. In addition, it contains a converter for the logic signal required to control the main clock, namely a voltage-to-pulse converter, which is characterized both by a linearity range and by the fact that, without a radio signal, it provides the same output signal as when the clock is suspended. Thus, in case of loss of the radio signal, the clock deviation is minimized.

Na obr. 1 je schéma uvažovaného přijímače a na obr. 2 jsou průběhy nejdůležitějších napětí. Anténa je připojena ke vstupní svorce 1, za níž je vysokofrekvenční zesilovač 4, amplitudový detektor 5 se zesilovačem 6 automatického řízení zesílení. K detektoru 5 je dále připojen omezovač 7, za nímž jsou řízené spínače 8 a 9 a dále zesilovač 10 s filtrací. Následuje převodník 11 z napětí na střídu impulsů. Signál místní sekundy je přiveden ke vstupní svorce 2, k omezujícímu zesilovači 12 se dvěma komplementárními výstupy, které řídí spínače 8 a 9. 3 je výstupní svorka přijímače.Fig. 1 is a diagram of the receiver under consideration, and Fig. 2 shows the waveforms of the most important voltages. The antenna is connected to the input terminal 1, behind which is the high-frequency amplifier 4, the amplitude detector 5 with the amplification 6 of the automatic gain control. The detector 5 is further connected with a limiter 7, behind which the switches 8 and 9 are controlled, as well as an amplifier 10 with filtration. This is followed by a voltage-to-pulse converter 11. The local second signal is applied to the input terminal 2, to the limiting amplifier 12 with two complementary outputs, which controls the switches 8 and 9. 3 is the output terminal of the receiver.

Funkci zapojení osvětlují průběhy napětí na obr. 2. Napětí Ui je obálka radiového signálu. Na výstupu omezovače 7 je průběh napětí U7. Z hlavních hodin je ke svorce 2 připojen signál U2 lokální sekundy se střídou 1 : 1. Při kladném U2 je sepnut spínač 9 a na jeho výstupu signál U9. Při záporném U2 je sepnut spínač 8 a na jeho výstupu je průběh Ue. Signály Ue a U9 jsou v diferenciálním zesilovači s filtrem zpracovány na stejnosměrné napětí a v převodníku 11 na signál U3. V požadovaném stavu, tj. zavěšení, jsou impulsy průběhů Ue a U9 stejně dlouhé, U3 má průběh U32 se střídou 1 : 1. Kladné napětí U3 vytváří v hlavních hodinách menší dělicí poměr a tím hodiny urychluje, záporné napětí vytváří větší dělicí poměr a tím hodiny zpožďuje. Střída 1 : 1 zajišťuje jmenovitou rychlost hodin. V případě předbíhání hodin je impuls v průběhu Ue kratší, než v průběhu U9, tomu odpovídá na výstupu 3 průběh U3i, který způsobí zpomalení hodin a tím opět uvedení do stavu zavěšení. V opačném případě průběhu U33 způsobí urychlení hodin.Voltage Ui is the radio signal envelope. At the output of the limiter 7 is a voltage waveform U7. From the main clock, a local second U2 signal is connected to terminal 2, alternating with 1: 1. When U2 is positive, switch 9 is energized and U9 is output. In negative U2, switch 8 is closed and Ue is output. The signals Ue and U9 are processed in the differential filter amplifier to DC and in the converter 11 to the signal U3. In the desired state, ie suspension, the pulses of the Ue and U9 waveforms are the same length, U3 has a U32 waveform of 1: 1. Positive voltage U3 creates a smaller dividing ratio in the main clock and thus accelerates the clock. hours delayed. 1: 1 duty cycle ensures nominal clock speed. In the case of overtaking the clock, the pulse during Ue is shorter than during U9, which corresponds to the output U3i at output 3, which causes the clock to slow down and thus to put it back in the suspended state. Otherwise, the U33 will accelerate the clock.

předmEtSubject

Zapojení přijímače časového signálu tvořené vysokofrekvenčním zesilovačem, k němuž je zapojen amplitudový detektor a k výstupu amplitudového detektoru je zapojen stejnosměrný zesilovač pro automatické řízení zesílení vf zesilovače, vyznačené tím, že k výstupu amplitudového detektoru (5) je dále připojen omezovač (7) signálu, jehož výstup je připojen současně na řízené spínače (8, 9j, přičemž výstup prvního spínače (8) je připojen k invertujícímu vstu-Connection of a time amplifier of a high-frequency amplifier to which an amplitude detector is connected and a DC amplifier for automatic amplification control of the amplifier is connected to the output of the amplitude detector, characterized in that a signal limiter (7) is connected to the output the output is connected simultaneously to the controlled switches (8, 9j), the output of the first switch (8) being connected to an inverting input.

Claims

pu of the filtering amplifier (10), the output of the second switch (9) is connected to the non-inverting input of the amplifier (10), the output of the amplifier (10) being connected to a pulse duty converter. a limiting amplifier (12) with two complementary outputs connected to the control inputs of the switches (8, 9) is connected to the receiver (2j of the local second signal input).