CS267617B1 - Zapojení zobrazovací jednotky - Google Patents

Abstract

Řešení se týká zapojení zobrazovací jednotky a spadá do oboru periferních zařízení číslicových počítačů. Podstatou je propojení vstupů a výstupů jednotlivých bloků: procesorové jednotky, paměti, řadiče obrazu a adresového dekodéru. Využití je v systémech pro řízení kopírovacích strojů.

Description

Vynález se týká zapojení zobrazovací jednotky a spadá do oboro periferních zařízení číslicových počítačů.

Současné zobrazovací jednotky jsou zařízení, jejichž zapojení jsou do značné míry .stálená a jsou dána typem několika speciálních integrovaných obvodů, které jsou v jednotce použity.

Nevýhodou takového zapojení zobrazovací jednotky je vysoká cena a někdy i špatná costupnost speciálních integrovaných obvodů a tím i špatná opravítelnost zobrazovací jednotky.

Uvedené nevýhody jsou do značné míry odstraněny zapojením zobrazovací jednotky dle vynálezu, jehož podstata spočívá v tom, že řadič obrazu je svým přerušovacím výstupem spojen s přerušovacím vstupem procesorové jednotky, svým datovým vstupem je spojen s datovým vstupem - výstupem procesorové jednotky a současně s datovým výstupem paměti.

Svým zápisovým vstupem je řadič obrazu připojen na zápisový výstup adresového dekodéru, jehož adresový vstup je připojen na adresový vstup paměti a současně na adresový výstup orocesorové jednotky.

Výhodou uvedeného zapojení je ušetření speciálního integrovaného obvodu řadiče přímého vstupu do paměti a zrychlení přenosu dat použitím současného čtení a zápisu dat ·. jednom cyklu, čímž je rozšířena možnost dělení zobrazovacího pole do více částí.

Příklad zapojení podle vynálezu je popsán na připojeném výkresu, znázorňujícím blokové schéma zapojení:

řadič 2 obrazu je svým přerušovacím výstupem 31 spojen s přerušovacím vstupem 11 procesorové jednotky 2 a svým datovým vstupem 33 připojen na datový vstup - výstup 12 procesorové jednotky JL a současně na datový výstup 21 paměti 2. Zápisový vstup 32 řadiče 2 obrazu je spojen se zápisovým výstupem 42 adresového dekodéru 4_. Adresový vstup 41 adresového dekodéru 2 je spojen s adresovým vstupem 22 paměti 2 ^a současně s adresovým výstupem 13 procesorové jednotky 2·

Řadič 2 obrazu zobrazuje data, která má ve své vnitřní paměti. Po zobrazení dat a tím i po vyprázdnění své vnitřní paměti pomocí svého přerušovacího výstupu 31 požádá přes přerušovací vstup 11 procesorové jednotky 2 tuto procesorovou jednotku 2 ⁰ nové naplnění své vnitřní paměti. V obvyklých zapojeních je v tomto okamžiku aktivován speciální integrovaný obvod přímého vstupu do paměti 2> který naplnění řadiče 2 obrazu z paměti 2 provede. V zapojení podle vynálezu je tento obvod vynechán a místo něj je použit snadno realizovatelný dekodér. Naplnění vnitřní paměti řadiče 2 obrazu z paměti 2 se děje tak, že procesorová jednotka 2 generuje čtecí cyklus z adres paměti 2) na kterých jsou data pro řadič 2 obrazu. Během přenosu dat z paměti 2 do procesorové jednotky 2 generuje adresový dekodér 2 zápisový impuls do řadiče 2 obrazu, čímž se data z paměti 2 do řadiče 2 obrazu zapíší.

Využití přichází v úvahu v systémech pro řízení kopírovacích strojů.

Claims (1)

1. Zapojení zobrazovací jednotky vyznačené tím, že přerušovací výstup (31) řadiče (3) obrazu je spojen s přerušovacím vstupem (11) procesorové jednotky (1), datový vstup (33) řadiče (3) obrazu je připojen na datový vstup - výstup (12) procesorové jednotky (1) a současně na datový výstup (21) paměti (2), zápisový vstup (32) řadiče (3) obrazu je spojen se zápiCS 267 617 Bl ssvý- výstupem (42) adresového dekodéru (4), zatímco adresový vstup (41) adresového de ^□déru (i) je připojen na adresový vstup (22) paměti (2) a současně na adresový výstup

   13) procesorové jednotky (1).