CS268262B1 - Zapojení pro přenos dat mezi mikroprocesorovými systémy - Google Patents

Zapojení pro přenos dat mezi mikroprocesorovými systémy Download PDF

Info

Publication number
CS268262B1
CS268262B1 CS873978A CS397887A CS268262B1 CS 268262 B1 CS268262 B1 CS 268262B1 CS 873978 A CS873978 A CS 873978A CS 397887 A CS397887 A CS 397887A CS 268262 B1 CS268262 B1 CS 268262B1
Authority
CS
Czechoslovakia
Prior art keywords
output
input
data
register
controller
Prior art date
Application number
CS873978A
Other languages
English (en)
Other versions
CS397887A1 (en
Inventor
Jan Ing Kondr
Otakar Ing Ludvik
Otomar Ing Svab
Original Assignee
Jan Ing Kondr
Otakar Ing Ludvik
Otomar Ing Svab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jan Ing Kondr, Otakar Ing Ludvik, Otomar Ing Svab filed Critical Jan Ing Kondr
Priority to CS873978A priority Critical patent/CS268262B1/cs
Publication of CS397887A1 publication Critical patent/CS397887A1/cs
Publication of CS268262B1 publication Critical patent/CS268262B1/cs

Links

Landscapes

  • Communication Control (AREA)

Abstract

Řešení se týká zapojení pro přenos dat mezi mikroprocesorovými systémy, které realizují např. Jednotlivé subsystémy systému pro číslicové řízení obráběcích strojů. Podstata zapojení spočívá v propojení vstupů a výstupů následujících bloku, znázorněných na výkrese: mikroprocesorového systému, registru vstupních dat; registru potvrzení výstupní operace, registru výstupních dat, vstupního řadiče, registru potvrzení příjmu, výstupního řadiče, vstupního komunikačního registru a výstupního komunikačního registru.

Description

Vynález se týká zapojení pro přenos dat mezi mikroprocesorovými systémy, které realizují například jednotlivé subsystémy systému pro číslicové řízení obráběcích strojů.
' Při řešení problému přenosu dat - komunikace mezi mikroprocesorovými systémy - je nutno respektovat skutečnost, že jednotlivé systémy mohou využívat různých procesorů a operačních systémů. Komunikace se obvykle provádí přes společnou parněE, která často zaujímá různé adresy při přístupu z jednotlivých subsystémů.
Uvedený nedostatek odstraňuje zapojení pro přenos dat mezi mikroprocesorovými systémy podle vynálezu, jehož podstata spočívá v tom, že komunikační vstup zapojení je spojen se vstupem vstupního komunikačního registru, jehož datový výstup je spojen se vstupem vstupního řadiče. Datový výstup vstupního řadiče je připojen na vstup registru vstupních dat. První řídící výstup vstupního řadiče je spojen s prvním vstupem registru potvrzení výstupní operace. Druhý řídící výstup vstupního řadiče je připojen na vstup registru potvrzení příjmu, jehož výstup je spojen s prvním datovým vstupem výstupního řadiče. Výstup registru vstupních dat je připojen na datový komunikační vstup mikroprocesorového systému, jehož potvrzovací vstup je spojen s výstupem registru potvrzení výstupní operace. Datový komunikační výstup mikroprocesorového systému je připojen na vstup registru výstupních dat, jehož výstup je spojen s druhým datovým vstupem výstupního řadiče. Datový výstup výstupního řadiče je připojen na vstup výstupního komunikačního registru, jehož výstup je spojen s komunikačním výstupem zapojení. Řídící výstup výstupního řadiče je připojen na druhý vstup registru potvrzení výstupní operace.
Zapojení pro přenos dat mezi mikroprocesorovými systémy má řadu výhod, z nichž hlavní je universálnost řešení, které poskytuje uživateli mikroprocesorového systému standardní rozhraní pro styk s jiným systémem^ *’
Příklad zapojení pro přenos dat mezi mikroprocesorovými systémy je na připojeném výkresu, který znázorňuje blokové schéma zapojení. Jednotlivé bloky zapojení lze charakterizovat takto:
Vstupní komunikační registr 8 je tvořen paměEovými prvky a slouží k uchování vstupující posloupnosti dat, vstupní řadič £ je tvořen logickými prvky kombinačního a sekvenčního charakteru a slouží k rozlišení vstupujících dat. Na základě toho vytváří vstupní řadič 5 potřebné řídící Informace pro přepis dat do výstupů. Registr 2 vstupních dat je tvořen paměEovými prvky a slouží k uchování vstupních dat, mikroprocesorový systém 2 je tvořen centrální jednotkou, pamětí RAM a ROM a obvody vstupu/výstupu. Registr 3 potvrzení výstupní operace slouží k uchování takových dat, kterými mikropočítač přijímá potvrzení úspěšnosti nebo selhání výstupní operace a je tvořen paměEovými obvody. Registr £ výstupních dat je tvořen paměEovými obvody a uchovává data vysílaná z mikroprocesorového systému 2· Výstupní řadič 7 je tvořen logickými prvky kombinačního a sekvenčního charakteru. Jeho funkcí je vytváření řídící informace přepisu údajů do výstupního komunikačního registru 9 u selhání výstupní operace a vlastní přepis údajů do výstupního komunikačního registru 9, který je tvořen paměEovými prvky a obsahuje data vysílaná ze zařízení ven. Registr 6 potvrzení příjmu je tvořen paměEovými prvky a obsahuje data, kterými zařízení potvrzuje úspěšný příjem. .
Jednotlivé bloky jsou propojeny takto: '
Komunikační vstup 21 zapojení je připojen na vstup 802 vstupního komunikačního registru 8, jehož datový výstup 801 je spojen se vstupem 503 vstupního řadiče 5. Datový výstup 501 vstupního řadiče 5 je připojen na vstup 202 registru 2 vstupních dat. První řídící výstup 502 vstupního řadiče 5 je spojen s prvním vstupem 302 registru 3 potvrzení výstupní operace, druhý řídící výstup 504 vstupního řadiče £ je připojen na vstup 601 registru 6 potvrzení příjmu, jehož výstup 602 je spojen s prvním datovým vstupem 702 výstupního řadiče 7, dále výstup 201 registru 2 vstupních dat je připojen na datový komu
- 2 - CS 268 262 Bl nlkační vstup 101 mikroprocesorového systému £. Potvrzovací vstup 102 mikroprocesorového systému £ je spojen s výstupem 301 registru 2 potvrzení výstupní operace, datový komunikační výstup 103 mikroprocesorového systému £ je připojen na vstup 401 registru £ výstupních' dat, jehož výstup 402 je spojen s druhým datovým vstupem 701 výstupního řadiče 7. Datový výstup 703 tohoto výstupního řadiče 7 je připojen na vstup 901 výstupního komunikačního registru 9, jehož výstup 902 je spojen s komunikačním výstupem 22 zapojení. Řídící výstup 704 výstupního řadiče 7 je spojen s druhým vstupem 303 registru 3 potvrzení výstupní operace.
Zapojení pracuje takto:
Na komunikační vstup 21 zapojení jsou - například v sérioparalelní formě - přivedena data získaná z komunikačního výstupu 22 stejného zapojení. Tato data mohou představovat například ukazatele na bloky dat, umístěné v paměti přístupné oběma mikropočítačovým systémům. Délku /počet stupňů/ posuvného komunikačního registru 8 lze volit s ohledem na zpracování ďávék vstupních dat. Data, přivedená z výstupu 801 vstupního komunikačního registru 8 na vstup 503 vstupního řadiče 5 jsou tímto obvodem dekódována a řadič £ podle jejich obsahu zapíše data bud do registru 2 vstupních dat, nebo do registru 6 potvrzení příjmu nebo registru 2 potvrzení výstupní operace. Při příjmu jsou data přenášena ze vstupního komunikačního registru 8 do registra 2 vstupních dat a zároveň do registru £ potvrzení příjmu. Data, která představují potvrzení předchozího vysílání, jsou přenesena do registru £ potvrzení výstupní operace. Výstupy 201 a 301 registrů 2 vstupních dat a 2 potvrzení výstupní operace jsou čteny mikroprocesorovým systémem £ a dále zpracovávány jeho programem. Při výstupu dat ze zapojení je situace následující: mikroprocesorový systém £ vysílá data na svůj komunikační datový výstup 103, odkud jsou přenesena na vstup 401 registru £ výstupních dat. Výstup 402 tohoto registru se spolu s výstupem 602 registru 6 potvrzení příjmu multiplexním způsobem přivádí na vstup 901 výstupního komunikačního registru £. Jestliže na tento vstup nelze data přivést, jsou tato data přivedena na vstup 303 registru 2 potvrzení výstupní operace s označením negativního potvrzení. Zapojení tedy umožňuje, že každá vstupní i výstupní operace je potvrzena příjemcem dat.
Zapojení bude využito při číslicovém řízení obráběcích strojů.

Claims (1)

  1. předmEt VYNALEZU
    Zapojení pro přenos dat mezi mikroprocesorovými systémy, vyznačující se tím, že komunikační vstup /21/ zapojení je připojen na vstup /802/ vstupního komunikačního registru /8/, jehož datový výstup /801/ je spojen se vstupem /503/ vstupního řadiče /5/, datový výstup /501/ vstupního řadiče /5/ je připojen na vstup /202/ registru/2/ vstupních dat, první řídící výstup /502/ vstupního řadiče /5/ je spojen s prvním vstupem /302/ registru /3/ potvrzení výstupní operace, druhý řídící výstup /504/ vstupního řadiče /5/ je připojen na vstup /601/ registru /6/ potvrzení příjmu, jehož výstup /602/ je spojen s prvním datovým vstupem-/702/ výstupního řadiče /7/, dále výstup /201/ registru /2/ vstupních dat je připojen na datový komunikační vstup /101/ mikroprocesorového systému /1/, jehož potvrzovací vstup /102/ je spojen s výstupem /301/ registru /3/ potvrzení výstupní operace, datový komunikační výstup /103/ mikroprocesorového systému /1/ je připojen na vstup /401/ registru /4/ výstupních dat, jehož výstup /402/ je spojen s druhým datovým vstupem /701/ výstupního řadiče /7/, datový výstup /703/ výstupního řadiče /7/ je připojen na vstup /901/ výstupního komunikačního registru /9/, jehož výstup /902/ je spojen s komunikačním výstupem /22/ zapojení, přičemž řídicí výstup /704/ výstupního řadiče /7/ je spojen s druhým vstupem /303/ registru /3/ potvrzení
    CS 268 262 B1 výstupní operace.
CS873978A 1987-06-01 1987-06-01 Zapojení pro přenos dat mezi mikroprocesorovými systémy CS268262B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS873978A CS268262B1 (cs) 1987-06-01 1987-06-01 Zapojení pro přenos dat mezi mikroprocesorovými systémy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS873978A CS268262B1 (cs) 1987-06-01 1987-06-01 Zapojení pro přenos dat mezi mikroprocesorovými systémy

Publications (2)

Publication Number Publication Date
CS397887A1 CS397887A1 (en) 1989-08-14
CS268262B1 true CS268262B1 (cs) 1990-03-14

Family

ID=5381427

Family Applications (1)

Application Number Title Priority Date Filing Date
CS873978A CS268262B1 (cs) 1987-06-01 1987-06-01 Zapojení pro přenos dat mezi mikroprocesorovými systémy

Country Status (1)

Country Link
CS (1) CS268262B1 (cs)

Also Published As

Publication number Publication date
CS397887A1 (en) 1989-08-14

Similar Documents

Publication Publication Date Title
US4975838A (en) Duplex data processing system with programmable bus configuration
US4377843A (en) Data distribution interface
US4419728A (en) Channel interface circuit providing virtual channel number translation and direct memory access
US4609995A (en) Priority controller
US4309755A (en) Computer input/output arrangement for enabling a simultaneous read/write data transfer
JPS58500145A (ja) 割込連結と監視システム
KR910010331A (ko) 다수의 프로그램가능한 논리 제어기 사이의 통신 방법
EP0172038A2 (en) Information processor
GB1568474A (en) Data processing apparatus
FI74356B (fi) Anordning foer styrning av koppling av processorer till dataledning.
KR890015142A (ko) 다이렉트 메모리 액세스 제어장치
KR19990071464A (ko) 범용멀티소스인터럽트구성을갖는고체데이터프로세서
US3812471A (en) I/o device reserve system for a data processor
US3934230A (en) Automatic selector for peripheral equipment
US6112229A (en) Secure terminal and method of communicating messages among processing systems internal thereto
US5175832A (en) Modular memory employing varying number of imput shift register stages
US5603049A (en) Bus system servicing plural module requestors with module access identification known to system user
US20030084226A1 (en) Data transmission device
EP0473279B1 (en) Communication control apparatus for computing systems
WO1980000884A1 (en) Data system
KR910003497A (ko) 내부 버스라인 수를 줄인 데이타 처리장치
KR200142909Y1 (ko) 입출력 인터페이스 장치
US5463734A (en) Multiprocessing system for exchanging running-state information by encoding the information into an address for transmission between processors
KR0175606B1 (ko) 피.씨. 메인 프로세서와 피.씨. 카드 사이의 데이타 인터페이스장치
KR0163154B1 (ko) 병렬처리프로세서의 인터페이스장치