CS268262B1 - Connection for data transmission between microprocessor systems - Google Patents
Connection for data transmission between microprocessor systems Download PDFInfo
- Publication number
- CS268262B1 CS268262B1 CS873978A CS397887A CS268262B1 CS 268262 B1 CS268262 B1 CS 268262B1 CS 873978 A CS873978 A CS 873978A CS 397887 A CS397887 A CS 397887A CS 268262 B1 CS268262 B1 CS 268262B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- data
- register
- controller
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Abstract
Řešení se týká zapojení pro přenos dat mezi mikroprocesorovými systémy, které realizují např. Jednotlivé subsystémy systému pro číslicové řízení obráběcích strojů. Podstata zapojení spočívá v propojení vstupů a výstupů následujících bloku, znázorněných na výkrese: mikroprocesorového systému, registru vstupních dat; registru potvrzení výstupní operace, registru výstupních dat, vstupního řadiče, registru potvrzení příjmu, výstupního řadiče, vstupního komunikačního registru a výstupního komunikačního registru.The solution concerns the connection for data transfer between microprocessor systems, which implement, for example, individual subsystems of the system for numerical control of machine tools. The essence of the connection lies in the connection of the inputs and outputs of the following blocks, shown in the drawing: microprocessor system, input data register; output operation confirmation register, output data register, input controller, receipt confirmation register, output controller, input communication register and output communication register.
Description
Vynález se týká zapojení pro přenos dat mezi mikroprocesorovými systémy, které realizují například jednotlivé subsystémy systému pro číslicové řízení obráběcích strojů.The invention relates to a circuit for data transmission between microprocessor systems which are implemented, for example, by individual subsystems of a system for numerical control of machine tools.
' Při řešení problému přenosu dat - komunikace mezi mikroprocesorovými systémy - je nutno respektovat skutečnost, že jednotlivé systémy mohou využívat různých procesorů a operačních systémů. Komunikace se obvykle provádí přes společnou parněE, která často zaujímá různé adresy při přístupu z jednotlivých subsystémů.'When solving the problem of data transfer - communication between microprocessor systems - it is necessary to respect the fact that individual systems can use different processors and operating systems. Communication is usually done via a common steamE, which often occupies different addresses when accessed from different subsystems.
Uvedený nedostatek odstraňuje zapojení pro přenos dat mezi mikroprocesorovými systémy podle vynálezu, jehož podstata spočívá v tom, že komunikační vstup zapojení je spojen se vstupem vstupního komunikačního registru, jehož datový výstup je spojen se vstupem vstupního řadiče. Datový výstup vstupního řadiče je připojen na vstup registru vstupních dat. První řídící výstup vstupního řadiče je spojen s prvním vstupem registru potvrzení výstupní operace. Druhý řídící výstup vstupního řadiče je připojen na vstup registru potvrzení příjmu, jehož výstup je spojen s prvním datovým vstupem výstupního řadiče. Výstup registru vstupních dat je připojen na datový komunikační vstup mikroprocesorového systému, jehož potvrzovací vstup je spojen s výstupem registru potvrzení výstupní operace. Datový komunikační výstup mikroprocesorového systému je připojen na vstup registru výstupních dat, jehož výstup je spojen s druhým datovým vstupem výstupního řadiče. Datový výstup výstupního řadiče je připojen na vstup výstupního komunikačního registru, jehož výstup je spojen s komunikačním výstupem zapojení. Řídící výstup výstupního řadiče je připojen na druhý vstup registru potvrzení výstupní operace.This drawback eliminates the connection for data transfer between the microprocessor systems according to the invention, the essence of which consists in that the communication input of the connection is connected to the input of the input communication register, the data output of which is connected to the input of the input controller. The data output of the input controller is connected to the input of the input data register. The first control output of the input controller is connected to the first input of the output operation confirmation register. The second control output of the input controller is connected to the input of the acknowledgment register, the output of which is connected to the first data input of the output controller. The output of the input data register is connected to the data communication input of a microprocessor system, the acknowledgment input of which is connected to the output of the output operation confirmation register. The data communication output of the microprocessor system is connected to the input of the output data register, the output of which is connected to the second data input of the output controller. The data output of the output controller is connected to the input of the output communication register, the output of which is connected to the communication output of the circuit. The control output of the output controller is connected to the second input of the output operation confirmation register.
Zapojení pro přenos dat mezi mikroprocesorovými systémy má řadu výhod, z nichž hlavní je universálnost řešení, které poskytuje uživateli mikroprocesorového systému standardní rozhraní pro styk s jiným systémem^ *’The connection for data transfer between microprocessor systems has a number of advantages, the main one being the universality of the solution, which provides the user of the microprocessor system with a standard interface for contact with another system ^ * ’
Příklad zapojení pro přenos dat mezi mikroprocesorovými systémy je na připojeném výkresu, který znázorňuje blokové schéma zapojení. Jednotlivé bloky zapojení lze charakterizovat takto:An example of a circuit for data transfer between microprocessor systems is in the attached drawing, which shows a block diagram of the circuit. The individual connection blocks can be characterized as follows:
Vstupní komunikační registr 8 je tvořen paměEovými prvky a slouží k uchování vstupující posloupnosti dat, vstupní řadič £ je tvořen logickými prvky kombinačního a sekvenčního charakteru a slouží k rozlišení vstupujících dat. Na základě toho vytváří vstupní řadič 5 potřebné řídící Informace pro přepis dat do výstupů. Registr 2 vstupních dat je tvořen paměEovými prvky a slouží k uchování vstupních dat, mikroprocesorový systém 2 je tvořen centrální jednotkou, pamětí RAM a ROM a obvody vstupu/výstupu. Registr 3 potvrzení výstupní operace slouží k uchování takových dat, kterými mikropočítač přijímá potvrzení úspěšnosti nebo selhání výstupní operace a je tvořen paměEovými obvody. Registr £ výstupních dat je tvořen paměEovými obvody a uchovává data vysílaná z mikroprocesorového systému 2· Výstupní řadič 7 je tvořen logickými prvky kombinačního a sekvenčního charakteru. Jeho funkcí je vytváření řídící informace přepisu údajů do výstupního komunikačního registru 9 u selhání výstupní operace a vlastní přepis údajů do výstupního komunikačního registru 9, který je tvořen paměEovými prvky a obsahuje data vysílaná ze zařízení ven. Registr 6 potvrzení příjmu je tvořen paměEovými prvky a obsahuje data, kterými zařízení potvrzuje úspěšný příjem. .The input communication register 8 is formed by memory elements and serves to store the incoming sequence of data, the input controller 6 is formed by logic elements of a combinational and sequential character and serves to distinguish the incoming data. Based on this, the input controller 5 generates the necessary control information for transcribing data into outputs. The input data register 2 consists of memory elements and serves to store input data, the microprocessor system 2 consists of a central unit, RAM and ROM memory and input / output circuits. The output operation confirmation register 3 serves to store such data by which the microcomputer receives the output operation success or failure confirmation and is formed by memory circuits. The output data register is formed by memory circuits and stores data transmitted from the microprocessor system 2. The output controller 7 is formed by logic elements of combinational and sequential character. Its function is to generate control information for the transcription of data into the output communication register 9 in the event of an output operation failure and the actual transcription of data into the output communication register 9, which is formed by memory elements and contains data transmitted from the device. The acknowledgment register 6 consists of memory elements and contains data by which the device acknowledges a successful reception. .
Jednotlivé bloky jsou propojeny takto: 'The individual blocks are connected as follows: '
Komunikační vstup 21 zapojení je připojen na vstup 802 vstupního komunikačního registru 8, jehož datový výstup 801 je spojen se vstupem 503 vstupního řadiče 5. Datový výstup 501 vstupního řadiče 5 je připojen na vstup 202 registru 2 vstupních dat. První řídící výstup 502 vstupního řadiče 5 je spojen s prvním vstupem 302 registru 3 potvrzení výstupní operace, druhý řídící výstup 504 vstupního řadiče £ je připojen na vstup 601 registru 6 potvrzení příjmu, jehož výstup 602 je spojen s prvním datovým vstupem 702 výstupního řadiče 7, dále výstup 201 registru 2 vstupních dat je připojen na datový komuThe communication input 21 of the circuit is connected to the input 802 of the input communication register 8, the data output 801 of which is connected to the input 503 of the input controller 5. The data output 501 of the input controller 5 is connected to the input 202 of the input data register 2. The first control output 502 of the input controller 5 is connected to the first input 302 of the output operation acknowledgment register 3, the second control output 504 of the input controller 6 is connected to the input 601 of the receive acknowledgment register 6, the output 602 of which is connected to the first data input 702 of the output controller 7. further, the output 201 of the input data register 2 is connected to the data com
- 2 - CS 268 262 Bl nlkační vstup 101 mikroprocesorového systému £. Potvrzovací vstup 102 mikroprocesorového systému £ je spojen s výstupem 301 registru 2 potvrzení výstupní operace, datový komunikační výstup 103 mikroprocesorového systému £ je připojen na vstup 401 registru £ výstupních' dat, jehož výstup 402 je spojen s druhým datovým vstupem 701 výstupního řadiče 7. Datový výstup 703 tohoto výstupního řadiče 7 je připojen na vstup 901 výstupního komunikačního registru 9, jehož výstup 902 je spojen s komunikačním výstupem 22 zapojení. Řídící výstup 704 výstupního řadiče 7 je spojen s druhým vstupem 303 registru 3 potvrzení výstupní operace.- 2 - EN 268 262 Blinking input 101 of the microprocessor system £. The acknowledgment input 102 of the microprocessor system £ is connected to the output 301 of the output operation acknowledgment register 2, the data communication output 103 of the microprocessor system £ is connected to the input 401 of the output data register £, the output 402 of which is connected to the second data input 701 of the output controller 7. the output 703 of this output controller 7 is connected to the input 901 of the output communication register 9, the output 902 of which is connected to the communication output 22 of the circuit. The control output 704 of the output controller 7 is connected to the second input 303 of the output operation confirmation register 3.
Zapojení pracuje takto:The connection works as follows:
Na komunikační vstup 21 zapojení jsou - například v sérioparalelní formě - přivedena data získaná z komunikačního výstupu 22 stejného zapojení. Tato data mohou představovat například ukazatele na bloky dat, umístěné v paměti přístupné oběma mikropočítačovým systémům. Délku /počet stupňů/ posuvného komunikačního registru 8 lze volit s ohledem na zpracování ďávék vstupních dat. Data, přivedená z výstupu 801 vstupního komunikačního registru 8 na vstup 503 vstupního řadiče 5 jsou tímto obvodem dekódována a řadič £ podle jejich obsahu zapíše data bud do registru 2 vstupních dat, nebo do registru 6 potvrzení příjmu nebo registru 2 potvrzení výstupní operace. Při příjmu jsou data přenášena ze vstupního komunikačního registru 8 do registra 2 vstupních dat a zároveň do registru £ potvrzení příjmu. Data, která představují potvrzení předchozího vysílání, jsou přenesena do registru £ potvrzení výstupní operace. Výstupy 201 a 301 registrů 2 vstupních dat a 2 potvrzení výstupní operace jsou čteny mikroprocesorovým systémem £ a dále zpracovávány jeho programem. Při výstupu dat ze zapojení je situace následující: mikroprocesorový systém £ vysílá data na svůj komunikační datový výstup 103, odkud jsou přenesena na vstup 401 registru £ výstupních dat. Výstup 402 tohoto registru se spolu s výstupem 602 registru 6 potvrzení příjmu multiplexním způsobem přivádí na vstup 901 výstupního komunikačního registru £. Jestliže na tento vstup nelze data přivést, jsou tato data přivedena na vstup 303 registru 2 potvrzení výstupní operace s označením negativního potvrzení. Zapojení tedy umožňuje, že každá vstupní i výstupní operace je potvrzena příjemcem dat.The data obtained from the communication output 22 of the same circuit are fed to the communication input 21 of the circuit - for example in serial-parallel form. This data can be, for example, pointers to blocks of data located in memory accessible to both microcomputer systems. The length / number of stages / of the shift communication register 8 can be selected with respect to the processing of the input data. The data fed from the output 801 of the input communication register 8 to the input 503 of the input controller 5 is decoded by this circuit and the controller 6 writes the data either to the input data register 2 or to the receipt acknowledgment register 6 or the output operation acknowledgment register 2 according to their contents. Upon receipt, the data is transferred from the input communication register 8 to the input data register 2 and at the same time to the receipt confirmation register. The data, which represents the acknowledgment of the previous transmission, is transferred to the output operation acknowledgment register. The outputs 201 and 301 of the registers 2 of input data and 2 of the confirmation of the output operation are read by the microprocessor system £ and further processed by its program. When outputting data from the circuit, the situation is as follows: the microprocessor system £ sends data to its communication data output 103, from where it is transmitted to the input 401 of the output data register £. The output 402 of this register, together with the output 602 of the reception acknowledgment register 6, is fed in a multiplexed manner to the input 901 of the output communication register 6. If the data cannot be brought to this input, this data is fed to the input 303 of the acknowledgment register 2 of the output operation with the indication of a negative acknowledgment. The connection thus allows each input and output operation to be confirmed by the data recipient.
Zapojení bude využito při číslicovém řízení obráběcích strojů.The connection will be used for numerical control of machine tools.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS873978A CS268262B1 (en) | 1987-06-01 | 1987-06-01 | Connection for data transmission between microprocessor systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS873978A CS268262B1 (en) | 1987-06-01 | 1987-06-01 | Connection for data transmission between microprocessor systems |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS397887A1 CS397887A1 (en) | 1989-08-14 |
| CS268262B1 true CS268262B1 (en) | 1990-03-14 |
Family
ID=5381427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS873978A CS268262B1 (en) | 1987-06-01 | 1987-06-01 | Connection for data transmission between microprocessor systems |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS268262B1 (en) |
-
1987
- 1987-06-01 CS CS873978A patent/CS268262B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS397887A1 (en) | 1989-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975838A (en) | Duplex data processing system with programmable bus configuration | |
| US4377843A (en) | Data distribution interface | |
| US4419728A (en) | Channel interface circuit providing virtual channel number translation and direct memory access | |
| US4609995A (en) | Priority controller | |
| US4309755A (en) | Computer input/output arrangement for enabling a simultaneous read/write data transfer | |
| JPS58500145A (en) | Interrupt concatenation and monitoring system | |
| KR910010331A (en) | Communication method between multiple programmable logic controllers | |
| EP0172038A2 (en) | Information processor | |
| GB1568474A (en) | Data processing apparatus | |
| FI74356B (en) | ANORDNING FOER STYRNING AV KOPPLING AV PROCESSORER TILL DATALEDNING. | |
| KR890015142A (en) | Direct Memory Access Control | |
| KR19990071464A (en) | Solid-State Data Processor with General-Purpose Multi-Source Interrupt Configuration | |
| US3812471A (en) | I/o device reserve system for a data processor | |
| US3934230A (en) | Automatic selector for peripheral equipment | |
| US6112229A (en) | Secure terminal and method of communicating messages among processing systems internal thereto | |
| US5175832A (en) | Modular memory employing varying number of imput shift register stages | |
| US5603049A (en) | Bus system servicing plural module requestors with module access identification known to system user | |
| US20030084226A1 (en) | Data transmission device | |
| EP0473279B1 (en) | Communication control apparatus for computing systems | |
| WO1980000884A1 (en) | Data system | |
| KR910003497A (en) | Data processing unit reduces internal bus lines | |
| KR200142909Y1 (en) | Input/output interface apparatus | |
| US5463734A (en) | Multiprocessing system for exchanging running-state information by encoding the information into an address for transmission between processors | |
| KR0175606B1 (en) | P. The main processor and Mr. P. Data interface device between cards | |
| KR0163154B1 (en) | Interface device of parallel processor |