CS269265B1

CS269265B1 - Enhanced Transmission Digital to Analog Converter Connection

Info

Publication number: CS269265B1
Application number: CS883520A
Authority: CS
Inventors: Jaromir Ing Suva; Alois Ing Trhlin; Pravdomil Ing Lang
Original assignee: Jaromir Ing Suva; Trhlin Alois; Lang Pravdomil
Priority date: 1988-05-24
Filing date: 1988-05-24
Publication date: 1990-04-11
Also published as: CS352088A1

Abstract

Řešení se týká číslicově analogového převodníku s rozšířeným převodem pro více veličin, který obsahuje řídicí blok spojený číslicově analogovým převodníkem. Tento převodník je spojen s paměEovými bloky. Jeho výstup je spojen přes součtový analogový blok s výstupními pamětovými bloky. Výstupní pamětové bloky dále obsahují přepisovací vstupy spojené s přepisovacími výstupy řídicího bloku. Zápisové výstupy řídicího bloku jsou spojeny se zápisovými vstupy dílčích parněEových bloků. Řešení se využije v řídicích systémech obráběcích strojů.The solution concerns a digital-to-analog converter with extended conversion for multiple quantities, which includes a control block connected by a digital-to-analog converter. This converter is connected to memory blocks. Its output is connected via a sum analog block to output memory blocks. The output memory blocks further include overwrite inputs connected to the overwrite outputs of the control block. The write outputs of the control block are connected to the write inputs of the partial memory blocks. The solution will be used in machine tool control systems.

Description

Vynález se týká zapojení číslicově analogového převodníku s rozšířeným převodem pro více veličin.The invention relates to the connection of a digital-to-analog converter with extended conversion for multiple quantities.

Jednou ze základních funkcí regulačního bloku při souvislém řízení souřadnic obráběcího stroje, je převod polohové odchylky vyjádřené v číslicovém tvaru na odpovídající analogové napětí.One of the basic functions of the control block in continuous control of machine tool coordinates is the conversion of position deviation expressed in digital form into the corresponding analog voltage.

Jsou dva nejznámější způsoby převodu polohové odchylky z číslicového tvaru na analogový tvař. Při prvním způsobu se číslicová hodnota polohové odchylky převede nejprve na frekvenčně nebo číslicově modulované impulsy, které se potom převádí pornocí integračního členu na analogovou hodnotu. V druhém případě se převod provádí pomocí váhových převodníků, které se vytvářejí z diskrétních obvodů, nebo pomocí mnohobitových monolitických čislicoanalogových převodníků.There are two most well-known methods of converting positional deviation from digital form to analog form. In the first method, the digital value of the positional deviation is first converted to frequency or digitally modulated pulses, which are then converted to analog value by using an integrator. In the second case, the conversion is performed using weighting converters, which are made of discrete circuits, or using multi-bit monolithic digital-to-analog converters.

Oba tyto způsoby mají značné nevýhody. Při prvním způsobu vznikají problémy s nedostatečnou linearitou převodní charakteristiky a s časovou a teplotní nestabilitou. V druhém případě je nevyhovující doba převodu a značný objem technického vybavení u speciálně konstruovaných převodníků vytvořených z diskrétních elektronických obvodů, nebo značná cena při použití mnohobitových monolitických čislicoanalogových převodníků.Both of these methods have significant disadvantages. The first method causes problems with insufficient linearity of the conversion characteristic and with time and temperature instability. The second method involves unsatisfactory conversion time and a significant amount of technical equipment in specially designed converters made of discrete electronic circuits, or a significant price when using multi-bit monolithic digital-to-analog converters.

Používaná zapojení vzhledem k časovým parametrům převodu v případě nezávislého převodu více veličin mají mnoho součástek, které se projeví zvýšenou nespolehlivostí celého zapojení.Due to the time parameters of the conversion in the case of independent conversion of multiple quantities, the circuits used have many components, which results in increased unreliability of the entire circuit.

Tyto nedostatky odstraňuje zapojení číslicově analogového převodníku s rozšířeným převodem pro více veličin, podle vynálezu. Podstata vynálezu spočívá v tom, že datový výstup řídícího bloku je spojen s datovým vstupem číslicově analogového převodníku. Analogový výstup číslicově analogového převodníku je spojen s analogovým vstupem každého dílčího paměťového bloku. Analogový výstup každého dílčího paměťového bioku je spojen s odpovídajícím dílčím analogovým vstupem součtového analogového bloku. Součtový analogový výstup součtového analogového bloku je spojen s analogovým vstupem každého výstupního paměťového bloku. Výstup každého výstupního paměťového bloku je spojen s odpovídajícím analogovým výstupem zapojení. Přepisovací vstup každého výstupního paměťového bloku je spojen s odpovídajícím přepisovacím výstupem řídicího bloku. Každý zápisový výstup řídicího bloku je spojen se zápisovým vstupem odpovídajícího dílčího paměťového bloku.These shortcomings are eliminated by the connection of a digital-to-analog converter with extended conversion for multiple quantities, according to the invention. The essence of the invention lies in the fact that the data output of the control block is connected to the data input of the digital-to-analog converter. The analog output of the digital-to-analog converter is connected to the analog input of each partial memory block. The analog output of each partial memory block is connected to the corresponding partial analog input of the sum analog block. The sum analog output of the sum analog block is connected to the analog input of each output memory block. The output of each output memory block is connected to the corresponding analog output of the connection. The rewrite input of each output memory block is connected to the corresponding rewrite output of the control block. Each write output of the control block is connected to the write input of the corresponding partial memory block.

Výhodou zapojení číslicově analogového převodníku s rozšiřitelným převodem, pro více veličin je rozšíření základního rozsahu převáděných číslicových hodnot použitého m-bitového paralelního násobícího monolitického číslicově analogového převodníku na rozsah daný n násobkem tohoto základního rozsahu. Rychlost převodu a použití analogových pamětí dovoluje vytvořit nezávislý převod více veličin s minimálním obvodovým rozšířením při zvětšování jejich počtu za čas, pro níže uvedené aplikace optimální.The advantage of connecting a digital-to-analog converter with expandable conversion for multiple quantities is the expansion of the basic range of converted digital values of the used m-bit parallel multiplying monolithic digital-to-analog converter to a range given by n times this basic range. The conversion speed and the use of analog memories allow for the creation of independent conversion of multiple quantities with minimal circuit expansion while increasing their number over time, optimal for the applications listed below.

Příklad zapojení podle vynálezu je znázorněn v blokovém schématu na připojeném výkrese. 'An example of a circuit according to the invention is shown in the block diagram in the attached drawing.

Jednotlivé bloky zapojení lze charakterizovat takto. Řídicí blok X je vytvořen z logických obvodů kombinačního a sekvenčních charakteru. Slouží k vytvoření potřebné posloupnosti m-bitových dat, zápisových a přepisovacích signálů. Číslicově analogový převodník 2 se skládá z násobícího paralelního m-bitového převodníku, vybaveného bipolárním nebo unipolárním výstupem. Slouží k převodu číslicového údaje na analogový signál. Všechny paměťové dílčí bloky 3,1 až 3.n jsou stejné. Jsou vytvořeny z analogových pamětí - vzorkovacích zesilovačů, slouží k uchování hodnoty analogového signálu. Součtový analogový blok 4 se skládá z odporové sítě n-součtových odporů ekvivalentních hodnot, z odporu zpětné vazby a z operačního zesilovače. Slouží k sečtení hodnot analogových signálů. Paměťové výstupní bloky 5.1 až 5.k jsou stejné. Jsou vytvořeny z analogových pamětí - vzorkovacích zesilovačů.The individual connection blocks can be characterized as follows. The control block X is made of logic circuits of combinational and sequential nature. It is used to create the necessary sequence of m-bit data, write and rewrite signals. The digital-to-analog converter 2 consists of a multiplying parallel m-bit converter, equipped with a bipolar or unipolar output. It is used to convert digital data to an analog signal. All memory sub-blocks 3.1 to 3.n are the same. They are made of analog memories - sampling amplifiers, and are used to store the value of the analog signal. The summing analog block 4 consists of a resistor network of n-sum resistors of equivalent values, a feedback resistor and an operational amplifier. It is used to sum the values of analog signals. The memory output blocks 5.1 to 5.k are the same. They are made of analog memories - sampling amplifiers.

CS 269 265 BlCS 269 265 Bl

Jednotlivé bloky jsou zapojeny takto.The individual blocks are connected as follows.

Datový výstup 11 řídicího bloku 1 je spojen s datovým vstupem 21 číslicově analogového převodníku 2. Analogový výstup 22 číslicově analogového převodníku 2 je spojen s analogovým vstupem 31.1 až 31.n každého dílčího paměťového bloku 3.1 až 3.n. Analogový výstup 33.1 až 33.n každého dílčího pamětového bloku 3.1 až 3.n je spojen s odpovídajícím dílčím analogovým vstupem 41.1 až 41.n součtového analogového bloku £. Součtový analogový výstup 42 součtového analogového bloku ,4 je spojen s analogovým vstupem 51.1 až 51.k každého výstupního pamětového bloku 5.1 až S.k. Výstup 53.1 až 53.k každého výstupního paměťového bloku 5.1 až 5.k je spojen s odpovídajícím analogovým výstupem 101.1 až 101,k zapojení. Přepisovaci vstup 52.1 až 52.k každého výstupního pamětového bloku 5.1 až 5,k je spojen s odpovídajícím přepisovacim výstupem 13.1 až 13.k řídicího bloku £. Každý zápisový výstup 12.1 až 12.n řídiciho bloku 1 je spojen se zápisovým vstupem 32.1 až 32.n odpovídajícího dílčího pamětového bloku 3.1 až 3.n.The data output 11 of the control block 1 is connected to the data input 21 of the digital-to-analog converter 2. The analog output 22 of the digital-to-analog converter 2 is connected to the analog input 31.1 to 31.n of each partial memory block 3.1 to 3.n. The analog output 33.1 to 33.n of each partial memory block 3.1 to 3.n is connected to the corresponding partial analog input 41.1 to 41.n of the summing analog block £. The summing analog output 42 of the summing analog block ,4 is connected to the analog input 51.1 to 51.k of each output memory block 5.1 to S.k. The output 53.1 to 53.k of each output memory block 5.1 to 5.k is connected to the corresponding analog output 101.1 to 101.k of the circuit. The write input 52.1 to 52.k of each output memory block 5.1 to 5.k is connected to the corresponding write output 13.1 to 13.k of the control block £. Each write output 12.1 to 12.n of the control block 1 is connected to the write input 32.1 to 32.n of the corresponding partial memory block 3.1 to 3.n.

Rozšíření rozsahu přiváděných číslicových hodnot se vytváří na základě sériově paralelního převodu, to je sérií n m-bitových dílčích vzorků dat, za analogového sčítání jednotlivých dílčích napěťových ekvivalentů, odpovídajících paralelním převodům dílčích dat.The expansion of the range of supplied digital values is created on the basis of serial-parallel conversion, that is, a series of n m-bit partial data samples, with analog addition of individual partial voltage equivalents corresponding to parallel conversions of partial data.

Výsledná převodní charakteristika je ve výsledku tvořena grafickým součtem jednotlivých, příslušně posunutých převodních charakteristik, daných použitým m-bitovým číslicově analogovým převodníkem 2 a unipolárním nebo bipolárním typem jeho napěťového výstupu. Základní funkcí-řídicího bloku £ je příprava soboru n m-bitových datových vzorků, který se z převáděné číslicové hodnoty a rozsahu, odpovídajícímu n-násobnému rozšíření základního rozsahu m-bitového převodníku, vytvoří jednoduchým algoritmem. Dále zajišťování generace zápisových signálů, které jsou vztažené vždy k přenášeným vzorkům m- bitových dat a zajišťování generace přepisovacích signálů, které jsou vztažné vždy k přiváděné veličině. Soubor n m- bitových vzorků dat má vždy i, kde i je 1 až (n - 1) m- bitových vzorků dat rovným plné hodnotě, to znamená hodnotě o m jednotkách, dále jeden m- bitový vzorek dat, jehož hodnota vymezuje polohu na dílčí převodní charakteristice (i + 1) a n - fi + 1) m-bitových vzorků dat rovným nulové hodnotě, to znamená, tzv. hodnotě o m nulách.The resulting conversion characteristic is ultimately formed by a graphic sum of individual, respectively shifted conversion characteristics, given by the used m-bit digital-to-analog converter 2 and the unipolar or bipolar type of its voltage output. The basic function of the control block £ is to prepare a set of n m-bit data samples, which is created by a simple algorithm from the converted digital value and the range corresponding to the n-fold expansion of the basic range of the m-bit converter. Furthermore, ensuring the generation of writing signals, which are always related to the transmitted m-bit data samples and ensuring the generation of rewriting signals, which are always related to the supplied quantity. A set of n m-bit data samples always has i, where i is 1 to (n - 1) m-bit data samples equal to the full value, that is, a value of m units, then one m-bit data sample, the value of which defines the position on the partial conversion characteristic (i + 1), and n - fi + 1) m-bit data samples equal to the zero value, that is, the so-called value of m zeros.

Funkční návaznost jednotlivých bloků je následující: _The functional continuity of the individual blocks is as follows: _

Mechanismus převodu se sleduje od chvíle začátku převodu první z k možných převáděných veličin.The conversion mechanism is monitored from the moment of the start of the conversion of the first of the k possible converted quantities.

Řídicí blok £ převádí na vstup 21 číslicově analogového převodníku 2 první m- bitový vzorek dat. V číslicově analogovém převodníku 2 se tento první vzorek dat převádí na analogový napěťový signál/ Hodnota tohoto napěťového signálu je na výstupu 22 číslicově analogového převodníku 2 až do okamžiku, kdy se na jeho vstup 21 převedou nová data, což jsou data druhého m- bitového vzorku dat.The control block £ converts the first m-bit data sample to the input 21 of the digital-to-analog converter 2. In the digital-to-analog converter 2, this first data sample is converted to an analog voltage signal. The value of this voltage signal is at the output 22 of the digital-to-analog converter 2 until the moment when new data, which is the data of the second m-bit data sample, is converted to its input 21.

Analogová hodnota napětí ekvivalentu prvního vzorku dat se z výstupu 22 číslicově analogového převodníku 2 přivádí na první vstup 31.1 až 31n každého dílčího paměťového bloku 3.1 až 3.n.The analog voltage value equivalent to the first data sample is supplied from the output 22 of the digital-to-analog converter 2 to the first input 31.1 to 31n of each partial memory block 3.1 to 3.n.

Řídicí blok_L, který na svém výstupu 11 stále udržuje hodnotu prvního m- bitového vzorku dat, generuje na svém prvním zápisovém výstupu 12,1 zápisový signál, který přechází zápisový vstup 32.1 prvního dílčího paměťového bloku 3.1. Tímto zápisovým signálem se zajistí zápis hodnoty napěťového ekvivalentu prvního vzorku dat do druhého dílčího paměťového bloku 3.1, to znamená průchod a udržování ekvivalentu druhého vzorku dat na výstupu 33.1 prvního dílčího paměťového bloku 3.1.The control block_L, which still maintains the value of the first m-bit data sample at its output 11, generates a write signal at its first write output 12.1, which passes through the write input 32.1 of the first partial memory block 3.1. This write signal ensures the writing of the voltage equivalent value of the first data sample into the second partial memory block 3.1, i.e. the passage and maintenance of the equivalent of the second data sample at the output 33.1 of the first partial memory block 3.1.

Řídicí blok 1 přivádí na datový vstup 21 číslicově analogového převodníku 2 druhý m- bitový vzorek dat. Číslicově analogový převodník 2 tento druhý vzorek převádíThe control block 1 supplies a second m-bit data sample to the data input 21 of the digital-to-analog converter 2. The digital-to-analog converter 2 converts this second sample

CS 269 265 Bl 3 na analogový napěťový ekvivalent, který se opět souběžně převádí na analogové vstupy 31,1 až 31.n všech dílčích paměťových bloků 3.1 až 3.n.CS 269 265 Bl 3 to an analog voltage equivalent, which is again converted simultaneously to the analog inputs 31.1 to 31.n of all partial memory blocks 3.1 to 3.n.

Řídicí blok 1 generuje na svém druhém zápisovém výstupu 12.2 zápisový signál, který přechází na vstup 32.2 druhého dílčího paměťového bloku 3.2 ,a zajistí zápis hodnoty ekvivalentu druhého vzorku dat do druhého dílčího paměťového bloku 3.2, jeho průchod a udržování ekvivalentu druhého vzorku dat na výstupu 33.2 druhého dílčího paměťového bloku 3,2.The control block 1 generates a write signal on its second write output 12.2, which passes to the input 32.2 of the second partial memory block 3.2, and ensures the writing of the value equivalent to the second data sample into the second partial memory block 3.2, its passage and maintenance of the equivalent of the second data sample at the output 33.2 of the second partial memory block 3.2.

Takto analogicky probíhá převod všech n vzorků m- bitových dat. Po zapsáni hodnoty napžťovéh»ekvivalentu posledního n- tého vzorku dat do posledního n- tého dílčího paměťového bloku 3.n ve chvíli, když na výstupu 42 součtového analogového bloku 4 je připravena napěťová hodnota odpovídající zápornému součtu všech dílčích napěťových hodnot ekvivalentů dílčích vzorků dat, generuje řídicí blok JL, na svém prvním přepisovacím výstupu 13.1 přepisovací signál určený pro první veličinu, to znamená vedený na přepisovací vstup 52.1. Tímto signálem se součet analogových napěťových ekvivalentů přepíše do prvního výstupního paměťového bloku 5.1 a dostává se na první analogový výstup 101.1 zapojení.In this way, the conversion of all n samples of m-bit data is carried out in an analogous manner. After writing the value of the voltage equivalent of the last n-th data sample into the last n-th partial memory block 3.n, at the moment when the voltage value corresponding to the negative sum of all partial voltage values of the equivalents of the partial data samples is prepared at the output 42 of the sum analog block 4, the control block JL generates, at its first rewrite output 13.1, an overwrite signal intended for the first quantity, that is, it is led to the overwrite input 52.1. With this signal, the sum of the analog voltage equivalents is overwritten into the first output memory block 5.1 and is connected to the first analog output 101.1.

Vynálezu se využije v řídicích systémech obráběcích strojů.The invention will be used in control systems of machine tools.

Claims

Connection of a digital-to-analog converter with extended conversion for multiple quantities, characterized in that the data output (11) of the control block (1) is connected to the data input (21) of the digital-to-analog converter (2), whose analog output (22) is connected to the analog input (31.1 to 31.n) of each partial memory block (3.1 to 3.n), whose analog output (33.1 to 33.n) is connected to the corresponding partial analog input (41.1 to 41.n) of the summing analog block (4), whose summing analog output (42) is connected to the analog input (51.1 to 51.k) of each output memory block (5.1 to 5.k), whose output (53.1 to 53.k) is connected to the corresponding analog output (101.1 to 101.k), wherein the overwrite input (52.1 to 52.k) of each output memory block (5.1 to 5.k) is connected to the corresponding overwrite output (13.1 to 13.k) of the control block (1), each write output (12.1 to 12.n) of which is connected to the write input (32.1 to 32.n) of the corresponding sub-memory block (3.1 to 3-n).