CS271674B1 - Connection of rotating cylindrical body's circumferential velocity absolute deviation digital evaluation circuit - Google Patents

Description

Vynález se týká zapojení obvodu pro číslicové vyhodnocení okamžité absolutní odchylky obvodové rychlosti rotujícího válcového tělesa s možností vazby na počítačový systém.

Řízení konstantní obvodové rychlosti rotujícího tělesa je požadováno v mnoha průmyslových aplikacích, příkladem je automatizovaná ultrazvuková kontrola Jakosti rotujících válcových sochorů a výkovků, kde Je nutno udržet konstantní obvodovou rychlost v úzkém tolerančním pásmu, nebot v závislosti na ní Jsou dynamicky určovány parametry nalezených vad* Dosud známá klasická metoda řízení pomocí tachodynama a rozdílového zesilovače však nestačí к získání okamžité informace o skutečné hodnotě obvodové rychlosti v průběhu dynamického provozu· V řadě případů Je navíc žádáno zavést tuto informaci přímo do počítačového systému·

Výše uvedené požadavky splňuje zapojení obvodu číslicového vyhodnocení absolutní odchylky obvodové rychlosti rotujícího válcového tělesa, při použití generátoru normálového kmitočtu ve spojení s frekvenčním děličem a snímačem rotační periody, připojených na vstupy vratného čítače, který je připojen na vstupy aritmetického komparátoru a jehož podstata spočívá v tom, že snímač rotační periody Je výstupem připojen к děliči frekvence s dělicím poměrem 1 : 2· Výstup tohoto děliče je přiveden Jednak na vstupy prvního a druhého klopného obvodu, jednak na první vstup pátého hradlového obvodu a přes druhý invertor signálu na první vstup čtvrtého hradlového obvodu· Výstup prvního klopného obvodu Je přiveden jednak na první vstup prvního hradlového obvodu a na první vstup třetího hradlového obvodu a jednak na vstup třetího klopného obvodu· Výstup druhého klopného obvodu Je přes první invertor přiveden na druhý vstup třetího hradlového obvodu· Výstup třetího klopného obvodu Je přiveden na první vstup druhého hradlového obvodu, na druhý vstup pátého hradlového obvodu a na vstup prvního zpožďovacího obvodu· výstup třetího hradlového obvodu je přiveden na druhý vstup čtvrtého hradlového obvodu· Dále na druhý vstup prvního hradlového obvodu, na druhý vstup druhého hradlového obvodu a na třetí vstup čtvrtého hradlového obvodu a třetí vstup pátého hradlového obvodu Je připojen výstup frekvenčního děliče s dělicím poměrem 1 : p* Výstup prvního hradlového obvodu je přiveden na vstup vratného dekadického čítače pro čítání dolů a výstup druhého hradlového obvodu je přiveden na vstup vratného dekadického čítače pro čítání nahoru· Dále je к vratnému čítači připojen vstup předvolby lineární informace průměru· Na nahrávací vstup uvedeného vratného čítače Je přiveden výstup druhého zpožďovacího obvodu· Výstup vratného čítače pro přenos dolů je přiveden na nulový vstup prvního klopného obvodu· Binární výstup čítače Je přiveden na první vstup aritmetického komparátoru, ke kterému Je zároveň připojen druhý vstup binární hodnoty maximální odchylky obvodové rychv losti· výstup aritmetického komparátoru pro indikaci shody je přiveden na nulovací vstupy druhého a třetího klopného obvodu· Dále výstup čtvrtého hradlového obvodu Je přiveden na první vstup šestého hradlového obvodu a výstup pátého hradlového obvodu Je přiveden na vstup čtvrtého klopného obvodu a druhý vstup šestého hradlového obvodu· Výstup šestého hradlového obvodu Je přiveden na vstup čítače odchylky rychlosti a výstup čtvrtého klopného obvodu spolu s binárním výstupem čítače odchylky Jsou přivedeny na vstupy střadače výstupního údaje· Na nulovací vstupy čtvrtého klopného obvodu a čítače odchylky Je přiváděn výstup druhého zpožďovacího obvodu· Výstup prvního zpožďovacího obvodu je přiveden na hodinový vstup střadače výstupního údaje a na první vstup sedmého hradlového obvodu, к němuž Je zároveň přiveden vstup startovacího impulsu· Výstup sedmého hradlového obvodu Je spojen se vstupem druhého zpožďovacího obvodu·

Výhody a vyšší účinek zapojení spočívají v tom, že lze získat hodnotu absolutní odchylky obvodové rychlosti v číslicové formě vhodné к dalšímu zpracování výpočetní technikou· volitelné vstupní parametry definují odchylku s předem stanovenou přesností· Získaný údaj lze využít к hodnocení dynamických parametrů veličin vázaných na rotaci sledovaného tělesa*

Na výkresu je blokově znázorněn příklad zapojení·

Zapojení se skládá ze snímače 3 rotační periody, který Je přes frekvenční dělič 4 s dělicím poměrem i ; 2 připojen na vstupy prvního klopného obvodu 5 a druhého klopného

CS 271674 Bl obvodu 6 a na první vstup pátého hradlového obvodu 12 a přes druhý invertor 14 na první vstup čtvrtého hradlového obvodu 11· Výstup prvního klopného obvodu 5 je přiveden jednak na první vstup prvního hradlového obvodu 9 a první vstup třetího hradlového obvodu 8 a jednak na vstup třetího klopného obvodu 7. Výstup druhého klopného obvodu 6 je přes první invertor 13 přiveden na druhý vstup třetího hradlového obvodu 8. Výstup třetího klopného obvodu 7 je veden na první vstup druhého hradlového obvodu 10, na druhý vstup pátého hradlového obvodu 12 a na vstup prvního zpožďovacího obvodu 21. výstup třetího hradlového obvodu 8 je přiveden na druhý vstup čtvrtého hradlového obvodu 11. Dále je na druhý vstup prvního hradlového obvodu 9, na druhý vstup druhého hradlového obvodu 10 a na třetí vstup čtvrtého hradlového obvodu 11 a třetí vstup pátého hradlového obvodu 12 přiveden přes frekvenční dělič 2 s dělicím poměrem 1 : p výstup generátoru 1 normálového kmitočtu. Výstup prvního hradlového obvodu 9 je veden na vstup vratného dekadického čítače 15 pro čítání dolů a výstup druhého hradlového obvodu 10 je veden na vstup čí* tače 15 pro čítání nahoru. Dále je na vstup 0 předvolby vratného čítače 15 přivedena informace o průběhu rotujícího tělesa a na nahrávací vstup čítače 15 je přiveden výstup druhého zpožďovacího obvodu 22. Výstup čítače 15 pro přenos dolů je zaveden na nulovací vstup prvního klopného obvodu 5, binární výstupní údaj čítače 15 je přiveden na první vstup aritmetického komparátoru 16, na jehož druhý vstup N je přivedena binární hodnota maximální odchylky, výstup komparátoru 16 pro indikaci shody je přiveden na nulovací vstup druhého klopného obvodu 6 a nulovací vstup třetího klopného obvodu 7. Současně je výstup čtvrtého hradlového obvodu 11 přiveden na první vstup šestého hradlového obvodu 17 a na druhý vstup šestého hradlového obvodu 17 a na vstup čtvrtého klopného obvodu 19 je připojen výstup pátého hradlového obvodu 12. Výstup šestého hradlového obvodu 17 je přiveden na vstup čítače 18 odchylky. Výstup čtvrtého klopného obvodu 19 a výstup čítače 18 odchylky Jsou přivedeny do střadače 20 informace. Dále výstup prvního zpožďovacího obvodu 21 je spojen s prvním vstupem sedmého hradlového obvodu 23 a s hodinovým vstupem střadače 20 informace. Na druhý vstup S sedmého hradlového obvodu 23 Je přiveden startovací impuls a výstup sedmého hradlového obvodu 23 je spojen se vstupem druhého zpožďovacího obvodu 22· Výstup druhého zpožďovacího obvodu 22 Je spojen s nulovácím vstupem čtvrtého klopného obvodu 19 a s nulovacím vstupem čítače 18 odchylky.

Výstup střadače 20 udává binární hodnotu úměrnou absolutní odchylce obvodové rychlosti včetně signa.

Uvedené zapojení obvodu podle vynálezu vytvoří na svém výstupu digitální údaj o stavu okamžité hodnoty absolutní odchylky obvodové rychlosti rotujícího tělesa. Údaje Jsou získány na základě vyhodnocení rotační periody, jejíž délka musí být ve známém poměru ke skutečné celkové rotační periodě tělesa. V nej Jednodušším případě jsou si rovny. Přitom není podstatné, zda je měřena rotační perioda vlastního rotujícího tělesa nebo rotační perioda vztažného válce, který je v těsném kontaktu se základním tělesem· Tak Je umožněno měřit odchylky obvodové rychlosti též u těles tvarově od válce odlišných.

• Zapojení obvodu podle vynálezu pracuje následovně:

Na výstupu snímače 3 rotační periody se objeví posloupnost impulsů, Jejichž vzájemná vzdálenost při známých vstupních parametrech odpovídá skutečné hodnotě obvodové rychlosti tělesa· Obvod děliče 4 vytváří na svém výstupu obdélníkový impuls, potřebný к činnosti dalších obvodů· Náběžná hrana uvedeného průběhu nastaví klopné obvody 5 a 6. Nastavením prvního klopného obvodu 5 se otevírá první hradlový obvod 9 a na Jeho výstupu se objeví pracovní frekvence získaná vydělením normálové frekvence generátoru 1^ v děliči 2. Dělicí poměr д je závislý na hodnotě obvodové rychlosti rotoru a na modulu vratného čítače 15· z výstupu prvního hradlového obvodu 9 Je získaný sled impulsů veden na vstup vratného čítače 15 pro čítání dolů· Čítání začíná u hodnoty binárního údaje průměru rotoru· výstupní údaj vratného čítače 15 je v aritmetickém komparátoru 16 porovnán s binárním údajem maximální odchylky na jeho druhém vstupu a při dosažení shody jsou výstupem komparátoru 16 vynulovány druhý klopný obvod 6 a třetí klopný obvod 7. Čítání dolů pokračuje, až se na výstupu pro přenos dolů vratného čítače 15 objeví signál indukující nulový výstupní stav čítače 15 a tento pak vynuluje první klopný obvod 5. Na výstupu prvního klopného obvodu 5 je získán impuls o délce odpovídající správné hodnotě rotační periody. Vynulování prvního klopného obvodu 5 má za následek uzavření prvního hradlového obvodu 9, takže je zamezen přístup impulsů na čítač 15 pro směr dolů. Sestupná hrana výstupního impulsu prvního klopného obvodu 5 nastaví třetí klopný obvod 7 a ten svým výstupem otevírá druhý hradlový obvod 10 a takto umožní průchod hodinových impulsů na vstup vratného Čítače 15 pro čítání nahoru. Nadčítání opět pokračuje až do výstupního impulsu shody komparátoru 16 a tímto impulsem je vynulován třetí klopný obvod 7. Takto jsou na výstupech klopných obvodů 5, 6 a 7 získaný impulsní průběhy definující jak správnou hodnotu, tak toleranční pole pro vyhodnocení odchylky rychlosti. Tyto průběhy jsou dále vhodně zvolenou logickou sítí, sestávající z invertorů 13 a 14 a hradlových obvodů 8, 11. a 12, logicky sečteny s pracovním kmitočtem a podle polohy odchylky se na výstupu čtvrtého hradlového obvodu 11, nebo pátého hradlového obvodu 12 objeví sled impulsů odpovídající velikosti absolutní odchylky obvodové rychlosti. Šestý hradlový obvod 17 typu OR umožní průchod impulsů na vstup čítače 18, kde je sled impulsů převeden na binární údaj. Tato hodnota je přehrána taktovacím impulsem z výstupu prvního zpožďovacího obvodu 21 do střadače 20 informace. Signum odchylky je získáno na výstupu čtvrtého klopného obvodu 19 a rovněž přehráno do střadače 20. sekvence potřebná pro ovládání přehrávání a nulování čítačů a střadačů je získána na výstupech zpožďovacích obvodů 21 a 22. Po ukončení impulsu definujícího záporné toleranční pole na výstupu třetího klopného obvodu 7 je v prvním zpožďovacím obvodu 21 generován impuls, který nahrává do střadače 20 údaje získané na výstupech čtvrtého klopného obvodu 19 a čítače 18. Posunutí tohoto impulsu o další časový úsek ve druhém zpožďovacím obvodu 22 umožní opětné nahrání binární hodnoty průměru rotoru do vratného čítače 15 a současně vynulování čtvrtého klopného obvodu 19 a čítače 18, které jsou takto připraveny к dalšímu převodu. Výstupní údaj, úměrný absolutní odchylce je uschován ve střadači 20 až do získání následné odchylky po době rovné dvojnásobku měřené rotační periody. Startování obvodu umožňuje startovací impuls na druhém vstupu sedmého hradlového obvodu 23 typu OR přes druhý zpožďovací obvod 22.

zapojení obvodu podle vynálezu lze uplatnit nejen při kontrole rotujících válcových sochorů a výkovků ultrazvukem, ale lze jej použít například při regulaci obvodové rychlosti obrábění, při vyhodnocování počtu otáček nebo při použití normálového rotujícího válce i к měření rychlosti pohybu tvarově odlišných těles a všude tam, kde je nutno rychle měřit časové intervaly ve vztahu к dané toleranci.

Claims (1)

1. Zapojení obvodu pro číslicové vyhodnocení absolutní odchylky obvodové rychlosti rotujícího válcového tělesa* při použití generátoru normálového kmitočtu ve spojení β frekvenčním děličem a snímačem rotační periody, připojených na vstupy vratného čítače, který je připojen na vstupy aritmetického komparátoru, vyznačující se tím, Že snímač (3) rotační periody je přes dělič (4) s dělicím poměrem 1 : 2 připojen na vetupy prvního klopného obvodu (5) a druhého klopného obvodu (6), první vstup pátého hradlového obvodu (12) a přes druhý invertor (14) na první vstup čtvrtého hradlového obvodu (11), výstup prvního klopného obvodu (5) je přiveden jednak na první vstup prvního hradlového obvodu (9) a první vstup třetího hradlového obvodu (8) a jednak na vetup třetího klopného obvodu (7), výstup druhého klopného obvodu (6) je přes první invertor (13) přiveden na druhý vstup třetího hradlového obvodu (8), výstup třetího klopného obvodu (7) je přiveden na prvné vstup druhého hradlového obvodu (10), na druhý vstup pátého hradlového obvodu (12) a na vstup prvního zpožďovacího obvodu (21), výstup třetího hradlového obvodu (8) je přiveden na druhý vstup čtvrtého hradlového obvodu (11), dále na druhý vstup prvního hradlového obvodu (9), na druhý vstup druhého hradlového obvodu (10) a na třeCS 271674 B1 tí vstupy čtvrtého hradlového obvodu (11) a pátého hradlového obvodu (12) je připojen výstup frekvenčního děliče (2), dále je výstup prvního hradlového obvodu (9) přiveden na vstup vratného dekadického čítače (15) pro čítání dolů, výstup druhého hradlového obvodu (10) je přiveden na vstup čítače (15) pro čítání nahoru, dále je к vratnému čítači (15) připojen vstup (0) předvolby binární informace průměru a na nahrávací vstup čítače (15) je přiveden výstup druhého zpožďovacího obvodu (22), výstup vratného čítače (15) pro přenos dolů je přiveden na nulovaoí vstup prvního klopného obvodu (5), binární výstup čítače (15) je přiveden na první vstup aritmetického komparátoru (16), ke kterému je zároveň připojen druhý vstup (N) binární hodnoty maximální odchylky obvodové rych losti, dále výstup komparátoru (16) pro indikaci shody je přiveden na nulovací vstupy druhého klopného obvodu (6) a třetího klopného obvodu (7), dále je výstup čtvrtého hrad lového obvodu (11) přiveden na první vstup šestého hradlového obvodu (17), na druhý vstup šestého hradlového obvodu (17) a na vstup čtvrtého klopného obvodu (19) je přiveden výstup pátého hradlového obvodu (12), výstup šestého hradlového obvodu (17) je přiveden na vstup čítače (18) odchylky, jehož výstup je přiveden na jeden vstup střadače (20) impulsů, výstup čtvrtého klopného obvodu (19) je přiveden na druhý vstup střadače (20) informace, dále výstup prvního zpožďovacího obvodu (21) je přiveden na hodinový vstup střadače (20) informace a na první vstup sedmého hradlového obvodu (23), к němuž je zároveň přiveden vstup (S) startovacího impulsu, výstup sedmého hradlového obvodu (23), je spojen se vstupem druhého zpožďovacího obvodu (22), jehož výstup je přiveden na nulovací vstupy čítače (18) a čtvrtý klopný obvod (19)·