1 CS 272459 Bi1 CS 272459 Bi
Vynález sa týká zariadení pře testovanie číslicových a analógovo-čislicových obvodov,zaoberá sa riešením specializovaného obvodu s funkciou testerového řezu. V súčasných testerech číslicových a analógovo-čislicových obvodov sa používajú inte-grované obvody univerzálnej súčiastkovej základné, čo vedie k velkému objemu jednotlivýchvnútorných zariadení testerov. Charakteristickým znakom testovacích zariadení je velkémnožstvo paralelné spracovávaných signálov a funkčná identičnosí jednotlivých kanálov.BACKGROUND OF THE INVENTION The present invention relates to digital and analogue-to-digital circuit testing devices, and to a specialized circuit with tester cut function. In today's digital and analog-to-digital testers, integrated universal component circuitry is used, resulting in a large volume of individual internal testers. A characteristic feature of test devices is the large number of parallel processing signals and the functional identity of individual channels.
Uvedený nedostatok velkého objemu vnútorných zariadení testerov rieši realizáciaintegrovaného obvodu s funkciou testerového řezu, obsahujúceho obvody zaisíujúce všetkyoperácie, ktoré sa pře každý kanál testovacieho zariadenia spracovávajú samostatné a nevy-žadujú přenosy z vedlajších kanálov. Integrovaný obvod testerového řezu sa připojuje pria-no na společné zbernicu testera, pričom jeho výstupy riadia priam.o jednotlivé prvky PIN--elektroniky. Vonkajšími vývodmi integrovaného obvodu testerového řezu, ktorými sa připo-juje na spoločnú zbernicu testera sú adresové a zápisové vstupy riadiacich registrov, ča-sovacie vstupy obvodu výběru časových generátorov, riadiace a prvé dátové vstupy obvoduvýběru vstupných dát a synchronizačný vstup registra vstupných dát a postupového registradát. Výstupy bloku riadiacich registrov sú připojené na riadiace vstupy bloku riadeniaspínačov, bloku vyhodnotenia chyby, bloku zachytenia odozvy, bloku riadenia budičov, blokuvýběru časovačích generátorov, bloku výběru vstupných dát. Časovacie výstupy bloku výběručasovačích generátorov sú připojené na časovacie vstupy bloku riadenia budičov a blokuzachytenia odozvy. Dátové výstupy bloku zachytenia odozvy sú připojené na dátové vstupybloku vyhodnotenia chyby. Dátové výstupy bloku výběru vstupných dát sú připojené na dá-tové vstupy bloku riadiacich registrov, bloku riadenia budičov, bloku postupového registradát a bloku registra vstupných dát. Dátový výstup bloku vstupného registra dát je připoje-ný na druhý dátový vstup bloku výběru vstupných dát. Dátový výstup bloku postupového re-gistra dát je připojený na referenčný vstup bloku vyhodnotenia chyby. Riadiace výstupybloku riadenia spínačov a bloku riadenia budičov tvoria vonkajšie vývody obvodu testerové-ho řezu. Qalším vonkajším vývodom obvodu testerového řezu je chybový výstup bloku vyhodno-tenia chyby. Přínos integrovaného obvodu testerového řezu je v značnom zredukovaní počtu elektro-nických súčiastok na konštrukciu testera, čím sa snížia výrobně náklady na výrobu finálne-ho zariadenia. Vyzařovaný výkon na jeden kanál sa zníži natolko, že je možné všetku ria-diacu elektroniku pře jeden kanál umiestnií do minimálnej vzdialenosti od meraného vývo-du, čo bez použitia uvedeného integrovaného obvodu testerového řezu nie je možné, preto-že vyzařovaný výkon by bol tak velký, že teplota v danom priestore by překročila přípust-né medzu a rozměry testovacej hlavy by bolí tak velké, že by znemožňovali jednoduché ma-nipuláciu s ňou. To je potřebné pre pripojenie k zariadeniam ako je krokovací automat,teplotně komora a podobné. Umiestnenie riadiacej elektroniky do blízkosti meraného vývo-du značné zmenšuje problémy s rozvodom přesných dynamických časovačích signálov, s de-formáciou testovacej vzorky a s dynamickým snímáním odozvy z testovaného obvodu. Integro-vaný obvod testerového řezu umožňuje realizáciu modulu jedného kanálu testeru. To potomumožňuje realizáciu testera s lubovolným počtom testovacích kanálov, modulárně přesta-ví telným.This lack of a large volume of tester internal devices addresses the implementation of an integrated circuit with a tester cut function including circuits that provide all operations that are handled separately from each channel of the test device and do not require side channel transmissions. The integrated tester circuit is connected directly to the common tester bus, while its outputs control the individual PIN-electronics elements. The external terminals of the integrated tester cut circuit to be connected to the common tester bus are the control register address and write inputs, the time generator circuit selection timing inputs, the control input and input data input circuit inputs, and the input data register synchronization input . The outputs of the control register block are connected to control inputs of the switch control block, error evaluation block, response capture block, exciter control block, timing generator selection block, input data selection block. The timing outputs of the timer generator selection block are connected to the timing inputs of the driver control block and the response capture block. The response capture block data outputs are attached to the error input data block. The data outputs of the input data selection block are connected to the data inputs of the control register block, the driver control block, the progress register block and the input data register block. The data register of the input data block is connected to the second data input of the input data block. The data output of the data re-register block is connected to the reference input of the error evaluation block. The control outputs of the switch control block and the driver control block are the external terminals of the tester cut circuit. The other external terminal of the tester cut circuit is the error output of the error evaluation block. The benefit of the integrated tester circuit is greatly reduced by the number of electronic components per tester design, thereby reducing the cost of manufacturing the final device. The radiated power per channel is reduced to such an extent that all control electronics can be placed at a minimum distance from the measured output at one channel, which is not possible without the use of the integrated tester cut circuit, because great that the temperature in a given space would exceed the permissible limit and the size of the test head would be so great that it would prevent simple handling of it. This is needed to connect to devices such as a stepper, temperature chamber, and the like. Placing the control electronics close to the measured output greatly reduces the difficulty of distributing accurate dynamic timing signals, with the test sample defect, and with dynamic sensing of the circuit under test. The integrated tester circuitry allows the execution of a single channel tester module. This then allows the tester to be implemented with any number of test channels, modularly replaceable.
Zapojenie obvodu testerového řezu je na obrázku. Vonkajšie vstupy integrovaného ob-vodu sú adresové vstupy 201 a zápisové vstupy 202 bloku 20 riadiacich registrov, časova-cie vstupy 402 bloku 40 výběru časovačích signálov, riadiace vstupy 102 a dátové vstupy103 bloku 10 výběru vstupných dát, synchronizačný vstup 302, 802 bloku 30 registra vstup-ných dát a bloku 80 postupového registra dát a dátové vstupy 702 bloku 70 zachytenia odo-zvy. Vonkajšími výstupmi integrovaného obvodu sú riadiace výstupy 511 bloku 50 riadeniaspínačov, riadiace výstupy 611 bloku riadenia spínačov a chybový výstup 911 bloku 90 vy-hodnotenia chyby. Dátové výstupy 211, 212, 213, 214, 215, 216 bloku 20 riadiacich registrovsú spojené postupné s riadiacimi vstupmi 501 bloku 50 riadenia spínačov, riadiacírai vstup-mi 901 bloku 90 vyhodnotenia chyby, riadiacimi vstupmi 701 bloku 70. zachytenia odozvy,The circuit of the tester cut circuit is shown. The external inputs of the integrated circuit are address inputs 201 and write inputs 202 of the control register block 20, timing inputs 402 of the timing signal selection block 40, control inputs 102 and data inputs103 of the input data selection block 10, synchronization input 302, 802 of register block 30 input data and data record block 80 and data inputs 702 of intercept capture block 70. The external outputs of the integrated circuit are control outputs 511 of the switch control block 50, control outputs 611 of the switch control block, and error output 911 of the block 90 of the error evaluation. Data outputs 211, 212, 213, 214, 215, 216 of control register block 20 are sequentially associated with control inputs 501 of switch control block 50, control inputs 901 of error evaluation block 90, control inputs 701 of capture response block 70,