CS273970B1 - Connection of dynamic stores' information recovery control in microcomputer systems - Google Patents

Description

(57) Zapojeni je určeno pro systémy s mikroprocesory 8086/8088« Sestává z procesoru (1),1 programovatelného čítače (2),' sekvenčního obvodu (3),í registru (4) adres,! dynamické paměti (5) ,i multiplexerované sběrnice (8) a obvodu (7) logického součtu,’ vzájemně propojených podle Obrázku· Oe vhodné i pro malé, jednodeskové mikropočítače, kde umožňuje použit dynamické paměti a zvýšit tak kapacitu instalované paměti·

273 970 (li) , (13) Bl (51) Int. Cl?

G 12 8 7/00

CS 273970 81

Vynález se týká zapojeni pro řízeni obnovy Informace dynamických pamětí v mikropočítačových systémech.

U dynamických pamětí v mikropočítačových systémech je nutno periodicky provádět obnovu informace. Některé mikroprocesory mají již obvody pro obnovu informace zabudovány, Jinou možnosti je používat pro obnovu informací řadič přímého přístupu do paměti· Mikroprocesory typů 8086/8088 obvody pro obnovu informace neobsahuji a proto zajistit tuto funkci v malých systémech bez řadiče DMA je problematické. Proto se většinou užívají dražší statická paměti; které sice nevyžaduji obnovováni informace,; avšak mají menši kapacitu.

Zmíněné nevýhody odstraňuje zapojeni pro řízeni obnovy informace dynamických pamětí v mikropočítačových systémech podle tohoto vynálezu, které sestává z procesoru,· čítače; sekvenčního obvodu; registru adres, dynamické paměti, sběrnice a obvodu logického součtu. Jeho podstatou je; že prvni výstup procesoru je spojen ge vstupem sekvenčního obvodu a současně ee vstupem čitače a e prvním vstupem obvodu logického součtu. Třetí výstup procesoru je spojen a druhým vstupem obvodu logického součtu. Druhý výstup procesoru je připojen na sběrnici; která je současně připojena na vstupy registru adres a na vstup/výstup čítače. Výstup první sekce čitače je spojen se vatupem procesoru a současně se vstupem druhé sekce čítače. Výstup sekvenčního obvodu je spojen se vatupem dynamické paměti® Výstupy obvodu logického součtu je spojen se vstupem registru adres.

Popsané zapojení umožňuje realizovat obvody pro obnovu obsahu dynamické paměti g podstatně menším počtem součástek než dosud, přitom potřebné součástky jsou běžně dostupné.

Tak je možno i v malých; jednodeskových mikropočítačích použít dynamické paměti; což umožňuje zvýšit kapacitu instalované paměti.

Připojený výkres znázorňuje v blokovém schéma konkrétní zapojení pro řízení obnovy informace dynamických pamětí v mikropočítačových systémech s mikroprocesory 8086/8088.

Zapojeni sestává z procesoru JL; programovatelného čitače 2, sekvenčního obvodu J3; rsgistru-multiplexeru-4 adres, dynamické paměti _5; multiplexerované datové/adresové sběrnice _5 a obvodu 7 logického součtu. Programovatelný čítač 2 má tři nezávislé sekce. První z nich slouží pro periodické generování žádosti o zapůjčeni sběrnice _6; druhá jako čítač adresy a třetí Je nepoužita. Prvni výstup 12 potvrzení žádosti procesoru JI je spojen se vstupem 31 sekvenčního obvodu 3 a současně se vstupem 24 čtení čitače 2 a a prvním vstupem 71 obvodu 7 logického součtu. Třetí výstup 14 pro zápis adresy procesoru 1. Je spojen s druhým vstupem 72 obvodu 7 logického součtu. Oruhý výetup ?t3 sběrnicových signálů procesoru .1 je připojen na sběrnici _S; která je současně připojena na vstupy 41 registru 4 adres a na vstup/výstup 23 eběrnicových signálů čítače 2. Výstup 21 prvni sekce čitače 2 Je spojen se vstupem 11 žádostí o sběrnici procesoru 1_ a současně se vstupem 22 druhé sekce čítače 2. Výetup 32 sekvenčního obvodu 3 je spojen se vstupem 51 pro zápis adresy,řádky dynamické paměti 5. Výstupy 42 registru 4. adres jsou spojeny se vstupy 52 dynamické paměti 5. Výstup 73 obvodu 7 logického součtu Js spojen se zápisovým vstupem 43 registru 4 adres.

Procesor 1 má vstup 11 žádosti o zapůjčení sběrnice. Pokud čítač 2 žádá o sběrnici, procesor _1 ji zapůjči a zapůjčení potvrdí signálem na prvním výstupu 12» Ten je veden jednak do vstupu 24 čtení čítače 2, Čimž se uvolni obsah druhé sekce čitače 2 vstupem/výgtupém 23 na sběrnici 5,’. jednak do vstupu 31 sekvenčního obvodu 3» Sekvenční, logický obvod 3 vygeneruje na výstupu 32 impuls; který je veden do vstupu 51 pro zápis adresy dynet^vké paměti Současně z čítače 2 je generována na sběrnici 5 adrssa právě obnovované řádky paměíových prvků. Tato adresa přichází do registruj adres· Výstupy 42 registru 4 adres sledují v době, kdy je na zápisovém vstupu 43 vysoká logická úroveň,' stav na vstupech 41. Zápisový vstup 43 registru 4 adres je přes obvod _7'logického součtu řízen při aktivní činnosti procesoru _1 signálem na jeho třetím výstupu 14 pro zápis adresy a při obnově informace v dynamické paměti 5 signálem potvrzeni, žádosti o. sběrnici na prvním výstupu 12 procesoru 1. Tehdy je tedy registr 4 adres průchozí a adresa jímprojde na vstupy 52 dynamické paměti 5j do které je zapsána signálem na vstupu 51 dynamicképaměti 5« Po zápisu adresy

Al· v

CS 273970 Bl do dynamické paměti 5 Čitač 2,i který ja programovatelný,přestane žádat o zapůjčeni sběrnice 6. Procesor 1. převezme řízeni sběrnice 6i a obnoví aktivní činnost. První sekce čítače 2 odměřuje naprogramovaný časový interval a po jeho uplynuti nastává dalši cyklus obnovy informace v dynamické paměti £ s tim rozdílem, že druhá sekce čítače £ obsahuje nyni adresu další řádkyi Popsaná cykly se periodicky opakuji tak často,! aby během požadované doby byl proveden zápis adresy všech řádků dynamické paměti 5,· například 128 řádků za 2 ms.

Claims (1)

1. PREDMET VYNÁLEZU

   Zapojeni pro řízeni obnovy informace dynamických paměti v mikropočítačových systémech, sestávající z procesoru, čítače, sekvenčního obvodu,' registru adrse, dynamické paměti, sběrnice a obvodu logického součtu, vyznačující se tin,í že první výstup (12) procesoru (1) je spojen se vstupem (31) sekvenčního obvodu (3) a současně ee vstupem (24) čítače (2) a s prvním vstupem (71) obvodu (7) logického součtu, třetí výstup (14) procesoru (1) je spojen s druhým vstupem (72) obvodu (7) logického součtu,; druhý výstup (13) procesoru (1) je připojen na sběrnici (6),! která je současně připojena na vstupy (41) rsgistru (4) adres a na vstup/výstup (23) čítače (2),’ výstup (21) první sekce čítače (2) Je spojen se vstupem (11) procesoru (1) a současně ee vstupem (22) druhé sekce čítače (2), výstup (32) sekvenčního obvodu (3) je spojen se vstupem (51) dynamické paměti (5)í výstupy (42) registru (4) adres Jsou spojeny se vstupy (52) dynamické paměti (5) a výstup (73) obvodu (7) logického součtu je spojen se vstupem (43) registru (4) adres.

   1 výkres