CZ546388A3 - Jednodeskový šestnáctibitový mikropočítač - Google Patents
Jednodeskový šestnáctibitový mikropočítač Download PDFInfo
- Publication number
- CZ546388A3 CZ546388A3 CS885463A CS546388A CZ546388A3 CZ 546388 A3 CZ546388 A3 CZ 546388A3 CS 885463 A CS885463 A CS 885463A CS 546388 A CS546388 A CS 546388A CZ 546388 A3 CZ546388 A3 CZ 546388A3
- Authority
- CZ
- Czechia
- Prior art keywords
- block
- bus
- ams
- output
- smp
- Prior art date
Links
- 238000004891 communication Methods 0.000 claims abstract description 14
- 239000011159 matrix material Substances 0.000 claims abstract description 4
- 206010000210 abortion Diseases 0.000 abstract 1
- 231100000176 abortion Toxicity 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
Mikropočítač je tvořen blokem (1) centrálního procesoru,
který je připojen jednak přes blok (2) řízení sběrnice AMS
k bloku (12) sbčmic AMS/SMP,jednak přes blok (3) řízení
sběrnice k bloku (12) sběmic AMS/SMP, jednak k bloku
(17) indikace stavu, jednak k výstupu bloku (4) timc - out
s indikačními LED diodami, spojenému s lokální sběrnici a
jednak lokální sběrnici (11) k níž je připojen jednak dekodér
(10) adres s pamětí (16) EPROM a jednak obvody (9)
pro připojení dvobránovč paměti s dvoubránovou pamětí
(15) RAM, k níž je přes dekodér (14) slavě RAM připojen
blok (12) sběrnic AMS/SMP,, přičemž k lokáklní sběrnici
(11)je dále připojen jednak programovatelný čítač (8),jednak
obvod (7) pro sériovou komunikaci, jednak paralelní
rozhraní (6) a jednak programovatelný řadič (5) přerušení,
k němuž jsou připojeny výstupy z interupční matice (13),
jejíž vstupy jsou připojeny jednak na blok (12) sběrnic
AMS/SMP, a jednak na výstup paralelního rozhraní (6),
jednak na výstup obvodu (7) pro sériovou komunikaci a jednak
na první výstup programovateného čítače (8), jehož
druhý výstup je připojen na vstup obvodu (7) pro sériovou
komunikaci.
Description
Vynález se týká jednodeskového šestnáctibitového mikropočítače na AMS/SMP sběrnici.
Dosud známé počítače neobsahují blok indikace stavu mikropočítače pomoci LED diod a zároveň řidiči obvody pro ovládáni lokální sběrnice, sběrnice Λ M S a sběrnice SMP, a vstupní a výstupní procesor 3039.
Nevýhodou dosavadních řešeni je skutečnost, že při zhroucení systému ve stavu HALT, HOLD není obsluze indikována tato skutečnost.
Dále, vzhledem k tomu, že dosavadní mikropočítače neobsahuji vsíupni a výstupní procesor, je nutné komplikovaně připojovat specializované DMA kanály, či vstupní a výstupní procesor v remote modu.
Výše uvedené nedostaky odstraňuje jednodeskový šestnáctibitový mikropočítač podle vynálezu^ jehož podstata spočívá v tom, že blok centrálního procesoru, tvořený šestnáctibitovým mikropočítačem, numerickým koprocesorem a vstupním a výstupním procesorem je připojen jednak přes blok řízeni sběrnice AMS a současně přes blok řízení sběrnice SMP k bloku sběrnic AMS/
SMP a jednak k bloku indikace stavů k výstupu bloku ťime - out s indikačními LED diodami, spojenému s lokální sběrnici a k lokální sběrnici, k ňiž je připojen dekodér adres s paměti EPROM a obvody pro řízeni dvoubránové paměti s dvoubránovou paměti RAM, k nim.ž je přes dekodér slavě RAM připojen blok sběrnic AMS/*SMP, přičemž k lokální sběrnici je dále připojen programovatelný čítač obvod pro sériovou komunikaci, paralelní rozhraní a programovatelný řadič přerušeni, k němuž jsou připojeny výstupy u interupční matice, jejíž vstupy jsou připojeny jednak na blok sběrnic AMS/SMP a* jednak na výstup paralelního rozhraní{výstup obvodu pro sériovou komunikaci a na pruni výstup programovatelného čítače, jehož druhý výstup je připojen na vstup obvodu pro sériovoukkomunikaci.
Výhoda jednodeskového mikropočítače podle vynálezu spočívá v neustálém indikováni stavu mikroprocesoru a v možnosti ovládat sběrnice AMS a SMP. Pro přenos dat mezi jednodeskovým mikropočítačem a periferními zařízeními mimo tento procesor na sběrnicích AMS nebo SMP je možno použit programovatelný vstupní a výstupní procesor, který značně urychli komunikaci. Další výhodou je, že při přenosu dat je možno tímto procesorem poogramově porovnávat přenášená data.
Na přiloženém výkresu je znázorněno blokové schéma mikropočítače podle vynálezu.
Blok 1 centrálního procesoru je připojen současně k bloku 17 indikace stavů, přes blok £ time-out s indikačními LED diodami k lokální sběrnici 11, přes blok £ řízeni sběrnice AMS a blok 3 řízení sběrnice SMP k bloku 12 sběrnic 3MS/SMP a přímo na lokální sběrnici 11. K té je připojen dekodér 1 0 adres s paměti 1ó EPROM, obvody 9 pro řízeni dvoubránové paměti s dvoubránovou pamětí 15 RAM, programovatelný čítač 8, obvod 7 pro sériovou komunikaci, paralelní rozhraní £ a programovatelný řadič 5. přerušeni. Na řadič £ přerušeni jsou připojeny výstupy z interupčni matice 13 a obvody £ pro řízeni dvoubránové paměti jsou přes dekodér 14 slavě RAM připojeny na blok 12 sběrnic AMS/SMP. Koncepce šestnáctibitového mikropočítače je realizována v multimaster režimu s dvoubránovou paměti a tím umožňuje paralelní práci řady identických mikropočitačú na jedné sběrnici. Pro rozlišeni master a slava počítačů slouží externí logika na sběrnici.
Blok 1 centrálního procesu ovládá v multimaster režimu blok 2 řízeni sběrnice AMS a blok J5 řízení sběrnice SMP. Bloky a 3 jsou propojeny s odpoví dajícimi sběrnicemi; blok £ se sběrnici AMS, blok £ se sběrnici SMP. Blok £ centrálního procesoru déle ovládá blok 17 indikace stavů a lokální sběrnici 1£. Blok 17 indikace stavů poskytuje informaci o typu posleds· ni vykonané instrukce /vhodné jako indikace HALT a HOLD stavu/.
Pro identifikaci výpadku počítače slouži blok 4 time - out. Pamět 16 EPROM je řízena z lokální sběrnice 11 pomoci dekodéru 10 adres. Dvoubránová pamět 15 RAM je ovládána obvody 9 pro řízeni dvoubránové paměti pomoci lokální sběrnice 11 a nebo ve slava modu z bloku 12 sběrnic AHS/3MP přes dekodér 14 slav® RAM. Dvoubránová pamět 15 RAM umožni časově nejúspornějši variantu předávání dat mezi master a slavě počítači. Pro komunikaci s vnějším prostředím slouží obvod £ pro sériovou komunikaci a paralelní rozhraní ó. Pro vazbu na reálný čas slouži programovatelný čítač S. Jeden z jeho výstupu generuje přenosovou frekvenci obvodu _7 pro sériovou komuni kac i.
Claims (2)
- PATENTOVÉ NÁROKYJednodeskový šestnáctibitový mikropočítač, tvořený šestnáctibitovým mikroprocesorem s numerickým koprocesorem, pamětmi EPROM a RAM, programovatelným čítačem, paralelním rozhraním a obvodem pro sériovou komunikaci, se vyznačuje tím, že blok /1 / centrálního procesoru, tvořený šestnáctibitovým rni kroprocesorém, numerickým koprocesorem a vstupním a výstupním procesorem je připojen jednak přes blok /
- 2 / řízeni sběrnice AMS 73/ řízení sběrnice3MP k bloku, /1^2 / sběrnic AMS/SMP,_jednak k bloku /17/ indikace stavu/kvýstupu bloku /4/ time - out s indikačními LED diodami, spojenému s lokální sběrnici /11/ k. tokafnť ž je při po jerr^dekodér /10/ adres s slermbi' /ťí/?_ měti /10/ EPROM áÝobvody /9/ pro řízení dvoubránové parně- , .k okucduíMMrcnť ti s dvoubránovou paměti /15/ RAM/-—y^~^je přes dekodér /14/ slavě RAM připojen blok /12/ sběrnic AMS/SMP, pak lokální .sběrnici /11/ je dále při po jenYprográmováteIný čítač /8/?/Obvod /7/ pro sériovou komuni kaci ,-Vpára le lni rozhraní /6/ avprogramovateIný řadič /5/ přerušeni, k němuž jsou připojeny výstupy z interupční matice /13/, jejíž vstupy jsou připojeny jednak na blok /12/ sběrnic AMS/SMP* jednak na výstup paralelního rozhraní /ó///Vystup obvodu /7/ pro sériovou komunikaci avna první vystup programovatelného čítače /8/, jehož druhý výstup je připojen na vstup obvodu /7/ pro sériovou komunikací”.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS885463A CZ546388A3 (cs) | 1988-08-04 | 1988-08-04 | Jednodeskový šestnáctibitový mikropočítač |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS885463A CZ546388A3 (cs) | 1988-08-04 | 1988-08-04 | Jednodeskový šestnáctibitový mikropočítač |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CZ546388A3 true CZ546388A3 (cs) | 1994-11-16 |
Family
ID=5399570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS885463A CZ546388A3 (cs) | 1988-08-04 | 1988-08-04 | Jednodeskový šestnáctibitový mikropočítač |
Country Status (1)
| Country | Link |
|---|---|
| CZ (1) | CZ546388A3 (cs) |
-
1988
- 1988-08-04 CZ CS885463A patent/CZ546388A3/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101498A (en) | Pin selectable multi-mode processor | |
| AU607206B2 (en) | Input/output system for multiprocessors | |
| US5265005A (en) | Processor for a programmable controller | |
| US4638452A (en) | Programmable controller with dynamically altered programmable real time interrupt interval | |
| US4534011A (en) | Peripheral attachment interface for I/O controller having cycle steal and off-line modes | |
| JPS6330647B2 (cs) | ||
| JPS6126103B2 (cs) | ||
| JPH056223B2 (cs) | ||
| US5212631A (en) | Programmable controller processor module having multiple program instruction execution sections | |
| US5954813A (en) | Data processor with transparent operation during a background mode and method therefor | |
| JPS59142611A (ja) | ストア−ド・プログラム式制御装置 | |
| EP0473086B1 (en) | Processor for a programmable controller | |
| CZ546388A3 (cs) | Jednodeskový šestnáctibitový mikropočítač | |
| JP2001350648A (ja) | マイクロコンピュータ | |
| JPS5835602A (ja) | プログラマブル・コントロ−ラ | |
| KR0163154B1 (ko) | 병렬처리프로세서의 인터페이스장치 | |
| JPH04125740A (ja) | マイクロコンピュータ及びエミュレータ | |
| JPH01245336A (ja) | 外部共有バスの割込み制御方式 | |
| JPS58129669A (ja) | ２チツプマイクロコンピユ−タ | |
| SU691890A1 (ru) | Устройство дл св зи интегрирующей машины с электронной вычислительной машиной | |
| JPH05242008A (ja) | データ処理装置 | |
| JPS63136236A (ja) | デバツグ用切替装置 | |
| JPS61264405A (ja) | シ−ケンス制御装置 | |
| JPH02133851A (ja) | 通信制御装置 | |
| JPS61269704A (ja) | プログラマブル・コントロ−ラの基本命令処理用マイクロプロセツサ |