JPH04125740A - マイクロコンピュータ及びエミュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、エミュレーションに利用される評価用のマイ
クロコンピュータ並びにエミュレータに関し、例えば複
数個のＣＰＵ　（セントラル・プロセッシング・ユニッ
ト）モジュールを内蔵してシステムオンチップ化された
大規模半導体集積回路の応用システムを評価するのに利
用されるマイクロコンピュータ及びこれを利用するエミ
ュレータに適用して有効な技術に関するものである。

〔従来技術〕 エミュレータは、マイクロコンピュータ応用機器（以下
単にターゲットシステムとも記す）の開発において、そ
のソフトウェアデバッグやシステムデバッグを行うとき
、ターゲットシステムに搭載されるべきマイクロコンピ
ュータ　（以下単にターゲットマイクロコンピュータと
も記す）の機能を代行しながらシステムデバッグを支援
するもので、基本的にターゲットマイクロコンピュータ
の機能を代行しながら、その制御状態をエミュレータ側
にモニタ可能にしたり、エミュレータ側からその制御状
態を変更可能にしたりする機能を備えた評価用のマイク
ロコンピュータを必要とする。

従来のマイクロコンピュータはその内蔵ＣＰＵモジュー
ルが１個に限られているため、評価用マイクロコンピュ
ータにおけるエミュレータ側インタフェースは、当該１
個のＣＰＵモジュールが結合される内部バスの情報を出
力してエミュレータ側で当該ＣＰＵモジュールの動作を
監視できるようにしている。

例えば、内蔵ＣＰＵモジュールが１個に限られた従来の
マイクロコンピュータによってマルチプロセッサシステ
ムを構成する場合には複数個のマイクロコンピュータを
利用し、そのようなシステム評価には夫々のマイクロコ
ンピュータ毎に評価用マイクロコンピュータとエミュレ
ータを用意してシステムデバッグやソフトウェアデバッ
グを行うことができる。

尚、従来の評価用マイクロコンピュータについて記載さ
れた文献の例としては平成２年４月に株式会社日立製作
所発行のＨ８１５７０エバチツプ仕様書がある。

〔発明が解決しようとする課題〕

ところで、今日半導体集積回路はプロセス技術の進歩に
より高集積化の一途をたどり、１チツプ化されたマイク
ロコンピュータに代表されるようなシステムオンチップ
化の傾向が加速されている。

本発明者は従来複数個のマイクロコンピュータＬＳＩや
周辺回路ＬＳＩによって構成されたシステムを１チツプ
でマイクロコンピュータ化する場合に、そのようなマイ
クロコンピュータの応用システムを評価するための技術
について検討したところ、従来の評価用マイクロコンピ
ュータのように、ＣＰＵモジュールが結合される全ての
内部バスの情報を単にエミュレータインタフェース側か
ら出力するだけでは、ＣＰＵモジュールが内部バスを共
有しているような場合、エミュレータインタフェースか
ら出力される情報がどのＣＰＵモジュールの動作に関す
るものであるか否かを容易に判別し難く、システム評価
を効率的に行うことができなくなる虞のあることを見い
出した。しかもエミュレータ側においても評価用マイク
ロコンピュータに内蔵されるＣＰＵモジュール毎にエミ
ュレーション動作を制御したりその動作を監視したりす
るための新たな機能が必要になる。

本発明の目的は、複数個のＣＰＵモジュールを内蔵して
システムオンチップ化された大規模半導体集積回路の応
用システムを評価するのに利用することができるマイク
ロコンピュータ及びそれに好適なエミュレータを提供す
ることにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、評価対象システムのエミュレーションに利用
されるマイクロコンピュータが、複数個のＣＰＵモジュ
ールを含むとき、夫々のＣＰＵモジュールの動作を追跡
するための情報と共に、バスサイクルを発生したＣＰＵ
モジュールの識別情報を外部に出力するインタフェース
手段を設けるようにするものである。識別情報はＣＰＵ
モジュールだけに限らず、その他のバスマスタモジュー
ルに関しても出力可能にすることができる。

また、評価用のマイクロコンピュータが、複数個のＣＰ
Ｕモジュールを内蔵すると共に、ＣＰＵモジュールが結
合される全部又は一部の内部バスを評価対象システムに
接続可能とするターゲットインタフェース手段と、前記
ＣＰＵモジュールが結合される全部の内部バスをエミュ
レータシステムに接続可能とするエミュレータインタフ
ェース手段とを含むとき、このエミュレータインタフェ
ース手段に、夫々のＣＰＵモジュールの動作を追跡する
ための情報出力機能と共に、バスサイクルを発生したＣ
ＰＵモジュールの識別情報を外部に出力する機能を割り
当てるものである。

また、そのような入出力手段をエミュレータインタフェ
ース手段に持つマイクロコンピュータを用いて評価対象
システムのエミュレーションを行うためのエミュレータ
を構成するには、入力情報をバスサイクルに同期して逐
次蓄えていくトレース手段と、入力情報と期待値情報と
の一致検出を行ってブレーク信号を生成するブレーク手
段とを、前記入出力手段毎に設けるとよい。

〔作　用〕

上記した手段によれば、評価用マイクロコンピュータは
、評価対象システムのエミュレーションにおいてバスサ
イクルを発生するＣＰＵモジュールの入出力情報と共に
当該ＣＰＵモジュールの識別情報をエミュレータに向け
て出力し、これを受けるエミュレータは、動作するＣＰ
Ｕモジュールの種別を把握可能としながらブレークポイ
ント制御やトレースを行う。ＣＰＵモジュールが接続さ
れる内部バス毎にそれら情報を出力する機能を評価用の
マイクロコンピュータが持つことにより、ＣＰＵモジュ
ールが並列動作しても、あるいは内部バスをＣＰＵモジ
ュールが共有していても、リアルタイムで必要な情報を
取得してターゲットシステムの評価が可能になる。

〔実施例〕

第１図には本発明の一実施例に係る評価用のマイクロコ
ンピュータが示される。

同図に示されるマイクロコンピュータ１は、特に制限さ
れないが、マルチプロセッサシステムのような比較的大
規模なシステムを１チツプ化したものであり、例えば３
個のＣＰＵモジュール２゜３．４を中心に、その他のパ
スマスタモジュール５．６、周辺回路モジュール７．８
、及びＤＰＲＡＭ　（デュアル・ポート・ランダム・ア
クセス・メモリ）９を含み、それらは２系統の内部バス
１０．１１に適宜接続され、夫々の内部バス１０゜１１
にはターゲットインタフェース手段としての入出力ポー
ト１２．１３と、エミュレータインタフェース手段とし
てのエミュレータ入出力回路１４．１５が接続されてい
る。

前記ＣＰＵモジュール３は２系統の内部バス１０．１１
に共有され、ＤＰＲＡＭ９は内部バス１０と１１との間
での情報のやりとりに利用されるようになっており、一
方の内部バス１０にはその他にパスマスタモジュール５
、ＣＰＵモジュール２、及び周辺回路モジュール７が結
合され、他方の内部バス１１にはその他にパスマスタモ
ジュール６、ＣＰＵモジュール４、及び周辺回路モジュ
ール８が結合される。

ＣＰＵモジュール２，３．４は内部の周辺回路モジュー
ル７．８含まれるプログラムＲＯＭ又は外部の図示しな
いプログラムＲＯＭに内蔵される動作プログラムに従っ
て所定の手順で命令を実行していく。ＣＰＵモジュール
２，３．４は相互に同一である必要はなく、また相互に
同期動作しても非同期動作してもよい。

前記パスマスタモジュール５．６は、例えばダイレクト
・メモリ・アクセス・コントローラやバスサイクルを起
動するコプロセッサなど、必要な機能が設定されている
。

前記周辺回路モジュール７．８には、タイマ、シリアル
コミュニケーションインタフェースコントローラ、Ａ／
Ｄ変換器、Ｄ／Ａ変換器、ＲＡＭなどの必要な回路が含
まれる。

前記内部バス１０．１１は、データ、アドレス、制御信
号などの伝達経路とされる。

入出力ポート１２．１３は内部バス１０．１１のアドレ
スやデータを専用的に外部とインタフェースする構成で
あっても、あるいは周辺回路モジュール７．８に含まれ
るタイマやシリアルコミュニケーションインタフェース
コントローラなど特定回路の外部入出力の為の機能を割
り当ててもよく、その入出力機能は限定されない。

エミュレータ入出力回路１４．１５を除くここまでの説
明は本実施例の評価用マイクロコンピュータがサポート
する実チップとしてのターゲットマイクロコンピュータ
と基本的に同一であり、前記入出力ポート１３．１２は
ターゲットマイクロコンピュータが本来備える外部入出
力機能に一致され、評価用マイクロコンピュータにあっ
てはターゲットシステムのターゲットマイクロコンピュ
ータ搭載領域に接続されることになる。

前記エミュレータ入出力回路１４．１５は、少なくとも
ＣＰＵモジュール２，３．４のバスサイクル起動によっ
て内部バス１０．１１に現れる情報の全てを外部に出力
する機能を持ち、換言すればターゲットシステム側には
解放されていないような信号線であっても内部バス１０
．１１の信号線全てを外部に解放して図示しないエミュ
レータと接続可能にする。実際にこのエミュレータ入出
力回路１４．１５は、エミュレータがマイクロコンピュ
ータ１の内部動作状態をトレースしたリブレークポイン
トを監視するための情報を取得したり、内部動作状態若
しくは制御状態をエミュレータ側から制御したりするた
めの情報入出力に利用される。

前記ＣＰＵモジュール２，３．４及びバスマスタモジュ
ール５，６にはそれぞれ固有の識別コードが与えられ、
バスサイクルを起動するとき、その識別コードを対応す
るＩＤバス１６．１７に出力してエミュレータ入出力回
路１４．１５から外部に出力するようになっている。Ｉ
Ｄバス１６゜１７は内部バス１１．１２の系統に呼応し
て２系統化されている。識別コードの出力機能は、予め
識別コードが設定されているレジスタなどをバスサイク
ルの起動に呼応するアドレスストローブ信号などのアサ
ートタイミングに同期して開いて同コードを出力したり
することによって簡単に実現することができる。

第２図には本発明の一実施例に係るエミュレータ２１が
示されている。

同図に示されるエミュレータ２１は、評価用マイクロコ
ンピュータ１のエミュレータ入出力回路１４．１５にそ
れぞれ個別的に結合されるエミュレーションバス２２．
２３を有し、トレース回路２４．２５、ブレークポイン
ト制御回路２６，２７、エミュレーション制御回路２８
．２９が個別的に結合されると共に、代行メモリ回路３
０が接続される。前記トレース回路２４．２５及びブレ
ークポイント制御回路２６．２７には前記マイクロコン
ピュータから出力される識別コードがＩＤバス３１．３
２を介して供給可能にされている。

前記トレース回路２４．２５及びブレークポイント制御
回路２６．２７などはコントロールバス３３にも結合さ
れ、コントロールプロセッサ３４の制御を受けてエミュ
レーションのための各種条件設定やトレース情報の転送
制御などを行うようになっている。このコントロールバ
ス３３にはシステム開発装置３８に接続するシステムイ
ンタフェース回路３５が設けられると共に、ワークＲＡ
Ｍ３６、及びコントロールプロセッサ３４のためのコン
トロールプログラムＲＯＭ３７が設けられている。

尚、マイクロコンピュータ１の入出力ポート１２．１３
はインタフェースケーブル３９を介してターゲットシス
テム４０のターゲットマイクロコンピュータ搭載領域に
接続される。

前記代行メモリ回路３０は、ターゲットシステム４０に
おけるデータメモリやプログラムメモリを代行するため
のＲＡＭ　（ランダム・アクセス・メモリ）を含んで構
成される。前記エミュレーション制御回路２８．２９は
、エミュレーションのための開始条件及び各種制御条件
に基づいてエミュレーション動作を制御する。前記ブレ
ークポイント制御回路２６．２７は、マイクロコンピュ
ータ１の制御状態やエミュレーションバス２２，２３の
状態並びにＩＤバス３１．３２から与えられる識別情報
を監視してその状態が予め設定されている状態に到達し
たときにエミュレーション動作をブレークするためのブ
レーク割り込みなどを発生する。前記トレース回路２４
．２５は、エミュレーションバス２２．２３に与えられ
るデータやアドレスさらには制御情報並びにＩＤバス３
１゜３２から与えられる識別コードを逐次バスサイクル
毎に蓄える。

次にエミュレーション動作の一例を説明する。

エミュレーションを開始するにあたり、エミュレータ２
１にはシステム開発装置３８からの指示に従って各種動
作条件が設定される。例えば、ブレーク条件がブレーク
ポイント制御回路２７，２８に設定され、そして、マイ
クロコンピュータ１に含まれるＣＰＵモジュール２，３
．４に実行させるべきプログラムの開始アドレスなどが
エミュレーション制御回路２８．２９に設定される。

エミュレーションが開始されると、ターゲットシステム
４０の内部に含まれ若しくは代行メモリ回路３０が保有
するターゲットプログラムが所定の手順に従ってＣＰＵ
モジュール２，３．４によって実行される。このときＣ
ＰＵモジュール２゜３．４などが発生するバスサイクル
により内部バス１０．１１に現れるデータやアドレスな
どの全ての情報は、バスサイクル単位でトレース回路２
４．２５やブレークポイント制御回路２７．２８に与え
られる。これと共にバスサイクルを起動する回路モジュ
ール（ＣＰ　Ｕモジュール、バスマスタモジュール）は
バスサイクル発生タイミングに同期して自分自身の識別
コードをＩＤバス１６゜１７に出力し、これら情報もト
レース回路２４゜２５及びブレークポイント制御回路２
７．２８に与えられる。

これにより、ブレークポイント制御回路２６゜２７はＣ
ＰＵモジュールやパスマスタモジュールの種別を把握し
ながらブレークポイント制御を行い、また、トレース回
路２４．２５は内部バス１０．１１に現れる情報を識別
コードと対応して蓄積していくことになる。例えば内部
バス１ｏを共有する一方のＣＰＵモジュール２の動作に
よって発生する情報と他方のＣＰＵモジュール３の動作
によって発生する情報とは識別コードで区別される。ま
た、ＣＰＵモジュール２，４が並列動作しても夫々の内
部バス１０．１１の情報は識別コードと対をなして独立
的にトレース回路２４．２５に蓄えられる。

ブレーク条件が成立してマイクロコンピュータ１による
ターゲットプログラムの実行が停止されると、システム
開発装置３８はそれまでにトレース回路２４．２５に蓄
積された情報を読み込んで表示させたりして、ソフトウ
ェアデバッグやシステムデバッグに供する。

上記実施例によれば以下の作用効果を得るものである。

（１）評価用のマイクロコンピュータ１は、ターゲット
システム４ｏのエミュレーションにおいて、内部バス１
０．１１に現れる情報と共にそのときバスサイクルを発
生するＣＰ、Ｕモジュール２，３゜４又はパスマスタモ
ジュール５，６の識別コードをエミュレータ２１に向け
て出力するがら、これを受けるエミュレータ２１はＣＰ
Ｕモジュール２゜３．４やパスマスタモジュール５，６
の種別を把握しながらブレークポイント制御を行うこと
ができると共に、トレース結果に対してもＣＰＵモジュ
ール２，３．４やパスマスタモジュール５，６との対応
付けが容易になる。

（２）マイクロコンピュータ１はＣＰＵモジュール２，
３．４が接続される内部バス１０．１１毎にエミュレー
タ入出力回路１４．１５を持つことにより、ＣＰＵモジ
ュールが並列動作してもそれぞれのバス情報並びに識別
コードをリアルタイムで出力することができる。

（３）前記エミュレータ入出力回路１４．１５毎にトレ
ース回路２４，２５、ブレークポイント制御回路２６．
２７を設けてエミュレータ２１を構成することにより、
ＣＰＵモジュールが並列動作しても、あるいは個々の内
部バスをＣＰＵモジュールが共有していても、リアルタ
イムで必要な情報を取得してターゲットシステム４０の
評価を行うことができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが本発明はそれに限定されるものでは
なくその要旨を逸脱しない範囲において種々変更するこ
とができる。

例えば上記実施例ではＣＰＵモジュールが接続されてい
る内部バスは夫々ターゲットシステム側に解放され得る
入出力ポートに接続されたものとして説明したが、本発
明はそれに限定されるものではなく、ＣＰＵモジュール
やその他のバスマスタモジュールは、ターゲットシステ
ム側に一切解放されない内部バスに接続されていてもよ
い。また、ターゲットシステムと結合されるターゲット
システムインタフェースは内部バス毎に個別化されてい
る上記実施例の構成に限定されず、マルチプレクス形式
で選択的に内部バスを外部に接続する形式であってもよ
い。また、マイクロコンピュータに含まれるＣＰＵモジ
ュールの数や内部バスの本数は上記実施例に限定されず
適宜変更可能である。また、システム評価上実質的な支
障がなければＣＰＵモジュール以外のパスマスタモジュ
ールは識別情報を出力しなくてもよい。また、マイクロ
コンピュータが内蔵する回路モジュールは上記実施例に
限定されず適宜変更可能である。

また、エミュレータは、コントロールプロセッサを内蔵
する形式に限定されず、評価用のマイクロコンピュータ
を動作空間の切り替えによって内部制御にも利用する形
式であってもよい。

〔発明の効果〕

本願において開示される発明の内代表的なものによって
得られる効果を簡単に説明すれば下記の通りである。

すなわち、複数個の内蔵ＣＰＵモジュールの動作におい
て、バスサイクルを発生したＣＰＵモジュールの識別情
報を外部に出力して、内部動作状態追跡のための情報が
どのモジュールの動作に係るかを外部で判定可能にする
ことにより、外部ではＣＰＵモジュールの種別を把握し
ながらブレークポイント制御を行うことができると共に
、トレース結果に対してもＣＰＵモジュールとの対応付
けが容易になり、これにより、複数個のＣＰＵモジュー
ルを内蔵して１チツプ化された大規模半導体集積回路の
応用システムを評価するためのマイクロコンピュータを
最適化することができるという効果がある。

ＣＰＵモジュールが接続される内部バス毎に追跡情報及
び識別情報を出力可能な入出力手段を設けてマイクロコ
ンピュータを構成することにより、ＣＰＵモジュールが
並列動作してもそれぞのバス情報並びに識別情報をリア
ルタイムに出力することができるという効果がある。

前記入出力手段毎にトレース手段及びブレーク手段を設
けてエミュレータを構成することにより、ＣＰＵモジュ
ールが並列動作しても、あるいは個々の内部バスをＣＰ
Ｕモジュールが共有していても、リアルタイムに必要な
情報を取得してシステム評価を行うことができるという
効果がある。

【図面の簡単な説明】

第１図は本発明に係るマイクロコンピュータの一実施例
ブロック図、 第２図は本発明に係るエミュレータの一実施例ブロック
図である。

Claims (1)

1. 【特許請求の範囲】 １、評価対象システムのエミュレーションに利用される
   マイクロコンピュータであって、 複数個のＣＰＵモジュールを含み、夫々のＣＰＵモジュ
   ールの動作を追跡するための情報と共に、バスサイクル
   を発生したＣＰＵモジュールの識別情報を外部に出力す
   るインタフェース手段を有することを特徴とするマイク
   ロコンピュータ。 ２、評価対象システムのエミュレーションに利用される
   マイクロコンピュータであって、 複数個のＣＰＵモジュールとその他のバスマスタモジュ
   ールとを含み、内部動作状態を追跡するための情報と共
   に、バスサイクルを発生したモジュールの識別情報を外
   部に出力するインタフェース手段を有することを特徴と
   するマイクロコンピュータ。 ３、評価対象システムのエミュレーションに利用される
   マイクロコンピュータであって、 複数個のＣＰＵモジュールを内蔵すると共に、ＣＰＵモ
   ジュールが結合される全部又は一部の内部バスを評価対
   象システムと接続可能とするターゲットインタフェース
   手段と、前記ＣＰＵモジュールが結合される全部の内部
   バスをエミュレータシステムと接続可能とするエミュレ
   ータインタフェース手段とを含み、 前記エミュレータインタフェース手段は、夫々のＣＰＵ
   モジュールの動作を追跡するための情報と共に、バスサ
   イクルを発生したＣＰＵモジュールの識別情報を外部に
   出力するものであることを特徴とするマイクロコンピュ
   ータ。 ４、前記エミュレータインタフェース手段は、前記ＣＰ
   Ｕモジュールが結合される内部バス毎に専用の入出力手
   段を持つものであることを特徴とする請求項３記載のマ
   イクロコンピュータ。 ５、請求項４記載のマイクロコンピュータを用いて評価
   対象システムのエミュレーションを行うためのエミュレ
   ータであって、 入力情報をバスサイクルに同期して逐次蓄えていくトレ
   ース手段と、入力情報と期待値情報との一致検出を行っ
   てブレーク信号を生成するブレーク手段とを、前記入出
   力手段毎に設けて成るものであることを特徴とするエミ
   ュレータ。