DD150514A1 - Digitale informationsverarbeitungsanlage - Google Patents

Digitale informationsverarbeitungsanlage Download PDF

Info

Publication number
DD150514A1
DD150514A1 DD77200131A DD20013177A DD150514A1 DD 150514 A1 DD150514 A1 DD 150514A1 DD 77200131 A DD77200131 A DD 77200131A DD 20013177 A DD20013177 A DD 20013177A DD 150514 A1 DD150514 A1 DD 150514A1
Authority
DD
German Democratic Republic
Prior art keywords
input
output
information
inputs
unit
Prior art date
Application number
DD77200131A
Other languages
German (de)
English (en)
Inventor
Alexei P Stakhov
Jury M Vishnyakov
Vladimir A Luzhetsky
Alexandr V Ovodenko
Nikolai A Solyanichenko
Alexandr V Fomichev
Original Assignee
Taganrogskij Radiotech Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taganrogskij Radiotech Inst filed Critical Taganrogskij Radiotech Inst
Publication of DD150514A1 publication Critical patent/DD150514A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Logic Circuits (AREA)
  • Detection And Correction Of Errors (AREA)
DD77200131A 1976-07-19 1977-07-18 Digitale informationsverarbeitungsanlage DD150514A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762386002A SU662926A1 (ru) 1976-07-19 1976-07-19 Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми

Publications (1)

Publication Number Publication Date
DD150514A1 true DD150514A1 (de) 1981-09-02

Family

ID=20670506

Family Applications (1)

Application Number Title Priority Date Filing Date
DD77200131A DD150514A1 (de) 1976-07-19 1977-07-18 Digitale informationsverarbeitungsanlage

Country Status (9)

Country Link
US (1) US4187500A (pl)
JP (1) JPS5333549A (pl)
CA (1) CA1134510A (pl)
DD (1) DD150514A1 (pl)
DE (1) DE2732008C3 (pl)
FR (1) FR2359460A1 (pl)
GB (1) GB1543302A (pl)
PL (1) PL108086B1 (pl)
SU (7) SU662934A1 (pl)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2842672C2 (de) * 1978-09-29 1984-12-13 Vinnickij politechničeskij institut, Vinnica Digital-Analog-Umsetzer
DE2848911C2 (de) * 1978-11-10 1987-04-02 Vinnickij politechničeskij institut, Vinnica Digital/Analog-Wandler für gewichtete digitale Kodes
DE2921053C2 (de) * 1979-05-23 1985-10-17 Vinnickij politechničeskij institut, Vinnica Einrichtung zur Reduktion von n-stelligen Codes mit Irrationsbasis auf die Minimalform
GB2050011B (en) * 1979-05-25 1984-02-08 Vinnitsky Politekhn Inst Devices for reducing irrational base codes to minimal form
US4290051A (en) * 1979-07-30 1981-09-15 Stakhov Alexei P Device for reducing irrational-base codes to minimal form
WO1981003590A1 (en) * 1980-05-30 1981-12-10 Vinnitsky Politekhn Inst Converter of p-codes into analog values
GB2091507B (en) * 1980-06-26 1983-11-30 Vinnitsky Politekhn I Analog-to-digital converter
US4818969A (en) * 1984-08-09 1989-04-04 Kronos, Inc. Method of fixed-length binary encoding and decoding and apparatus for same
KR100434207B1 (ko) * 1995-02-03 2004-11-03 코닌클리케 필립스 일렉트로닉스 엔.브이. 인코딩장치와방법및디코딩장치와방법
ITRM20000347A1 (it) * 2000-06-26 2001-12-26 Salpiani Giampietro Metodo di rappresentazione numerica.
US6788224B2 (en) * 2000-06-26 2004-09-07 Atop Innovations S.P.A. Method for numeric compression and decompression of binary data
US6691283B1 (en) * 2001-12-12 2004-02-10 Lsi Logic Corporation Optimization of comparator architecture
CN101499001B (zh) * 2009-03-13 2010-09-29 天津工程师范学院 一种除数是127×2n的快速除法器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032979A (en) * 1972-12-26 1977-06-28 Digital Development Corporation Method and system for encoding and decoding digital data

Also Published As

Publication number Publication date
SU662934A1 (ru) 1979-05-15
US4187500A (en) 1980-02-05
PL108086B1 (pl) 1980-03-31
SU662941A1 (ru) 1979-05-15
DE2732008B2 (de) 1981-07-09
FR2359460B1 (pl) 1983-05-20
GB1543302A (en) 1979-04-04
DE2732008A1 (de) 1978-02-02
FR2359460A1 (fr) 1978-02-17
CA1134510A (en) 1982-10-26
PL199745A1 (pl) 1978-04-24
SU662931A1 (ru) 1979-05-15
SU662932A1 (ru) 1979-05-15
SU662933A1 (ru) 1979-05-15
SU662930A1 (ru) 1979-05-15
JPS5711459B2 (pl) 1982-03-04
JPS5333549A (en) 1978-03-29
DE2732008C3 (de) 1982-03-04
SU662926A1 (ru) 1979-05-15

Similar Documents

Publication Publication Date Title
DE69424329T2 (de) 4:2-Addierer und diesen verwendende Multiplizierschaltung
DE2732008C3 (de) Einrichtung zur Reduzierung von Fibonacci-p-Codes auf die Minimalform
EP0453641B1 (de) CORDIC-Prozessor für Vektordrehungen in Carry-Save-Architektur
DE1549508C3 (de) Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit
DE2619307A1 (de) Multipliziereinrichtung
DE1803222A1 (de) Verfahren zum Zusammenfassen pulscodierter Nachrichten
DE2712582C2 (de) DDA-Rechner (Digital-Differential-Analysator)
DE1099228B (de) Rechenvorrichtung, bei der das Pruefbit errechnet wird
DE1499227C3 (de) Schaltungsanordnung für arithmetische und logische Grundoperationen
DE1549461C3 (pl)
DE1965830C3 (de) Vorrichtung zur Eingabe einer Dezimalzahl mit wählbarer Kommastelle in eine Rechenmaschine
DE2902766A1 (de) Zwei-term-vektor-multiplizierschaltung
DE1549105C3 (de) Codeprüfanordnung für die Korrektur fehlerhaft übertragener Zeichen
DE1801725C3 (de) Digitaler Fourier-Analysator
DE68908202T2 (de) Binärzahlmultiplizierer mit einer sehr grossen Bitzahl.
DE19514739C2 (de) Multipliziereinrichtung
DE2239737B1 (de) Elektronische vorrichtung zur verfuenffachung einer im 8-4-2-1-kode binaer kodierten dezimalzahl
DE1524182A1 (de) Akkumulator zur Ausfuehrung von Additionen und Subtraktionen
DE69023861T2 (de) Absolutwertbestimmungsschaltung für Vorzeichenzifferzahlen mit Grundzahl 2.
DE1524268C (de) Anordnung zur Fehlerermittlung in Rechen werken
DE2426648B2 (de) Schaltungsanordnung zur erzeugung von interpolationsimpulsen
DE1774825A1 (de) Rechenregister
DE2337356C3 (de) Im Dualsystem arbeitende Multiplizierschaltung
DE1549560C3 (de) Digital arbeitende Rechenanordnung zur Bildung der Korrelations- bzw. Konvolutionsfilterfunktion
DE2165590B2 (de) Datenverarbeitungsanordnung zur Verarbeitung mehrerer Folgen von Datenelementen