DD237745A5

DD237745A5 - Sigma-delta-modulator

Info

Publication number: DD237745A5
Application number: DD85274158A
Authority: DD
Inventors: Dirk H L C Rabaey
Original assignee: ��@��@��@��Kk��
Priority date: 1984-03-16
Filing date: 1985-03-15
Publication date: 1986-07-23
Also published as: EP0155061B1; ATE53726T1; BE899174A; MX157110A; AU571944B2; BR8501066A; PL151946B1; EP0155061A2; KR850007167A; EG16388A; FI851041L; SU1438635A3; HUT38481A; DE3578287D1; PH21752A; HU198588B; CA1258131A; TR23199A; US4600901A; AU3962485A

Abstract

Die Erfindung betrifft einen Sigma-Delta-Modulator zur digitalen Kodierung eines analogen Eingangssignals. Ziel der Erfindung ist es, die Fehlersicherheit eines Sigma-Delta-Modulators zu erhoehen. Die Aufgabe der Erfindung besteht darin, einen Sigma-Delta-Modulator zur digitalen Kodierung eines analogen Eingangssignals auch bei hohen Abtastfrequenzen mit einem fehlerfreien Betriebsverhalten zur Verfuegung zu stellen. Die Aufgabe wird dadurch geloest, dass die Kapazitaetsmittel eine einzige Kapazitaet enthalten. Demzufolge werden die Eingangs- und Rueckfuehrsignale durch Verwendung der gleichen Kapazitaet verarbeitet, so dass es kein Problem der Kapazitaetsanpassung gibt. Die Erfindung kann in der Nachrichtentechnik angewendet werden. Fig. 1

Description

Hierzu 1 Seite Zeichnungen

Anwendungsgebiet der Erfindung

Die vorliegende Erfindung betrifft einen Sigma-Delta-Modulator zur digitalen Kodierung eines analogen Eingangssignals, der in der Nachrichtentechnik angewendet werden kann. .- .-

Charakteristik der bekannten technischen Lösungen

Aus der BE-PS 895656 (K. Shenoi et al. 7-9) ist ein Regelkreis bekannt, dessen Kapazitätsmittel aus zwei Kapazitäten bestehen, welche in den Eingangsmitteln zur Abtastung des Eingangs- bzw. des Rückführsignals verwendet werden, um so eine genaue Arbeitsweise des Regelkreises zu erreichen. Dabei müssen diese beiden Kapazitäten exakt den gleichen Wert aufweisen; dies ist jedoch schwierig zu realisieren.

Es ist festzustellen, daß in dem oben erwähnten beigischen Patent ein Sigma-Delta-Modulator beschrieben ist, welcher einen Regelkreis mit einer geschalteten Kapazität sowie Verarbeitungsmittel, die Integrationsmittel umfassen, welche es ermöglichen, die abgetasteten und addierten Eingangs- und Rückführsignale zu integrieren und ein analoges Ausgangssignal zur Verfügung zu stellen, des weiteren einen Ein-Bit-Analog/Digital-Wandler, der ein digitales Ausgangssignal, welches durch das analoge Ausgangssignal ausgelöst wird, liefert, und einen Ein-Bit-Digital/Analogwandler enthält, der das Rückführsignal, welches durch das Ausgangssignal ausgelöst wird, bereitstellt.

Bei diesem bekannten Modulator besteht der Analog/Digital- oder A/D-Wandler aus einem analogen Komparator, einem D-Flip-Flop und dem Digital/Analog- oder D/A-Wandler, welcher Tormittel enthält. Der Komparator, das D-Flip-Fiop und der D/A-Wandler werden während getrennter erster, zweiter und dritter (das LadezeitintervalJ) Zeitperioden eines ersten Zeitintervalls einer Abtastperiode betrieben, welcher außerdem ein zweites Zeitintervall (das Entladezeitintervall) enthält. Während des dritten Zeitabschnittes werden auch die Eingangs- und Rückführsignale abgetastet und in den oben erwähnten beiden Kapazitäten gespeichert. Während des zweiten Zeitintervalls werden die Eingangs- und Rückführsignale addiert und integriert. Da der Komparator und das Flip-Flop während derfolgenden einzelnen Zeitabschnitte in Betrieb sind, könnte es geschehen, daß im Fall einer relativ hohen Abtastfrequenz, beispielsweise 1 MHz, ein oder beide Zeitabschnitte zu kurz sind, so daß das Ausgangssignal des Komparators in diesem Moment noch nicht stabilisiert ist und in dem Flip-Flop eingespeichert wird, oder/und daß das Ausgangssignal des Flip-Flop in diesem Moment noch nicht stabilisiert ist und den Tormitteln zugeführt wird. Es ist klar, daß in diesen Fällen die Fehlerfreiheit des Modulators nachteilig beeinflußt wird,

ZIe! der Erfindung

Ziel der Erfindung ist es, die Fehlersicherheit eines.Sigma-Delta-Modulators zu erhöhen. .

Darlegung des Wesens der Erfindung

Die Aufgabe der vorliegenden Erfindung besteht darin, einen Sigma-Deita-Modulator zur digitalen Kodierung eines analogen Eingangssignals auch bei hohen Abtastfrequenzen mit einem fehlerfreien Betriebsverhalten zur Verfugung zu stellen.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß die Kapazitätsmittei eine einzige Kapazität enthalten. Folglich werden die Eingangs- und Rückführsignale durch Verwendung der gleichen Kapazität verarbeitet, so daß es kein Problem der Kapazitätsanpassung gibt.

Ein anderes Merkmal des vorliegenden Sigma-Delta-Modulators besteht darin, daß die genannten Verarbeitungsmittel Integrationsmittel enthalten, die es ermöglichen, die genannten abgetasteten und addierten Eingangs- und Rückführsignale zu integrieren und ein analoges Ausgangssignal bereitzustellen. Ein Ein-Bit-Analog/Digital-Wandler stellt ein digitales Ausgangssignal, das durch das analoge Ausgangssignal ausgelöst wird, bereit, und ein Ein-Bit-Digital/Analog-Wandler liefert das genannte Rückführsignal, das durch das genannte Ausgangssignal ausgelöst wird, wobei das Eingangssignal abgetastet wird und die genannten Wandler durch und während des ersten der genannten Taktsignale gleichzeitig betrieben werden, während infolge und innerhalb des zweiten der genannten Taktsignale das Rückführsignal abgetastet und die genannten Eingangs- und Rückführsignale addiert und integriert werden. Die ersten und zweiten Taktsignale überlappen sich nicht und kennzeichnen eine Abtastperiode.

Auf diese Weise steht sowohl für die Abtastung der Eingangs- und Rückführsignale als auch für den Betrieb der Wandler eine lange Zeit zur Verfugung, sogar dann, wenn die Abtastperiode relativ kurz ist.

Der Sigma-Deita-Modulator ist weiter dadurch gekennzeichnet, daß die genannten Integrationsmittel einen Operationsverstärker mit einer zweiten Rückkopplungskapazität und einen nichtinvertierenden Eingang, der mit einer Referenzspannung verbunden ist, enthalten, und daß die genannten Schaltmittel einen ersten und einen zweiten Schalter enthalten, der es ermöglicht, das Eingangssignal und das Rückführsignal mit einer Platte der zuerst erwähnten Kapazität zu verbinden. Ein dritter und ein vierter Schalter verbinden die andere Platte der ersten Kapazität mit der Referenzspannung bzw. mit dem invertierenden Eingang des Operationsverstärkers. Die ersten und dritten Schalter werden durch die ersten Taktsignale betrieben, während die zweiten und vierten Schalter durch die zweiten Taktsignale betrieben werden.

Der Ein-Bit-Analog/Digital-Wandler enthält eine Abtastschaltung, welche durch die und während der zweiten Taktsignale betrieben wird, und die es ermöglicht, das Ausgangssignal und ein Referenzsignal abzutasten, und eine Komparatorschaltung, welche durch die und während der genannten ersten Taktsignale betrieben wird, und die es ermöglicht, die abgetasteten Ausgangs-und Referenzsignale zu vergleichen und das digitale Ausgangssignal zu liefern.

Der Digital/Analog-Wandler besteht aus einer Torschaltung, weiche an ihrem Ausgang das Rückführsignal liefert, welches gleich einem zweiten Referenzsignal oder dem inversen Referenzsignal in Abhängigkeit von dem digitalen Ausgangssignal ist, welches

1 bzw. 0 ist. . ·

Die ersten und zweiten Taktsignale weisen jeweils eine Dauer bis zu Va einer Abtastperiode auf.

Der Sigma-Deita-Modulator enthält außerdem zweite Signaleingangsmittel und zweite Integrationsmittel, die den zuerst erwähnten Signaleingangsmitteln bzw. den zuerst erwähnten Integrationsmitteln identisch sind, und die es ermöglichen, ein zweites Eingangssignal und das Rückführsignal abzutasten, zu addieren und zu integrieren und das erste Eingangssignal zu liefern.

Ausführungsbeispiel

Die oben erwähnten und anderen Ziele und Merkmale der Erfindung werden deutlicher und die Erfindung selbst wird besser verständlich durch Bezugnahme auf die folgende Beschreibung eines Ausführungsbeispiels in Verbindung mit den beigefügten Zeichnungen. Darin zeigen:

Fig. 1: ein schematisches Blockschaltbild eines Regelkreises mit geschaltetem Kondensator gemäß der Erfindung; Fig. 2: Wellenformen von Taktimpulsen, die von der Taktgeberschaltung TC der Fig. 1 erzeugt werden^

Der dargestellte Regelkreis mit geschaltetem Kondensator ist eine Sigrha-Delta-Schaitung von der in dem oben erwähnten belgischen Patent 895 656 (K. Shenoi et al. 7-9) offenbarten Art. Dieser Modulator wird durch Taktimpulsweilenformen 01 N; 01 P; 02 N und 02 P gesteuert, die von einer Taktgeberschaltung TC erzeugt werden und in Fig. 2 dargestellt sind. Sowohl 01 N und

01 P als auch 02 N und 02 P sind komplementäre Weilenformen, und 01 N; 01 P sind bezüglich 02 N; 02P nicht überlappend. Jede dieser Impulswellenformen weist eine Frequenz von 1 MHz oder eine Abtastperiode T von 1 Mikrosekunde auf; die Taktimpulse P1; PI; P2 haben eine Dauervon VsT.

Die Regelstrecke des Regelkreises hat einen Signaleingang U und einen Signalausgang Z und umfaßt die Kaskadeschaltung der ersten Eingangsmittel IM 1 mit Eingang U, dem Rückführsignaleingang B und dem Ausgang D, erste Integrationsmittel IM2 mit dem Eingang D und dem Ausgang X, zweite Eingangsmittel IM 3 mit dem Eingang X, dem Rüclcführeingang B und Ausgang E, zweite Integrationsmittel IM4 mit dem Eingang E und Ausgang W, und einen Ein-Bit-Analog/Digital-Wandler ADG mit dem Eingang W und dem Ausgang Z. Die Regelstrecke dieses Regelkreises enthält einen Ein-Bit-Digitäl-Analogwandler DAC, welcher zwischen dem zuletzt erwähnten Ausgang Z und die obigen Rückführungseingänge B der beiden ersten und zweiten Eingangsmittel IM 1 und IM3 geschaltet ist. .

Die ersten Eingangsmittel IM1 enthalten den Abtastkondensator C1 und die damit verbundenen elektronischen Schalter S11; S12 und S 21; S 22, und die erste integrierende Schaltung enthält einen Operationsverstärker OA1 und einen Kondensator C2. Jeder dieser Schalter besteht aus einem PMOS-Transistor und einem NMOS-Transistor mit verbundenen Source- und Drainelektroden und mit Gateelektroden, die von oben erwähnten komplementären Impulswellenformen OTN; 01 P oder 02N;

02 P gesteuert werden. Beispielsweise enthält der Schalter S11 den PMOS-Transistor P1 und den NMOS-Transistor N1, deren Source- und Drainelektroden miteinander verbunden sind, und deren Gateelektroden von den Impulswellenformen 01 P bzw.

01 N gesteuert werden. Die Eingänge U und B sind durch die jeweiligen Schaltungen S11 und S 21 mit einer Platte des Kondensators C1 verbunden, dessen andere Platte mit einer Vergleichsspannung, z.B. vorzugsweise Erde, über den Schalter S12 und durch den Schalter S 21 mit dem invertierenden Eingang D des Operationsverstärkers OAT verbunden ist. Letzterer weist einen nichtinvertierenden Eingang auf, der mit der gleichen Vergleichsspannung, d.h. Erde, wie der Schalter S12 verbunden ist. Der integrierende Kondensator C2 ist zwischen den Integriereingang D und den Ausgang X des Verstärkers OA1 geschaltet. . ,

Die zweiten Eingangsmittel IM 3 sind mit den obigen ersten Integriermitteln IM 1 identisch und enthalten einen Abtastkondensator C3 und damit verbundene elektronische Schalters 13; S. 14 und S23; S24, und die zweiten Integriermittel IM4 enthalten einen Operationsverstärker OA2 und einen integrierenden Kondensator C4.

Der Ein-Bit-Analog-Digitalwandler ADC enthält einen Komparator CO, welcher vom gleichen Typ wie der in dem belgischen Patent Nr. 897771 (D.Rabaey et al, 1-1) offenbarte ist. Dieser Komparator CO weist einen ersten Signaleingahg Wund einen zweiten Signaleingang IN auf, welcher geerdet ist, und er enthält weiter zwei identische Inverter INV1 und INV2, die aus den Transistoren P2; N2 bzw. P3; N3 bestehen. Die Gateelektroden sowohl des Transistorpaars P2 und N2 als auch des Transistorpaars P3 und N 3 sind verbunden und bilden die Invertereingänge IT bzw. 12. Die Drainelektroden dieser Transistorenpaare sind ebenfalls miteinander verbunden und bilden die Inverterausgänge 01 bzw. 02. Der Inverterausgang 01 ist mit dem Invertereingang 12 verbunden, und der Inverterausgang 02 ist mit dem Invertereingang 11 in gleicher Weise verbunden. An die miteinander verbundenen Sourceelektroden der Transistoren P2 und P3 wird über die Source-Drain-Strecke des Transistors P4, der durch die Impulswellenform 01 P gesteuert wird, eine Versorgungsspannung VDD=5 Volt angelegt. Die verbundenen Sourceelektroden der Transistoren N2und N3 werden durch die Drain-Source-Strecke des Transistors N4an die Versorgungsspannung VSS=5 Volt gelegt. Der Transistor N4 wird durch die Impulswellenform 01 N gesteuert. Der Signaleingang W des Komparators CO ist mit dem Invertereingang 11 über die Drain-Source-Strecke des Transistors N 5 verbunden, während der Eingang IN des Komparators geerdet ist und mit dem anderen Invertereingang I.2 durch die Drain-Source-Strecke des Transistors N 6 verbunden ist. Die beiden Transistoren N 5 und N 6 werden durch die Impulswellenform 02 N gesteuert. Die Inverterausgänge 01 und 02 stellen die Komparatorausgänge dar. Der Komparatorausgang 01 ist mit einem ersten invertierenden Eingang eines NOR-Gatters G1 verbunden, dessen zweiter invertierender Eingang durch die Impulswellenform

02 N gesteuert wird, während der Komparatoreingang 02 mit einem ersten invertierenden Eingang eines NOR-Gatters G 2 verbunden ist, dessen zweiter invertierender Eingang ebenfalls durch die Impulswellenform 02 N gesteuert wird. Die Gatter G1 und G 2 sind identisch, wobei das Gatter G 2 als Attrappe verwendet wird, damit die gleiche Last mit jedem der Ausgänge 01 und 02 verbunden ist. Das Gatter G1 hat den Ausgang Z.

Der oben erwähnte Ein-Bit-Digital-Analog-Wandler DAC besitzt den Eingang Z und den Ausgang B und enthält die Schalter S15, S3 und S4, die den oben erwähnten ähnlich sind, und die Inverter INV3 und 1NV4. Der Eingang Z ist mit den ersten Steuereingängen der Schalter S3 und S4 über den Schalter S15 und den Inverter INV3 und mit den zweiten Steuereingängen dieser Schalter durch den Schalter S15 und die Inverter INV3 und INV4 jeweils in einer Reihenschaltung verbunden; dies erfolgt in einer solchen Art und Weise, daß diese Schalter S3 und S4 gegensinnig gesteuert werden. Die Schalter S3 und S4 ermöglichen es, die entsprechenden Vergleichsspannungen b = V oder b = -V an den Ausgang B anzulegen. Die Spannungen V und-V betragen 2,5 Volt bzw.-2,5 Volt.

Vor der Beschreibung der Wirkungsweise des Modulators wird im folgenden die Funktion des Wandlers ADC betrachtet. Während der Impulse P2 bzw. P2 der Impuiswellenformen 02 N bzw. 02 P sind beide Transistoren N 5 und N 6 leitend. Da der Transistor N 5 leitend ist, wird dann ein Signal w (t) am Ausgang de,s Operationsverstärkers OA2 abgetastet und in der parasitären Kapazität (nicht dargestellt) gespeichert, die am Invertereingang 11 des Komparators CO vorhanden ist. Da der Transistor N 6 nach Erde leitend ist, wird in gleicher Weise abgetastet Und in der parasitären Kapazität, die am Invertereingang 12 des Komparators CO vorhanden ist, gespeichert.

Während des jeweiligen Taktimpulses P1 bzw. PI der Impulswellenformen 01 N bzw. 01 P sind die beiden Transistoren N 4 und P4 leitend; infolgedessen werden beide Inverter des Komparators CO in Betrieb genommen, so daß der Komparator damit beginnt, das gespeicherte Eingangssignalmuster und 0 (Erde) zu vergleichen. Durch den Verstärkungsvorgang der Inverter

-4- Z3/ /4t)

INV1 und INV2, welche in einer Schleife verbunden und von dem abgetasteten Eingangssignal abhängig sind, das kleiner oder größer als Null ist, erscheint am Komparatorausgang 01 ein Spannungssignal VDO (logisch 1) oder VSS (logisch 0). Dieses binäre Ausgangssignäl wird im NOR-Gatter G1 zusammen mit der Impulswellenform 02 N verknüpft, so daß das zuletzt erwähnte Ausgangssignai am Ausgang Z dieses Gatters G1 während des Taktimpulses P2 als Ausgangssignäl Z erscheint. Andernfalls liegt dieser Ausgang auf Null.

Zusammenfassend läßt sich feststellen, daß der Komparator CO und das damit verbundene Gatter G1 als Ein-Bit-Analog/Digital-Wandler ADC arbeiten, indem ein Momentanwert eines analogen Signals w (t) in ein binäres Ausgangssignal Z umgewandelt wird, welches 1 oder 0 ist, abhängig von dem abgetesteten Wert des Signals w (t), welcher größer oder kleiner als 0 ist. Die detaillierte Arbeitsweise des obigen Modulators ist die folgende: es wird vorausgesetzt, daß ein Eingangssignal u (t) am Eingang U zur Zeit nT anliegt, und daß dieses Eingangssignal während einer vollen Äbtastperiode T (Fig. 2) einen konstanten Wert u (nT) aufweist. Es wird auch angenommen, daß die Signale χ (t) undw-ft) am Ausgang X des Operationsverstärkers OAt und am Ausgang W des Operationsverstärkers OA2 dann den Wert χ (nT) bzw. w(nT) aufweisen. Während der Impuiszeiten PI der Impulswellenform 01 N und PI der Impulswellenform 01 P sind die Schalter S11 und S12 geschlossen, und die Transistoren N4 und P4 sind leitend:

— da die Schalter S11 und S12 geschlossen sind, wird das Eingangssignal u (nT) abgetastet, und der Kondensator C1 wird zwischen den Signalen u (nT) und Erde in einer Schaltung geladen, die aus der Reihenschaltung der Schaltelemente S11; C1 und S12 besteht;

— da die Schalter S 1.3 und S14 geschlossen sind, wird ebenso das Signal χ (nT) abgetastet und der Kondensator C2 zwischen

^; den Signalen χ (nT) und Erdein einer Schaltung geladen, die aus der Reihenschaltung der Schaltelemente S13;C3undS14 besteht;

— auf Grund der Tatsache, daß die Transistoren P 4 und N 4 leitend sind, arbeitet der Komparator CO in der Weise, daß der Wert, beispielsweise w (nT), welcher vorzugsweise durch den Transistor N 5 abgetastet worden ist, in einen binären Wert ζ umgewandelt wird, der am Ausgang Z des Gatters G1 erscheint. Da der Schalter S15 geschlossen ist, wird dieser Wert ζ dem Wandler DAC zugeführt, welcher dann an seinem Ausgang einen Rückkopplungswert b == V oder b = —V in Abhängigkeit des Wertes z, der 1 bzw. 0 sein kann, liefert. Tatsächlich wird der Schalter S3 geschlossen, wenn ζ = 1 ist, wobei der Schalter S4 geschlossen wird, sobald ζ = 0 ist.

Während der folgenden Impulszeit P.2 bzw. P der Impulswellenformen 02 N bzw. 02 P werden die Schalter S 21 bis S 24 geschlossen, und die Transistoren N5 und N6 sind leitend:

— da die Schalter S21 und S22 geschlossen sind, wird das Rückkopplungssignal b, das gleich V oder -V ist, durch den Kondensator C1, welcher vorzugsweise auf den Wert u (nT) geladen worden ist, an den invertierenden Eingang des integrierenden Operationsverstärkers.OAI gelegt. Daher hat das Signal x(t) an dessen Ausgang X zum Zeitpunkt (n + DT den folgenden Wert:

01 C1

I/*(n+1)i;:= S (nT) + C2 ' u(nT) - Ü2 ^{b ;} ·'

— da die Schalter S 23 und S 24 geschlossen sind, wird das Rückkopplungssignal b in gleicher Weise durch den Kondensator C 3, welcher vorzugsweise auf den Wertx (nT) geladen worden ist, an den invertierenden Eingang des integrierenden Operationsverstärkers OA2 gelegt. Zum Zeitpunkt (n + 1 )T weist das Signal w (t) an dessen Ausgang W daher den folgenden Wert auf:

(n+1) T = π (nT) + S^. χ (nT) - §| b, .

Aus dem Obigen folgt, daß sowohl die Eingangsmittel IM 1; IM2 als auch die Eingängsmittel IM3; IM4als nichtinvertierender Integrator für das Eingangssignal u(t),x(t) und als invertierender Integrator für das Rückkopplungssignal b arbeiten. Folglich können die Eingangsmittel IM 1 und IM 3 identisch sein. Dies ist bei dem oben diskutierten bekannten Modulator nicht der Fall. Zur Abtastung des Rückführsignals (b) und zur Addition und Integration der Eingangs-[u(t), x(t)] und Rückführsignale ist ebenfalls ein ganzes Zeitintervall P2 vorgesehen.

jD'e folgenden Merkmale tragen beträchtlich zur Fehlerfreiheit des Modulators bei: ./— die Eingangsmittel IM 1 und IM 2 sind von den Streukapazitäten unabhängig/da die linksseitige Platte der Kondensatoren C1; C3 zwischen der wirksamen Erde und der virtuellen Erde am invertierenden Eingang der Operationsverstärker OA1; OA 2 geschaltet wird;

— das Signal u(t) und das Rückführsignal b werden in den Eingangsmitteln IM1; IM2 um denselben Faktor "c2 verstärkt,

und dasselbe gilt für die Signale x(t), welche in den Eingangsmitteln IM 3; IM 4 um denselben Faktor ^. verstärkt werden;

— für die Operation der Wandler ADC und DAC ist ein ganzes Zeitintervall P1 vorgesehen, so daß das Ausgangssignal b des Wandlers DAC gut stabilisiert ist, bevor es während des unmittelbar folgenden Zeitintervalls P2 an die Eingangsmittel IM 1 und IM 3 gelegt wird. Dasselbe gilt für die abgetasteten Signale u(t) und x(t).

Während die Prinzipien der Erfindung oben in Verbindung mit der spezifischen Vorrichtung beschrieben sind, ist es selbstverständlich, daß diese Beschreibung nur an Handeines Beispiels erfolgte und keine Einschränkung des Geltungsbereiches der Erfindung bedeutet.

Claims

Erfindungsanspruch:

1. Sig ma-Delta-Modulator zur digitalen Kodierung eines analogen Eingangssignals, dereinen Regelkreis mit geschalteter Kapazität enthält, welcher aus der Kaskadenschaltung von Signaleingangsmitteln mit geschalteter Kapazität besteht, wobei die genannten Eingangsmittel Taktmittel zur Bereitstellung von Taktsignalen, Kapazitäts- und Schaltmittel, die durch die genannten Taktmittel gesteuert werden, enthalten, und wobei es die genannten Eingangsmittel ermöglichen, ein analoges Eingangssignal und ein analoges Rückführsignal abzutasten und algebraisch zu addieren, die durch die genannten Verarbeitungsmittel geliefert werden, gekennzeichnet dadurch, daß die genannten Kapazitätsmittel eine einzige Kapazität (C3) enthalten.
2. Sigma-Delta-Modulator nach Punkt 1, gekennzeichnet dadurch, daß die genannten Verarbeitungsmittel Integrationsmittel (OA2; C4), die es ermöglichen, die genannten abgetasteten und addierten Eingangs-[x(t)] und Rückfuhr(b)-Signale zu integrieren und ein analoges Ausgangssignai [w(t>] bereitzustellen, einen Ein-Bit-Analog/Digital-Wandler (ADC), welcher ein digitales Ausgangssignal (z) liefert, das von dem genannten analogen Ausgangssignal ausgelöst wird, und einen Ein-Bit-Digital/Analog-Wandler (DAC) enthalten, welcher das genannte Rückführsignal (b) liefert, das von dem genannten Ausgangssignal Mt)] ausgelöst wird, und daß das genannte Eingangssignal [x(t)] abgetastet wird und gleichzeitig die genannten Wandler (ADC; DAC) von den und während der ersten (P 1; PT) der genannten Taktsignal betrieben werden, während von den und innerhalb der zweiten (P2; P2) der genannten Taktimpulse das genannte Rückführsignal (b) abgetastet

: wird, und die genannten Eingangs- [x(t)]-und Rückführ-(b)signale addiert und integriert werden, und daß die genannten ersten und zweiten Taktsignale nichtüberlappend sind und eine Abtastperiode kennzeichnen.
3. Sigma-Delta-Modulator nach Punkt 2, gekennzeichnet dadurch, daß die genannten Integrationsmittel einen Operationsverstärker (OA2) mit einer zweiten Rückkopplungskapazität (C4) und einen nichtinvertierenden Eingang, der mit einer Referenzspannung verbunden ist, enthalten, und daß die genannten Schaltmittel einen ersten (S 13) und einen zweiten (S 23) Schalter enthalten, der es ermöglicht, das genannte Eingangssignal ix(t)] und das genannte Rückführsignal (b) mit einer Platte der zuerst erwähnten Kapazität (C3) zu verbinden, und daß ein dritter (S 14) und ein Vierter (S24) Schalter die andere Platte der genannten ersten Kapazität (C3) mit der genannten Referenzspannung bzw. mit dem invertierenden Eingang des genannten Operationsverstärkers (OA2) verbinden, und daß die genannten ersten (S 13) und dritten (S 14) Schalter durch die genannten ersten Taktsignale (P 1; PI) betrieben werden, während die genannten zweiten (S23) und vierten (S24) Schalter durch die genannten zweiten Taktsignale (F2; P2) betrieben werden.
4. Sigma-Delta-Modulator nach Punkt 2, gekennzeichnet dadurch, daß der genannte Ein-BitTAnalog/Digital-Wandler eine Abtastschaltung (N 5; N 6), welche durch die und während der genannten zweiten Taktsignale (P2; P2) betrieben wird, und die es ermöglicht, das genannte Ausgangssignal [w(t)] und ein Referenzsignal (Erde) abzutasten, und eine Komparatorschaltung (INV1; INV2; P4; N4; G1) enthält, welche durch die und während der genannten ersten Taktsignale (P 1; PI) betrieben wird, und die es ermöglicht, die genannten abgetasteten Ausgangs-[w(t)]- und Referenz-(Erde)-Signale zu vergleichen und das genannte digitale Ausgangssignal (z) zu liefern. .
5. Sigma-Delta-Modulator nach Punkt 2, gekennzeichnet dadurch, daß der genannte Digital/Analog-Wandleraus einer Torschaltung (S3; S4; INV4; INV3; S15 besteht, welche an ihrem Ausgang (B) das genannte Rückführsignal (b) liefert, welches gleich einem zweiten Referenzsignal (V) oder dem inversen Referenzsignal (-V) in Abhängigkeit von dem genannten digitalen Ausgangssignal (z) ist, welches 1 bzw. 0 ist.
6. Sigma-Delta-Modulator nach Punkt 2, gekennzeichnet dadurch, daß die genannten ersten (P1; PI) und zweiten (P2; P2) Taktsignale jeweils eine Dauer bis zu Va einer Abtastperiode (T) aufweisen.
7. Sigma-Delta-Modulator nach Punkt 2, gekennzeichnet dadurch, daß dieser außerdem enthält:

zweite Signaleingangsmittel (C 1; S11; S12; S21; S22) und zweite Integrationsmittel (OA1; C21), die den genannten und zuerst erwähnten Signaleingangsmitteln (C3; S13; S14; S23; S24) bzw. den genannten, zuerst erwähnten Integrationsmitteln (0A2; C4) identisch sind, und die es ermöglichen, ein zweites Eingangssignal u(t) und das genannte Rückführsignal (b) abzutasten, zu addieren und zu integrieren und das genannte erste Eingangssignal [w(t)] zu liefern.