PL151946B1 - Sigma-delta modulator. - Google Patents

Sigma-delta modulator.

Info

Publication number
PL151946B1
PL151946B1 PL1985252390A PL25239085A PL151946B1 PL 151946 B1 PL151946 B1 PL 151946B1 PL 1985252390 A PL1985252390 A PL 1985252390A PL 25239085 A PL25239085 A PL 25239085A PL 151946 B1 PL151946 B1 PL 151946B1
Authority
PL
Poland
Prior art keywords
input
output
circuit
analog
control
Prior art date
Application number
PL1985252390A
Other languages
English (en)
Other versions
PL252390A1 (en
Original Assignee
Int Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Standard Electric Corp filed Critical Int Standard Electric Corp
Publication of PL252390A1 publication Critical patent/PL252390A1/xx
Publication of PL151946B1 publication Critical patent/PL151946B1/pl

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/346—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H03M3/374—Relaxation of settling time constraints, e.g. slew rate enhancement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electrotherapy Devices (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Description

OPIS PATENTOWY
Patent dodatkowy do patentu nr--Zgłoszono: 85 03 15
Pierwszeństwo: θ4 03 /P. 252390/
Belgia
Zgłoszenie ogłoszono: 85 10 22
Opis patentowy opublikowano: 1991 03 29
151 946 tzntllll
O fi Ó L NA
Int. Cl.5 H03M 3/02
Twórca wynalazku
Uprawniony z patentu: Alcatel N.V.,
Amsterdam /Holandia/
UKŁAD MODULATORA SIGMA-DELTA
Przedmiotem wynalazku jest układ modulatora sigma-delta·
Wynalazek może być zastosowany do cyfrowego kodowania analogowego sygnału wejściowego.
Ze zgłoszenia na patent europejski nr 0 084 353 znany jest układ modulatora sigmadelta, zawierający przetwornik analogowo-cyfrowy utworzony przez komparator analogowy, do którego wyjścia dołączony jest przerzutnik D z dołączonym do jego wyjścia przetwornikiem cyfrowo-analogowym zawierającym obwód bramkujący. Komparator, przerzutnik D i przetwornik cyfrowo-analogowy pracują cyklicznie, przy czym jeden cykl ich działania obejmują pierwszy, drugi i trzeci okresy czasowe mieszczące się w pierwszym przedziale czasowym, będącym przedziałem czasowym ładowania, okresu próbkowania, który to okręt» próbkowania obejmuje również drugi przedział czasowy, będący przedziałem rozładowywania· Podczas trzeciego okresu czasowego* sygnał wejściowy i sygnał sprzężenie zwrotnego są próbkowane i zapamiętywane w odpowiednim jednym z dwóch kondensatorów, a podczas drugiego przedziału czasowego sygnał wejściowy 1 sygnał sprzężenia zwrotnego są sumowane i całkowane· Ponieważ komparator i przerzutnik pracują w kolejnych ściśle określonych przedziałach czasowych, może się zdarzyć, że w przypadku próbkowania sygnałów o stosunkowo dużej częstotliwości, rzędu 1 MHz, jeden lub oba te przedziały będę zbyt krótkie tak, iż sygnał wyjściowy komparatora nie zdąży się ustalić do momentu jego zarejestrowania przez przerzutnik albo/i, że sygnał wyjściowy tego przerzutnika nie zdąży się ustalić do momentu jego pojawienia się na wejściu elementu bramkującego· W takich przypadkach każda niedokładność będzie miała negatywny wpływ na precyzję działania modulatora· W tym znanym modulatorze obwód pojemnościowy zawiera dwa kondensatory, które są włączone w obwodzie wejściowym i które są przeznaczone do próbkowania sygnału wejściowego 1 sygnału zwrotnego odpowiednio·
151 946
151 946
Oznacza to, że dla zapewnienia dokładnego działania modulatora te dwa kondensatory powinny mieć dokładnie takie sama parametry· Może to być osiągnięte poprzez dokładne dobranie pary kondensatorów, mających dokładnie takie same charakterystyki· Zwiększa to znacznie pracochłonność wytwarzania modulatora i powiększa koszty wytwarzania·
Zadaniem wynalazku jest zaprojektowanie układu modulatora sigma-delta, przy wytwarzaniu którego byłaby wyeliminowana konieczność dobierania kondensatorów, natomiast zwiększona precyzja działania·
Zadanie zostało rozwiązane w wyniku zaprojektowania układu modulatora sigma-delta, przeznaczonego do cyfrowego kodowania sygnału analogowego, zawierającego generator sygnałów taktujących, przełączany obwód wejściowy, do którego jednego wejścia doprowadzany jest sygnał wejściowy, który ma być kodowany, przetwornik analogowo-cyfrowy, zawierający załączony na wejściu komparator, przetwornik cyfrowo-analogowy, załączony na wyjściu przetwornika analogowocyfrowego, próbkujące obwody pojemnościowe załączone w pętli sprzężenia zwrotnego, przeznaczone do próbkowania sygnału wejściowego i sygnału sprzężenia zwrotnego oraz generator sygnałów taktujących, którego wyjścia są połączone z wejściami sterującymi obwodów wejściowych, przetwornika analogowo-cyfrowego i przetwornika cyfrowo-analogowego· Zgodnie z wynalazkiem wyjście /0/ pierwszego obwodu wejściowego jest połączone z pierwszym wejściem drugiego obwodu wejściowego poprzez pierwszy obwód całkujący, a wyjście drugiego obwodu wejściowego jest połączone z wejściem przetwornika analogowo-cyfrowego poprzez drugi obwód całkujący, drugie wejścia pierwszego i drugiego obwodu wejściowego są połączone z wyjściem przetwornika cyfrowo-analogowego, którego wejście jest połączone poprzez obwód przełączający z wyjściem przetwornika analogowo-cyfrowego· Przy tym pierwsze wejścia sterujące pierwszego i drugiego obwodów wejściowych są połączone z pierwszym wyjściem generatora sygnałów taktujących, drugie wejście sterujące pierwszego i drugiego obwodów wejściowych są połączone z drugim wyjściem generatora sygnałów taktujących, trzecie wejścia pierwszego i drugiego obwodów wejściowych są połączone z trzecim wyjściem generatora sygnałów taktujących, czwarte wejścia pierwszego i drugiego obwodów wejściowych są połączone z czwartym wyjściem generatora sygnałów taktujących, pierwsze wejście sterujące przetwornika analogowo-cyfrowego jest połączone z trzecim wyjściem generatora sygnałów taktujących, drugie wejście sterujące przetwornika analogowo-cyfrowego jest połączone z drugim wyjściem generatora sygnałów taktujących, trzecie wejście sterujące przetwornika analogowo-cyfrowego jest połączone z pierwszym wyjściem generatora sygnałów taktujących, czwarte wejście sterujące przetwornika cyfrowo-analogowego jest połączone z trzecim wyjściem generatora cyfrowo-analogowego, pierwsze wejście sterujące obwodu przełączającego jest połączone z pierwszym wyjściem generatora sygnałów taktujących, a drugie wejście sterujące obwodu przełączającego jest połączone z drugim wyjściem generatora sygnałów taktujących.
Każdy z obwodów wejściowych zawiera pierwszy obwód przełączający, którego wejście stanowi wejście obwodu wejściowego, drugi obwód przełączający, trzeci obwód przełączający, którego wejście stanowi drugie wejście obwodu wejściowego i czwarty obwód przełączający, którego wyjście stenowi wyjście obwodu wejściowego, połączone z wejściem obwodu całkującego oraz kondensator próbkujący, którego pierwsze wyprowadzenie jest połączone z wyjściami pierwszego i trzeciego obwodów przełączających, a drugie wyprowadzenie kondensatora próbkującego jest połączone ze wspólnym punktem układu poprzez drugi obwód przełączający, przy czym pierwsze wejścia sterujące pierwszego i drugiego obwodów przełączających są połączone razem 1 dołączone do pierwszego wejścia sterującego obwodu wejściowego, drugie wejścia sterujące pierwszego 1 drugiego obwodów przełączających są połączone razem 1 dołączone do drugiego wejścia sterującego obwodu wejściowego, pierwsze wejścia sterujące trzeciego 1 czwartego obwodów przełączających aą połączone razem 1 dołączone do trzeciego wejścia sterującego obwodu wejściowego, a drugie wejścia sterujące trzeciego i czwartego obwodów przełączających aą połączona razem 1 dołączone do czwartego wejścia sterującego obwodu wejściowego·
Przetwornik analogowo-cyfrowy, będący jednobitowym przetwornikiem analogowo-cyfrowym, zawiera załączony na wejściu obwód próbkujący* którego pierwsza wejście Jast połączone z wyjściem drugiego obwodu całkującego, a drugie wejście jest połączone z punktea układu o potencjale odniesienia, pierwsze wyjście obwodu próbkującego Jest połączone z pierwszym wejściem komparatora, którego pierwsze wyjście jest połączone z pierwszym wejściem pierwszego obwodu
151 946 bramkującego, a drugie wyjście obwodu próbkującego jest połączone z drugim wejściem komparatora, którego drugie wyjście jest połączone z pierwszym wejściem drugiego obwodu bramkującego, przy czym drugie wejścia pierwszego i drugiego obwodów próbkujących są połączone razem i dołączone do czwartego wejścia sterującego przetwornika analogowo-cyfrowego, pierwsze wejście sterujące komparatora Je9t połączone z drugim wejściem sterującym przetwornika analogowo-cyfrowego, drugie wejście sterujące komparatora Jest połączone z trzecim wejściem sterującym przetwornika analogowo-cyfrowego, a wyjścia pierwszego i drugiego obwodów bramkujących stanowią wyjścia przetwornika analogowo-cyfrowego·
Komparator jednobitowego przetwornika analogowo-cyfrowego zawiera pierwszy inwerter, którego wejście jest połączone z pierwszym wyjściem obwodu próbkującego, drugi inwerter, którego wejście jest połączone z drugim wyjściem obwodu próbkującego, przy czym wyjście pierwsze go inwertera jest połączone z wejściem drugiego inwertera i stanowi pierwsze wyjście komparatora, a wyjście drugiego inwertera jest połączone z wejściem pierwszego inwertera i stanowi drugie wyjście komparatora·
Pierwsze wejścia sterujące inwerterów są połączone razem i dołączone do pierwszego wejścia sterującego komparatora, a drugie wejścia sterujące inwerterów są połączone razem i dołączone do drugiego wejścia sterującego komparatora·
Przetwornik cyfrowo-analogowy, będący jednobitowym przetwornikiem cyfrowo-analogowym, zawiera dwa połączone szeregowo inwertory dołączone do wyjścia przetwornika analogowocyfrowego i dwa obwody przełączające, przy czym pierwsze wejścia sterujące pierwszego i drugiego przełączników są połączone razem i dołączone do wyjścia pierwszego inwertera, drugie wejścia sterujące pierwszego i drugiego przełączników są połączone razem i dołączone do wyjścia drugiego inwertera, do wejścia pierwszego przełącznika jest dołączone źródło pierwszego sygnału o wartości zadanej, do wejścia drugiego przełącznika jest dołączone źródło drugiego sygnału o wartości zadanej, a wyjścia przełączników są połączone razem i stanowią wyjście sygnału sprzężenia zwrotnego·
Układ modulatora sigme-delta według wynalazku odznacza się o wiele większą dokładnością działania niż rozwiązanie ujawnione w zgłoszeniu na patent europejski nr 0064353· Jest to osiągnięte w pierwszej kolejności wskutek zastosowania nowego układu sterowania działaniem poszczególnych obwodów składowych układu modulatora, w szczególności zaś przetworników analogowo-cyfrowego i cyfrowo-analogowego, co zapewnia, że na wyjściu każdego z obwodów składowych proces stabilizowania się sygnałów jest zakończony przed rozpoczęciem działania kolejnego obwodu składowego, jak również wskutek zastosowania na wyjściu każdego z obwodów wejściowych obwodu całkującego, nigdy dotąd nie stosowanego w układach modulatora sigma-delta, które to obwody całkujące eliminują wpływ pojemności pasożytniczych ne pracę modulatora sigma-delta· Ze względu na to, że w każdym z obwodów wejściowych modulatora jeden obwód pojemnościowy wykorzystuje eię do próbkowania analogowego sygnału wejściowego i sygnału sprzężenia zwrotnego, zostaje wyeliminowany problem dopasowywanie pojemności obwodów próbkujących·
Przedmiot wynalazku jest bliżej objaśniony w przykładzie Jego wykonania w oparciu o załączony rysunek, na którym fig.1 przedstawia schemat elektryczny układu modulatora sigmadelta według wynalazku, a fig.2 - wykresy, odwzorowujące kształty impulsów taktujących, generujących przez jeden z członów układu, przedstawionego na fig.1.
Przedstawiony na fig.1 układ modulatora sigma-delta ma wejście sygnałowe U 1 wyjście sygnałowe Z i składa się z połączonych kaskadowo: pierwszego obwodu wejściowego 1M1 z wejściem U, wejściem sygnału sprzężenia zwrotnego B i wyjściem D, pierwszego obwodu całkującego IM2 z wejściem D i wyjściem X, drugiego obwodu wejściowego IM3 z wejściem X, wejściem sygnału sprzężenia zwrotnego B i wyjściem E, drugiego obwodu całkującego IM4 z wejściem E i wyjściem W, jednobitowego przetwornika analogowo-cyfrowego ADC z wejściem W i wyjściem Z· Obwód sprzężenia zwrotnego tego układu zawiera jednobitowy przetwornik cyfrowo-analogowy DAC, włączony między ostatnim z wymienionych wyjść Z, a wymienionym powyżej wejściem sygnału sprzężenia zwrotnego B dla obu, pierwszego i drugiego, obwodów wejściowych IM1 i IM3.
Modulator ten jest sterowany impulsami taktującymi 01N, 01P, 02N, 02P, generowanymi przez obwód generatora impulsów taktujących TC, których kształt jest odwzorowany wykresami
151 946 na fig.2. Impulsy 01N, OlP, tak samo. Jak impulsy O2N, 02P, stanowią pary Impulsów komplementarnych. Przy tym para impulsów O2N, O2P Jest przesunięta czasowo względem pary Impulsów O1N, OlP tak, że przedziały czasowe zajmowane przez te pary Impulsów nie zachodzą wzajemnie na siebie· Częstotliwość powtarzania tych wszystkich impulsów wynosi 1 MHz, lub mówiąc inaczej, okres powtarzania T tych impulsów wynosi 1 mikrosekundę, przy czasie trwania impulsów Pl, Pl, P2, P2, wynoszącym 3/8 okresu T.
Pierwszy obwód wejściowy IM1 zawiera próbkujący kondensator Cl i połączone z nim przełączniki elektroniczne Sil, S12, S21, S22. Natomiast pierwszy obwód całkujący IM2 zawiera wzmacniacz operacyjny 0A1 i kondensator C2. Każdy z tych przełączników jest zbudowany z wykorzystaniem pary tranzystorów PMOS i NMOS w układzie o połączonych wzajemnie ze sobą źródłach i drenach i o sterowanych bramkach, do których doprowadzone są wymienione powyżej sygnały komplementarne O1N, OlP; 02N , 02P. Na przykład przełącznik Sil składa się z tranzystora PMOS Pl oraz tranzystora NMOS Nl, których źródła i dreny są wzajemnie połączone i których bramki są sterowane sygnałami OlP i 01N odpowiednio· Wejścia U i B są połączone poprzez odpowiednie przełączniki Sil i S21 z jednym z wyprowadzeń kondensatora Cl, którego drugie wyprowadzenie jest połączone ze wspólnym punktem układu mającym potencjał odniesienia, a mówiąc inaczej, z masą układu, poprzez przełącznik S12. Natomiast poprzez przełącznik S21 drugie wyprowadzenie kondensatora Cl jest połączone z wejściem odwracającym D wzmacniacza operacyjnego 0A1 Ten wzmacniacz operacyjny OAI ma wejście nieodwracające, połączone z punktem o potencjale odniesienia, to znaczy z masą układu· Kondensator całkujący C2 jest włączony między wejściem odwracającym D i wyjściem x wzmacniacza OAI.
Drugi wejściowy obwód IM3 jest taki sam, jak powyżej opisany pierwszy obwód wejściowy IM1. Zawiera kondensator próbkujący C3 i połączone z nim przełączniki elektroniczne S13, S14; S23, S24. Natomiast drugi obwód całkujący IM4 zawiera wzmacniacz operacyjny 0A2 i kondensator cał1 .^cy C4.
□ ech. towy przetwornik analogowo-cyfrowy ADC zawiera komparator CO, który ma pierwsze wejści /gnałowe W i drugie wejście sygnałowe IN, połączone ze wspólnym punktem układu oraz dwa tyczne inwertery INV1 i INV2, zawierające tranzystory P2, N2 i P3, N3 odpowiednio. 3ramki , tranzystorów P3, N3 i P2, N2 są połączone razem i stanowią wejście i 12 inwerterów INv i INV2 odpowiednio· Również dreny par tranzystorów P2, N2 i P3, N3 są połączone razem i stanom wyjścia 01, 02 inwerterów INV1, INV2 odpowiednio. Wyjście 01 jest połączone z wejściem 12, a -yjście 02 jest w podobny sposób połączone z wejściem II.
Napięcie zasilania ;= + V jest doprowadzone do połączonych razem źródeł tranzystorów P2 i P3 poprzez obwód źfóc;o-dren tranzystora P4, sterowanego sygnałem impulsowym OlP.
Do połączonych razem źródeł tran.;, crów N2, N3, jest doprowadzone napięcie zasilania VSS = poprzez obwód dren-źródło tranzystora N4, który jest sterowany sygnałem impulsowym 01N.
Wejście sygnałowe W komparatora CO jest połączone z wejściem II poprzez obwód dren-źródło tranzystora N5« natomiast wejście IN komparatora jest uziemione i połączone z drugim wejściem poprzez obwód dren-źródło tranzystora N6. Obydwa tranzystory N5 i N6 są sterowane sygnałami ii,; J.sowy;K 02N. Wyjścia inwerterów 01 i 02 stanowią wyjścia komparatora· Wyjście 01 komparatora jest połączone z pierwszym wejściem odwracającym elementu NIE-LUB Gl, którego drugie wejście odwracające jest sterowane sygnałem impulsowym 02N, natomiast wyjście 02 komparatora jest połączone z pierwszym wejściem odwracającym elementu NIE-LUB G2, którego drugie wejście odwracające jest również sterowane sygnałem impulsowym 02N· Elementy Gl i G2 są identyczne, przy czym element G2 jest wykorzystywany jedynie dlatego, aby zapewnić identyczne obciążenie dla każdego z wyjść 01 i 02. Element Gl ma wyjście Z·
Wymieniony powyżej jednobitowy przetwornik cyfrowo-analogowy OAC ma wejście Z i wyjście B i zawiera przełączniki S15, S3, S4, które są podobne do przełączników opisanych powy żej oraz inwertery 1NV3 i INV4· Wejście Z jest połączone z pierwszymi wejściami sterującymi przełączników S3 1 S4 poprzez przełącznik S15 i inwerter INV3 połączone szeregowo, a z drugimi wejściami sterującymi tych przełączników - poprzez szeregowo połączone przełączniki S15 i inwertery INV3 i INV4, przy czym połączenie jest zrealizowane tak, 1± ta przełączniki S3 i S4 są sterowane w sposób wzajemnie odwrócony· Przełączniki S3 1 S4 są zdolne dostarczyć do
151 946 wyjście B odpowiednie napięcie odniesienia b » V lub b -V· V i -V sę równe 2,5V i -2,5 V odpowiednio·
Przed opisaniem działania modulatora zostanie rozpatrzone funkcjonowanie przetwornika analogowo-cyfrowego ADC.
W czasie trwania każdego z impulsów. P2 sygnału impulsowego O2N i P2 sygnału impulsowego 02P, obydwa tranzystory N5 i N6 przewodzę pręd elektryczny· Ponieważ tranzystor N5 jest w stenie przewodzenia, sygnał w/t/ na wyjściu W wzmacniacza operacyjnego 0A2 jest próbkowany i zapamiętywany w pojemności pasożytniczej /nie pokazanej na rysunku/, która jest obecna na wejściu Ii inwertera w komparatorze CO. Podobnie ze względu na to, że tranzystor N6 Jest w stanie przewodzenia, sygnał odniesienia równy potencjałowi wspólnego punktu układu jest próbkowany i zapamiętywany w pojemności pasożytniczej obecnej na wejściu 12 inwertera w komparatorze CO·
W czasie trwania każdego z impulsów taktujących Pl sygnału impulsowego O1N i Pl sygnału impulsowego O1P obydwa tranzystory N4 i P4 przewodzą prąd elektryczny, a konsekwencją tego jest to, że obydwa inwertery porównują zapamiętywane wejściowe próbki sygnałowe z sygnałem zerowym, równym potencjałowi wspólnego punktu układu. W wyniku wzmocnienia działania inwerterów INV1 i INV2, które są załączone w pętli i w zależności od tego, czy próbkowany sygnał wejściowy jest mniejszy czy większy od zera, na wyjściu Ol komparatora pojawia się Śygńał VDD /jedynka logiczna/ lub VSS /logiczne zero/· Wyjściowy sygnał binarny jest przetwarzańyprzez element logiczny NIE-LUB Gl wraz z sygnałem impulsowym 02N tak, źe jedynie ostatni zapamiętany sygnał wyjściowy pojawia się jako sygnał wyjściowy z na wyjściu Z tego elementu logicznego Gl w czasie trwania impulsu taktującego P2. W innych okolicznościach wyjście to znajduje się w stanie określonym jako zero logiczne. Tak więc komparator CO i połączony z nim element logiczny Gl pracują jako jednobitowy przetwornik analogowo-cyfrowy ADC, przekształcając chwilowe wartości sygnału analogowego w/t/ w binarny sygnał wyjściowy z, który ma wartość jedynki logicznej lub zera logicznego, w zależności od tego, czy próbkowana wartość w/t/ jest odpowiednio większa czy też mniejsza od zera.
Szczegółowe działanie wyżej opisanego modulatora przedstawia się następująco, przy założeniu, że wejściowy sygnał u/t/ jest doprowadzony do wejścia U w przedziale czasowym nT i że ten sygnał wejściowy ma stałą wartość u/nT/ w czasie całego okresu próbkowania T /fig.2/. Zakłada się również, że sygnał x/t/ na wyjściu X wzmacniacza operacyjnego 0A1 i sygnał w/t/ na wyjściu W drugiego wzmacniacza operacyjnego 0A2 mają wówczas wartości χ/nT i w/nT/ odpowiednio·
W czasie trwania impulsu taktującego Pl sygnału impulsowego 01N i impulsu taktującego Pl sygnału impulsowego 01P przełączniki Sil i S12 są zamknięte i tranzystory N4 i P4 przewodzą prąd elektryczny. Konsekwencje tego stanu są następujące: ponieważ przełączniki Sil i S12 są zamknięte, sygnał wejściowy u/nT/ jest próbkowany i kondensator Cl jest ładowany do wartości napięcia mieszczącej się w przedziale wartości między u/nT/ a potencjałem wspólnego punktu układu prądem przepływającym przez obwód obejmujący przełącznik Sil, kondensator Cl i przełącznik S12; podobnie, ponieważ przełączniki S13 i S14 są zamknięta, jest próbkowany sygnał x/nT/ i kondensator C3 jest ładowany do wartości napięcia, mieszczącej się w zakresie między x/nT/ a potencjałem wspólnego punktu układu, prądem przepływającym w obwodzie obejmującym połączone szeregowo przełącznik S13, kondensator C3 i przełącznik S14.
Dzięki temu, że tranzystory P4 i N4 są w stanie przewodzenia, komparator CO jest w stanie aktywnym tak, że wartość w/nT/, która była próbkowana poprzednio przez tranzystor N5, jest przekształcana w sygnał binarny z, pojawiający się na wyjściu Z elementu logicznego Gl. Ponieważ przełącznik S15 jest zamknięty, ta wartość z jest doprowadzana do przetwornika cyfrowo-analogowego DAC, który wytwarza na swoim wyjściu sygnał sprzężenia zwrotnego w wartości b V lub b = -V, w zależności od tego, czy wartość z jest równa jedynce logicznej czy też zeru logicznemu odpowiednio. Rzeczywiście, gdy z = l, przełącznik S3 jest zamknięty, natomiast przełącznik S4 jest zamknięty wówczas, gdy z = 0.
W czasie trwania następnego impulsu taktującego P2 sygnału Impulsowego 02N oraz impulsu taktującego P2 sygnału impulsowego 02P, przełączniki S21, S22, S23, S24, są zamknięte.
151 946 a tranzystory N6 i N6 są w stanie przewodzenia· Konsekwencje tego stanu są następujące:
Ponieważ przełączniki S21 i S22 są zamknięte, sygnał sprzężenia zwrotnego b równy V lub —V jest doprowadzany poprzez kondensator Cl, który poprzednio został naładowany do napięcia u/nT/, do odwracającego wejścia całkującego wzmacniacza operacyjnego OA1· W przedziale czasowym /n ♦ l/T sygnał x/t/ na wyjściu X wzmacniacza operacyjnego OAl ma wartość następującą:
X [ / ♦ 1/T_7 - x/nT/ + Cl . u/nT - ~b
Podobnie, ponieważ przełączniki S21 i S24 są zamknięte, sygnał sprzężenia zwrotnego b jest doprowadzony poprzez kondensator C3, który był uprzednio naładowany do wartości napięcia x/nT/, do wejścia odwracającego całkującego wzmacniacza operacyjnego OA2· W przedziale czasowym /n + l/T sygnał w/t/ na wyjściu W ma z tego względu wartość następującą:
f/n + l/T J = w/nT/ + ~ x /nT/ - ~b
Z powyższego wynika, że obwody IMl i IM2 wraz z obwodami IM3 i IM4 pracują jako odwracające obwody całkujące dla sygnału sprzężenia zwrotnego b· W konsekwencji, obwody wejściowe IMl i IM3 powinny być identyczna· Nie jest to spełnione w przypadku wyżej opisanego znanego modulatora· Również pełny przedział czasowy impulsu taktującego P2 jest wykorzystywany do próbkowania sygnału sprzężenia zwrotnego b i dla sumowania oraz całkowania sygnałów wejściowych fu/t/, x/tj /; a także sygnałów sprzężenia zwrotnego·
Dokładność modulatora według wynalazku, w porównaniu ze znanym modulatorem jest znacznie większa z tego względu, że na pracę obwodów wejściowych IMl i IM2 nie oddziałowują pojemności rozproszenia, ponieważ lewe wyprowadzenia kondensatorów Cl i C3 są przełączane między masą skuteczną a masą zastępczą na wejściach odwracających wzmacniaczy operacyjnych OAl i 0A2· Poza tym* sygnał u/t/ oraz sygnał sprzężenia zwrotnego b są przemnażane przez obwody IMl i IM2 przez ten sam współczynnik C1/c2· To samo nast$PuJe odniesieniu do sygnału x/t/, który jest przemnażany przez obwody IM3 i IM4 przez taki sam współczynnik ^3/c^· Cały przedział czasowy impulsu taktującego Pl jest wykorzystywany do aktywizacji przetwornika analogowo-cyfrowego ADC i przetwornika cyfrowo-analogowego DAC tak, iż sygnał wyjściowy b przetwornika cyfrowo-analogowego DAC jest dobrze ustabilizowany przed doprowadzeniem w ciągu następnego przedziału czasowego impulsu taktującego P2 do obwodów wejściowych IMl i IM3. To samo jest sprawiedliwe w przypadku próbkowanych sygnałów u/t/, x/t/·
Mimo, że zasada rozwiązania według wynalazku została opisana powyżej w odniesieniu do specyficznego rozwiązania układowego urządzenia, należy mieć na uwadze, że opis ten został przytoczony jedynie jako jeden z możliwych przykładów realizacji wynalazku i nie może ograniczać zakresu ochrony patentowej·

Claims (6)

  1. Zastrzeżenia patentowe
    1· Układ modulatora sigma-delta, przeznaczony do cyfrowego kodowania sygnału analogowego, zawierający generator sygnałów taktujących, przełączany obwód wejściowy, do którego jednego wejścia doprowadzany jast sygnał wejściowy, który ma być kodowany, przetwornik analogowo-cyfrowy, zawierający załączony na wejściu komparator, przetwornik cyfrowo-analogowy, załęczony na wyjściu przetwornika analogowo-cyfrowego, próbkujące obwody pojemnościowe załączone w pętli sprzężenia zwrotnego, przeznaczone do próbkowania sygnału wejściowego i sygnału sprzężenia zwrotnego oraz generator sygnałów taktujących, którego wyjścia są połączone z wejściami sterującymi obwodów wejściowych, przetwornika analogowo-cyfrowego 1 przetwornika cyfrowo-analogowego, znamienny tym, że wyjście /D/ pierwszego obwodu wejściowego /IMl/ jest połączone z pierwszym wejściem drugiego obwodu wejściowego /IM3/ poprzez pierwszy obwód całkujący /IM2/, s wyjście /£/ drugiego obwodu wejściowego /IM3/ jest połączone z wejściem przetwornika analogowo-cyfrowego /ADC/ poprzez drugi obwód całkujący /IM4/, drugie wejścia pierwszego /IMl/ i drugiego /IM3/ obwodu wejściowego są połączone z wyjściem /B/ przetwornika cyfrowoanalogowego /DAC/, którego wejście jest połączone poprzez obwód przełączający /S15/ z
    151 946 wyjściem /Z/ przetwornika analogowo-cyfrowego /ADC/, przy czym pierwsza wejścia sterujące pierwszego /IMl/ i drugiego /IM3/ obwodów wejściowych są połączone z pierwszym wyjściem /01N/ generatora sygnałów taktujących /TC/, drugie wejście sterujące pierwszego /IMl/ i drugiego /1M3/ obwodów wejściowych są połączone z drugim wyjściem /OlP/ generatora sygnałów taktujących /TC/, trzecie wejścia pierwszego /IMl/ i drugiego /IM3/ obwodów wejściowych są połączone z trzecim wyjściem /O2N/ generatora sygnałów taktujących, czwarte wejścia pierwszego /IMl/ i drugiego /IM3/ obwodów wejściowych są połączone z czwartym wyjściem /02P/ generatora sygnałów taktujących /TC/, pierwsze wejście sterujące przetwornika analogowo-cyfrowego /ADC/ jest połączone z trzecim wyjściem /02N/ generatora sygnałów taktujących /TC/, drugie wejście sterujące przetwornika analogowo-cyfrowego /ADC/ jest połączone z drugim wyjściem /OlP/ generatora sygnałów taktujących /TC/, trzecie wejście sterujące przetwornika analogowo-cyfrowego /ADC/ jest połączone z pierwszym wyjściem /01N/ generatora sygnałów taktujących /TC/, czwarte wejście sterujące przetwornika analogowo-cyfrowego /ADC/ jest połączone z trzecim wyjściem /02N/generatora sygnałów taktujących /TC/, pierwsze wejście sterujące obwodu przełączającego /S15/ jest połączone z pierwszym wyjściem /O1N/ generatora sygnałów taktujących /TC/, a drugie wejście sterujące obwodu przełączającego /S15/ jest połączone z drugim wyjściem /OlP/ generatora sygnałów taktujących /TC/·
  2. 2· Układ według zastrz.l, znamienny tym, że każdy z obwodów wejściowych /IMl, IM3/ zawiera pierwszy obwód przełączający /Sil, S13/, którego wejścia stanowi wejścia obwodu wejściowego /IMl, IM3/, drugi obwód przełączający /S12, S14/, trzeci obwód przełączający /S21, S23/, którego wejście stanowi drugie wejście obwodu wejściowego /IMl, IM3/ i czwarty obwód przełączający /S22, S24/, którego wyjście /D, E/ stanowi wyjście obwodu wejściowego /IMl, IM3/ połączone z wejściem obwodu całkującego /IM2, IM4/foraz kondensator próbkujący /Cl, C3/, którego pierwsze wyprowadzenie jest połączone z wyjściami pierwszego /Sil, S13/ i trzeciego /S21, S23/ obwodów przełączających, a drugie wyprowadzenie kondensatora próbkującego /Cl, C3/ jest połączone ze wspólnym punktem układu poprzez drugi obwód przełączający /S12, S14/, przy czym pierwsze wejście sterujące pierwszego /Sil, S13/ i drugiego /S12, S14/ obwodów przełączających są połączone razem i dołączone do pierwszego wejścia sterującego /01N/ obwodu wejściowego /IMl, IM3/, drugie wejścia sterujące pierwszego i drugiego /Sil, 513/ obwodów przełączających są połączone razem i dołączone do drugiego wejścia sterującego /OlP/ obwodu wejściowego /IMl, IM3/, pierwsze wejścia sterujące trzeciego /S21, S23/ i czwartego /S22, S24/ obwodów przełączających są połączone razem i dołączone do trzeciego wejścia sterującego /O2N/ obwodu wejściowego /IMl, IM3/, a drugie wejścia sterujące trzeciego /S21, S23/ i czwartego /S22, S24/ obwodów przełączających są połączone razem i dołączone do czwartego wejścia sterującego /02P/ obwodu wejściowego /IMl, IM3/.
  3. 3. Układ według zastrz.l, znamienny tym, że przetwornik analogowo-cyfrowy /ADC/, będący jednobitowym przetwornikiem analogowo-cyfrowym, zawiera załączony na wejściu obwód próbkujący /N5, N6/, którego pierwsze wejście jest połączone z wyjściem /W/ drugiego obwodu całkującego /IM4/, a drugie wejście /IN/ jest połączone z punktem układu o potencjale odniesienia, pierwsze wyjście obwodu próbkującego /N5, N6/ jest połączone z pierwszym wejściem komparatora /CO/, którego pierwsze wyjście jest połączone z pierwszym wejściem pierwszego obwodu bramkującego /Gl/, a drugie wyjście obwodu próbkującego /N5, N6/ jest połączone z drugim wejściem komparatora, którego drugie wyjście jest połączone z pierwszym wejściem drugiego obwodu bramkującego /G2/,.Drzy czym drugie wejścia pierwszego /Gl/ 1 drugiego /G2/ obwodów próbkujących są połączone razem i dołączone do czwartego wejścia sterującego przetwornika analogowocyfrowego /ADC/, pierwsza wejście sterujące komparatora jeet połączone z drugim wejściem sterującym przetwornika analogowo-cyfrowego /ADC/, drugie wejście sterujące komparatora jest połączone z trzecim wejściem sterującym przetwornika analogowo-cyfrowego /ADC/ a wyjścia pierwszego /Gl/ 1 drugiego /G2/ obwodów bramkujących stanowią wyjścia przetwornika analogowo-cyfrowego /ADC/.
  4. 4· Układ według zastrz«3, znamienny tym, że komparator /CO/ jednobitowego przetwornika analogowo-cyfrowego /ADC/ zawiera pierwszy inwerter /INV1/, którego wejście Jest połączone z pierwszym wyjściem obwodu próbkującego /N5, N6/, drugi inwerter /INV2/, którego θ
    151 946 wejście jest połączone z drugim wyjściem obwodu próbkującego /N5, N6/, przy czym wyjście pierwszego inwertera /INV1/ jest połączone z wejściem drugiego inwertera i etanowi pierwsze wyjście komparatora, a wyjście drugiego inwertera /INV2/ jest połączone z wejściem pierwszego inwertera /INV1/ i stanowi drugie wyjście komparatora·
  5. 5· Układ według zastrz.4, znamienny t y m, że pierwsze wejścia sterujące inwerterów /INV1, INV2/ są połączone razem i dołączone do pierwszego wejścia sterującego komparatora /CO/, a drugie wejścia sterujące inwerterów /INV1, INV2/ są połączone razem i dołączone do drugiego wejścia sterującego komparatora /CO/·
  6. 6. Układ według zastrz.l, znamienny tym, ze przetwornik cyfrowo-analogowy /DAC/, będący jednobitowyra przetwornikiem cyfrowo-analogowym zawiera dwa połączone szeregowo inwertery /INV3, INV4/ dołączone do wyjścia /2/ przetwornika analogowo-cyfrowego /AOC/ i dwa obwody przełączające /S3, S4/, przy czym pierwsze wejścia sterujące pierwszego /S3/ i drugiego /S4/ przełączników są połączone razem i dołączone do wyjścia pierwszego inwertera /INV3/, drugie wejścia sterujące pierwszego /S3/ i drugiego /S4/ przełączników są połączone razem i dołączone do wyjścia drugiego inwertera /INV4/, do wejścia pierwszego przełącznika /S3/ jest dołączone źródło pierwszego sygnału o wartości zadanej /V/, do wejścia drugiego przełącznika /S4/ jest dołączone źródło drugiego sygnału o wartości zadanej /-V/, a wyjścia przełączników są połączone razem 1 stanowią wyjście /5/ sygnału sprzężenia zwrotnego.
    Zakład Wydawnictw UP RP. Nakład 100 egz.
    Cena 3000 zł
PL1985252390A 1984-03-16 1985-03-15 Sigma-delta modulator. PL151946B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BE2/60364A BE899174A (nl) 1984-03-16 1984-03-16 Besturingsketen met terugkoppeling en met geschakelde schakelaars en sigma-delta modulator waarin deze wordt toegepast.

Publications (2)

Publication Number Publication Date
PL252390A1 PL252390A1 (en) 1985-10-22
PL151946B1 true PL151946B1 (en) 1990-10-31

Family

ID=3865678

Family Applications (1)

Application Number Title Priority Date Filing Date
PL1985252390A PL151946B1 (en) 1984-03-16 1985-03-15 Sigma-delta modulator.

Country Status (21)

Country Link
US (1) US4600901A (pl)
EP (1) EP0155061B1 (pl)
JP (1) JPS60218923A (pl)
KR (1) KR850007167A (pl)
AT (1) ATE53726T1 (pl)
AU (1) AU571944B2 (pl)
BE (1) BE899174A (pl)
BR (1) BR8501066A (pl)
CA (1) CA1258131A (pl)
DD (1) DD237745A5 (pl)
DE (1) DE3578287D1 (pl)
EG (1) EG16388A (pl)
FI (1) FI851041A7 (pl)
GR (1) GR850667B (pl)
HU (1) HU198588B (pl)
MX (1) MX157110A (pl)
PH (1) PH21752A (pl)
PL (1) PL151946B1 (pl)
SU (1) SU1438635A3 (pl)
TR (1) TR23199A (pl)
ZA (1) ZA851979B (pl)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777472A (en) * 1987-12-23 1988-10-11 Rca Licensing Corporation Modified cascode amplifier
US4837527A (en) * 1987-12-23 1989-06-06 Rca Licensing Corporation Switched capacitor arrangement
US4857928A (en) * 1988-01-28 1989-08-15 Motorola, Inc. Method and arrangement for a sigma delta converter for bandpass signals
JPH01233921A (ja) * 1988-03-15 1989-09-19 Toshiba Corp △−σ変調器を用いたａ／ｄ変換回路
US4901077A (en) * 1988-04-18 1990-02-13 Thomson Consumer Electronics, Inc. Sigma-delta modulator for D-to-A converter
US4876543A (en) * 1988-05-31 1989-10-24 Motorola, Inc. Multi-rate cascaded noise shaping modulator
GB8818703D0 (en) * 1988-08-05 1988-09-07 Gen Electric Co Plc Delta sigma modulator arrangements
US5030952A (en) * 1990-12-26 1991-07-09 Motorola, Inc. Sigma-delta type analog to digital converter with trimmed output and feedback
KR0155622B1 (ko) * 1995-05-02 1998-12-15 문정환 가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기
US5703589A (en) * 1996-03-08 1997-12-30 Burr-Brown Corporation Switched capacitor input sampling circuit and method for delta sigma modulator
US6008685A (en) * 1998-03-25 1999-12-28 Mosaic Design Labs, Inc. Solid state temperature measurement
KR20020035586A (ko) * 2000-07-07 2002-05-11 롤페스 요하네스 게라투스 알베르투스 시그마 델타 변조기
WO2011117231A1 (en) 2010-03-26 2011-09-29 Solvay Sa Method of treating waste gases

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625827A (en) * 1979-08-10 1981-03-12 Nec Corp Coding unit
JPS5698935A (en) * 1980-01-09 1981-08-08 Nec Corp Analog-digital converter
US4439756A (en) * 1982-01-20 1984-03-27 International Telephone And Telegraph Corporation Delta-Sigma modulator with switch capacitor implementation
US4504803A (en) * 1982-06-28 1985-03-12 Gte Lenkurt, Incorporated Switched capacitor AM modulator/demodulator

Also Published As

Publication number Publication date
JPS60218923A (ja) 1985-11-01
CA1258131A (en) 1989-08-01
TR23199A (tr) 1989-06-14
MX157110A (es) 1988-10-27
DD237745A5 (de) 1986-07-23
KR850007167A (ko) 1985-10-30
PH21752A (en) 1988-02-18
AU571944B2 (en) 1988-04-28
PL252390A1 (en) 1985-10-22
DE3578287D1 (en) 1990-07-19
ATE53726T1 (de) 1990-06-15
AU3962485A (en) 1985-09-19
HUT38481A (en) 1986-05-28
EP0155061A2 (en) 1985-09-18
EP0155061B1 (en) 1990-06-13
BE899174A (nl) 1984-09-17
FI851041L (fi) 1985-09-17
FI851041A7 (fi) 1985-09-17
US4600901A (en) 1986-07-15
SU1438635A3 (ru) 1988-11-15
JPS646573B2 (pl) 1989-02-03
HU198588B (en) 1989-10-30
GR850667B (pl) 1985-07-16
FI851041A0 (fi) 1985-03-15
ZA851979B (en) 1985-11-27
BR8501066A (pt) 1985-10-29
EG16388A (en) 1987-10-30
EP0155061A3 (en) 1987-05-13

Similar Documents

Publication Publication Date Title
PL151946B1 (en) Sigma-delta modulator.
US6166670A (en) Self calibrating current mirror and digital to analog converter
US7652604B2 (en) Programmable analog-to-digital converter for low-power DC-DC SMPS
US6603417B2 (en) CMOS DAC with high impedance differential current drivers
US5220286A (en) Single ended to fully differential converters
JP3143567B2 (ja) デルタシグマ変調器
Onodera et al. A cyclic A/D converter that does not require ratio-matched components
US4587477A (en) Binary scaled current array source for digital to analog converters
US5521556A (en) Frequency converter utilizing a feedback control loop
US10797718B1 (en) Tiny low power current mode analog to digital converters for artificial intelligence
JP4171222B2 (ja) 多入力δς変調回路
EP3758221A1 (en) Comparator with negative capacitance compensation
Roldán et al. Programmable microcomputer-controlled ramp generator for use in electrochemical experiments
Damodaran et al. A 138-TOPS/W delta-sigma modulator-based variable-resolution activation in-memory computing macro
Fouad et al. Design of a time-based capacitance-to-digital converter using current starved inverters
US8847805B1 (en) Delta-sigma modulator with high input impedance
Nahata et al. A high-speed power and resolution adaptive flash analog-to-digital converter
Oh et al. A four-step incremental ADC based on double extended binary counting with capacitive DAC
US20190013819A1 (en) Digital-To-Analog Converter Circuit, Corresponding Device and Method
Karim et al. An event-triggered asynchronous incremental NS-SAR ADC featuring sampling-rate reconfigurability with power-scalability and enabling AFE-ADC co-design approach
Panetas-Felouris et al. Digital to Pulse-Width Converter for Time-Mode PWM signal processing
Makara et al. A low-power 10-bit 6.66 MS/s CMOS SAR ADC with built-in digital calibration dedicated to Wireless Sensor Networks applications
Moni et al. Design of 10b SAR ADC for biomedical applications
Katara et al. Development of one bit delta-sigma analog to digital converter
JPS5881328A (ja) Ａ／ｄ変換器