DD238713A3 - Schaltungsanordnung zur testung eines mikrorechnersystems - Google Patents

Abstract

Die Erfindung wird bei der Inbetriebnahme, bei der Wartung und bei der Reparatur von Mikrorechnersystemen verwendet. Das Ziel der Erfindung besteht darin, den Schaltungsaufwand zur Testung eines Mikrorechnersystems zu minimieren. Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Testung eines Mikrorechnersystems durch ein gleichartiges Mikrorechnersystem unter Echtzeitbedingungen zu schaffen, ohne dass in beiden Mikrorechnersystemen zusaetzlicher Schaltungsaufwand fuer die Testung benoetigt wird. Das Wesen der Erfindung besteht darin, dass zur Testung eines Mikrorechnersystems (Slave) durch ein gleichartiges Mikrorechnersystem (Master) eine Schaltungsanordnung vorgesehen ist, die zur Durchschaltung des Systembus des Masters steuerbare Treiber und vom Master einstellbare Flipflops besitzt, mit deren Hilfe bestimmte Systeme des Masters abgeschaltet und dafuer die entsprechenden Systeme des Slave zur Testung durch den Master eingeschaltet werden. Fig. 1

Description

Hierzu 3 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung wird bei der Inbetriebnahme, bei der Wartung und bei der Reparatur von Mikrorechnersystemen verwendet.

Charakteristik der bekannten technischen Lösungen

Bei der Inbetriebnahme, bei der Wartung und bei der Reparatur von Mikrorechnersystemen ist es notwendig, die Hardware umfassend zu testen. Dies kann durch Schaltungsanordnungen, die in das zu testende Mikrorechnersystem integriert oder extern angeschlossen sind, erfolgen. Externe Lösungen werden zum Testen bevorzugt, da sie das zu testende Mikrorechnersystem nicht mit zusätzlichen Volumen- und Speicherplatz belasten. Ein solches externes System z. B. Monitor wird normalerweise selbst ein Mikrorechnersystem sein, das sich mittels einer Koppeleinheit oder über eine Standardschnittstelle mit dem zu testenden Mikrorechnersystem anschließen läßt. Erfolgt der Anschluß über eine Standardschnittstelle, so wird vorausgesetzt, daß diese funktionsfähig ist. Bei Totalausfall des zu testenden Mikrorechnersystems, das ist z. B. bei der Erstinbetriebnahme möglich, kann mit diesem Verfahren keine Ursachenfindung durchgeführt werden.

Das DD-WP 200057 offenbart eine Lösung zur Fehleranalyse und zur Fehlerbeseitigung in einem Mikrorechnersystem mit Hilfe eines externen Monitors, der selbst ein Mikrorechnersystem darstellt und über eine Koppeleinheit an dem zu testenden Mikrorechnersystem angeschlossen ist. Der Monitor beginnt die Beeinflussung des zu testenden Mikrorechnersystems erst dann, wenn dieses die vom Monitor festgelegte Testpunktadresse erreicht hat. Anschließend wird das zu testende Mikrorechnersystem in den Wartezustand versetzt und seine Speicher abgeschaltet. Damit muß das Monitorsystem die dynamischen Speicher des zu testenden Mikrorechnersystems bedienen (Refresh). Das zu testende Mikrorechnersystem kann nach einer Manipulation durch den Monitor mit seiner Programmabarbeitung fortfahren.

Ein entscheidender Nachteil dieser Lösung besteht darin, daß ein zusätzliches Mikrorechnersystem entwickelt werden muß, um ein Mikrorechnersystem zu testen.

Des weiteren ist bei der im Stand der Technik verwendeten Koppeleinheit zusätzlicher Schaltungsaufwand notwendig, um das Refresh der dynamischen Speicher des zu testenden Mikrorechnersystems zu gewährleisten. Durch das in dieser Lösung angewandte Testpunktverfahren können keine Echtzeitabläufe in dem zu testenden Mikrorechnersystem kontrolliert werden.

Ziel der Erfindung

Das Ziel der Erfindung besteht darin, den Schaltungsaufwand zurTestung eines Mikrorechnersystems zu minimieren.

Darlegung des Wesens der Erfindung "" ~

Die technische Aufgabe

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zurTestung eines Mikrorechnersystems durch ein gleichartiges Mikrorechnersystem unter Echtzeitbedingungen zu schaffen, ohne daß in beiden Mikrorechnersystemen zusätzlicher Schaltungsaufwand für die Testung benötigt wird.

Merkmale der Erfindung

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß zur Abschaltung des Mikroprozessors des Slave ein Flipflop vorgesehen ist, dessen Ausgang mit zwei Gattern verbunden ist, wobei der Ausgang OE des einen Gatters mit den Freigabeeingängen der Treiber des Systembus des Masters und der Ausgang des anderen Gatters mit dem Busanforderungssignal /BUSRQ-S des Slave verbunden ist. Bei DMA-Betrieb des Slave werden die Treiber des Systembus des Masters hochohmig geschaltet. Zur Sperrung des Ein-/Ausgabesystem des Masters und des Slave ist ein Flipflop vorgesehen, dessen negierter Ausgang /lODI-M mit dem Master und dessen anderer Ausgang /lODI-S mit dem Slave verbunden ist. Zur Sperrung des Speichers des Masters und des Slave ist ein Vergleicher an den Adreßbus des Masters angeschaltet, dessen Ausgang /MEMDI-M mit dem Master und dessen . negierter Ausgang /MEMDI-S mit dem Slave verbunden ist. Für die Durchschaltung der Interruptanforderung /INT-S des Slave ist ein Flipflop vorgesehen, welches ermöglicht, das die Interruptanforderung des Slave auf der Interruptleitung /INT-M des Masters gelangen kann. Zur Synchronisation der Signale des Masters und des Slave werden beide mit dem gleichen Systemtakt verbunden.

Ausführungsbeispiel

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:

Fig. 1: Blockschaltbild der Testanordnung

Fig.2: Freigabesteuerung

Fig.3: Richtungssteuerung des Datenbus

Das testende Mikrorechnersystem 2, im weiteren Master genannt, und das zu testende Mikrorechnersystem 3, im weiteren Slave genannt, bestehen aus je 8 bit-Mikroprozessor, 64K dynamischen RAM-Speicher, Tastatur, Flopy-Disk-und Bildschirmsteuerung sowie Standardschnittstellen, die alle mit dem Systembus verbunden sind. Der Systembus des Masters (Adreß-, Daten- und Steuerbus) wird auf die Treiber 4, 5, 6 der Koppeleinheit 1 und von dort auf den Systembus des Slave geführt. Durch die Treiber 4,5,6 wird verhindert, daß Fehler auf dem Systembus des Slave sich störend beim Master auswirken. Des weiteren sind zur Synchronisation der Signale des Masters und des Slave der Master und der Slave mit dem gleichen Systemtakt verbunden.

Der in Fig. 2 dargestellte Decoder 7 ist eingangsseitig mit den unteren Adreßbits ABO-M,... ,AB7-M und mit den Steuerleitungen /lORQ-M, /M1-M des Masters verbunden.

Gemeinsam mit den Datenbits DBO-M und DB1 -M beeinflussen die Ausgänge DO... D4 des Decoders 7 durch Outputoperationen des Masters die Flipflops 8,11,13,14,15,20. Das Signal /RESET-M sorgt dafür, daß zu Beginn die genannten Flipflops definiert gesetzt sind, so daß der Master freigegeben und der Slave gesperrt ist.

Zu Beginn der Testung wird das Flipflop 8 High gesetzt. Damit wird das Busanforderungssignal /BUSRQ-S des Slave über den Negator 9 Low. Infolgedessen schaltet der Mikroprozessor des Slave ab und über das Gatter 10, falls kein DMA-Betrieb des Slave vorliegt, werden durch OE- = LowdieTeiber4,5,6 freigegeben. Über diese Treiber erhält der Slave die notwendigen Signale zum Refresh des dynamischen RAM-Speichers. Da durch die Refreshsignale des Mikroprozessors des Masters beide RAM-Speicher bedient werden, bleibt trotz Abschaltung des Mikroprozessors des Slave der Inhalt des Speichers des Slave erhalten. Führt der Slave DMA-Betrieb durch (z. B. Bildschirmarbeit), wird das Signal /BAO-S Low. Über das Gatter 10 wird OE High und die Ausgänge der Treiber 4,5,6 werden hochomig. Damit kann der Master den DMA-Betrieb des Slave nicht beeinflussen. Soll das Ein-/Ausgabesystem des Slave getestet werden, wird das Flipflop 11, wie oben beschrieben, gesetzt. Dadurch wird der negierte Ausgang des Flipflop 11 /I0DI-M Low das gesamte E/A-System des Masters gesperrt und das des Slave freigegeben. Damit ist es z. B. möglich, den Tastaturanschluß, der mittels PIO- oder SlO-Schaltkreis realisiert ist, zu testen, indem der Master mit der Tastatur des Slave arbeitet. Anschließend wird das E/A-System des Slave wieder gesperrt und die Ergebnisse ausgewertet. Zum Testen weiterer Teile des E/A-System des Slave (ζ. B. Standardschnittstelle V24) verfährt man analog. Soll der RAM-Speicher des Slave getestet werden, geschieht das nach folgendem Prinzip. Im Master und im Slave befinden sich je 64K RAM-Speicher. Es werden 48K im Master und 16Kim Slave freigegeben. Mit den Flipflops 14,15 wird der Bereich eingestellt, der im Slave getestet werden soll. Die Ausgänge dieser Flipflops werden mit den höchsten Adreßbits AB14-M, AB15-M des Masters verglichen. Stimmen diese überein, werden die Ausgänge der Äquivalenzgatter 16,17 High. Ist das Flipflop 13 auf High gesetzt, bedeutet das die Freigabe für den Speichertest des Slave.

Falls alle vier Eingangssignale des Gatters 18 High sind, wird der Speicher des Masters durch /MEMDI-M abgeschaltet und der des Slave durch /MEMDI-S freigegeben. Wird das Speicheranforderungssignal MREQ zurückgenommen, stimmen die Flipflops 14,15 mit den Adreßbits AB14-M,AB15-M nicht überein oder wird das Flipflop 13zu rückgesetzt, wird das Signal/MEMDI-M High bzw. das Signal /MEMDI-S Low. Damit ist wieder der Speicher des Masters freigegeben und der des Slave gesperrt. Auf diese Weise kann man in 16 K Blöcken den Speicher des Slave unter Echtzeitbedingungen testen. Falls z. B. nur in 8 K Blöcken getestet werden soll, müßte ein weiteres Flipflop und ein weiteres Äquivalenzgatter vorgesehen werden usw. Ist der Test des Speichers des Slave negativ, besteht die Möglichkeit, eine ganz bestimmte Speicheradresse des ausgewählten 16 K-Bereichs des Slave regelmäßig nach obigem Prinzip anzusteuern. Dazu wird immer abwechselnd diese Speicheradresse beschrieben und gelesen. Auf diese Weise erhält man einen zyklischen Vorgang, der sich leicht auf dem Oszillograf abbilden läßt, so daß viele Signale optisch und zeitlich kontrolliert werden können.

Mit dem Flipflop 20 ist es möglich, den Slave in die Interruptprioritätenkette des Masters einzureihen. Ist Flipflop 20 High, können Interruptanmeldungen /INT-S des Slave über die Gatter 21,22 auf die Interruptsammelleitung /INT-M des Masters gelangen. Die Richtungssteuerung des Datenbus ist gemäß Fig.3, Gatter 23-32, so ausgeführt, daß beim Speicherlesen des Slave (23,24, 27,30,31,32), beim Lesen des E/A-Systems (23,25,28,30,31,32) und bei Interruptanerkennung (25,26,29,32) der Datenbus vom Slave zum Master geschaltet wird. In allen anderen Fällen ist garantiert, daß der Datenbus zum Slave gesteuert wird, da die Ausgänge /I0DI-S, FrINT, /MEMDI-S der Flipflops 11,20 und der Vergleicherschaltung 12 in die Richtungssteuerung eingehen. Es besteht weiterhin die Möglichkeit, den Slave vom Systembus des Masters zu trennen und die Steuerung des Systembus durch seinen eigenen Mikroprozessor vorzunehmen. Dazu ist es notwendig, das Busanforderungssignal /BUSRQ-S durch den Master

auf High zu schalten. Gleichzeitig werden die Treiber 4,5,6 in den hochohmigen Zustand versetzt. Die Signale /MEMDl-M, /MEMDI-S, /lODI-S und /lODl-S sind mit über den Treiber 5 zu führen. Dadurch kann jeweils der Mikroprozessor des Masters und der des Slave mit seinem zugehörigen E/A-System bzw. Speicher arbeiten. Zu einem beliebigen Zeitpunkt kann der Master den Mikroprozessor des Slave wieder abschalten und kontrollieren, wie dieser sein E/A-System bzw. seinen Speicher beeinflußt

Die hier beschriebene Lösung kann zur Signaturanalyse benutzt werden. Damit ist es möglich, bestimmte Befehlsfolgen vom Master auszulösen und die dazugehörigen Signaturen beim Slave zu kontrollieren.

Ist eine Slave vollständig getestet worden, kann er als Master fungieren und zur Testung weiterer Mikrorechnersysteme benutzt werden.

Claims (1)

1. Patentanspruch:

   1. Schaltungsanordnung zurTestung eines Mikrorechnersystems (Slave) durch ein gleichartiges Mikrorechnersystem (Master), die zur Durchschaltung des Datenbus, des Adreßbus und des Steuerbus steuerbare Treiber und vom Master einstellbare Flipflops besitzt, gekennzeichnet dadurch,

   — daß zur Abschaltung des Mikroprozessors des Slave (3) ein Flipflop (8) vorgesehen ist, dessen Ausgang mit den Gattern (9, 10) verbunden ist, wobei der Ausgang (OE) des Gatters (10) mit den Freigabeeingängen der Treiber (4, 5,6) und der Ausgang (/BUSRQ-S) des Gatters (9) mit dem Busanforderungssignal des Slave (3) verbunden ist und

   — daß bei DMA-Betrieb des Slave (3) zur Abschaltung der Treiber (4,5,6) der zweite Eingang (/BAO-S) des Gatters (10) mit der DMA-Steuerung des Slave (3) verbunden ist und

   — daß zur Sperrung des Ein-/Ausgabesystem des Masters (2) und des Slave (3) ein Flipflop (11 !vorgesehen ist, dessen negierter Ausgang (/lODI-M) mit der Sperrung des E/A-Systems des Masters (2) und dessen anderer Ausgang (/lODI-S) mit der Sperrung des E/A-Systems des Slave (3) verbunden ist und

   — daß zur Sperrung des Speichers des Masters (2) und des Slave (3) ein Vergleicher (12) an den Adreßbus des Masters (2) angeschaltet ist, dessen Ausgang (/MEMDI-M) mit der Sperrung des Speichers des Masters (2) und dessen negierter Ausgang (/MEMDI-S) mit der Sperrung des Speichers des Slave (3) verbunden ist und

   — daß für Durchschaltung der Interruptanforderung des Slave (3) ein Flipflop (20) vorgesehen ist, dessen Ausgang mit einem Gatter (21) verbunden ist, wobei der zweite Eingang des Gatters (21) mit der negierten Interruptleitung (/INT-S) des Slave verbunden ist und der Ausgang (/INT-M) des Gatters (21) auf die Interruptleitung des Masters (2) geführt ist und

   — daß zur Synchronisation der Signale des Masters (2) und des Slave (3) der Master (2) und der Slave (3) mit dem gleichen Systemtakt verbunden sind.