DD241985A1 - Ruecksetzschaltung fuer nachrichtentechnische mikroprozessoren - Google Patents
Ruecksetzschaltung fuer nachrichtentechnische mikroprozessoren Download PDFInfo
- Publication number
- DD241985A1 DD241985A1 DD28189485A DD28189485A DD241985A1 DD 241985 A1 DD241985 A1 DD 241985A1 DD 28189485 A DD28189485 A DD 28189485A DD 28189485 A DD28189485 A DD 28189485A DD 241985 A1 DD241985 A1 DD 241985A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- input
- circuit
- reset
- microprocessor
- logic circuit
- Prior art date
Links
- 238000005070 sampling Methods 0.000 claims abstract description 12
- 238000005516 engineering process Methods 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims 4
- 230000005540 biological transmission Effects 0.000 claims 2
- 230000007257 malfunction Effects 0.000 claims 2
- 238000004590 computer program Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Die Erfindung betrifft eine Ruecksetzschaltung vorzugsweise fuer Mikroprozessoren in nachrichtentechnischen Kennzeichenumsetzern der PCM-Technik. Mit geringen Mitteln soll eine hohe Funktionssicherheit des mikrorechnergesteuerten Kennzeichenumsetzers bei allen moeglichen Stoerfaktoren garantiert werden. Das wird erfindungsgemaess dadurch erreicht, dass der Ausgang der Abtastschaltung des Kennzeichenumsetzers auf der c-Ader der Fernmeldeverbindungsleitung sowohl ueber einen ersten Monoflop mit einem ersten Eingang einer digitalen Logikschaltung als auch direkt mit einem zweiten Eingang dieser Logikschaltung verbunden ist. Dieser zweite Eingang dient auch als Freigabeeingang der Ruecksetzschaltung. Ein externer Takt aus der PCM-Anlage wird ueber einen zweiten Monoflop an einen dritten Eingang der Logikschaltung gefuehrt, wobei diese vorteilhafterweise aus einer Kettenschaltung von zwei NAND-Gliedern oder einem OR-Glied mit nachfolgendem AND-Glied besteht. So wird mit Erfolg erreicht, dass bei Belegung des Kennzeichenumsetzers keine Ruecksetzung des Mikroprozessors, dagegen bei Loesen der Verbindung durch den Teilnehmer oder bei Nichtbelegung durch den externen kontinuierlichen Takt aber erfolgt. Fig. 1
Description
-2- £A\ 3öS
Die Funktionsweise dieser erfindungsgemäßen Rücksetzschaitung für den nachrichtentechnischen Mikroprozessor besteht darin, daß während der Phase des Anliegens eines High-Signals am Ausgang der Abtastschaltung auf der c-Ader der Femmeldeverbindungsleitung mit jeder Low/High-Flanke des ständig anliegenden externen Taktes ein Nadelimpuls mittels dem zweiten Monoflop erzeugt wird und dieser Nadelimpuls durch das High-Signal, welches auch an den Freigabeeingang der Rücksetzschaltung des Mikroprozessors geführt ist, am Ausgang der digitalen Logikschaltung erscheint.
Dagegen ist während der Low-Phase das Ausgangssignal der Abtastschaltung auf der c-Ader der Femmeldeverbindungsleiter über den Freigabeeingang der Rücksetzschaltung der Ausgang der digitalen Logikschaltung gesperrt. Es wird dann kein Resetsignal für den Mikroprozessor generiert.
Mit der Low/High-Flanke des Ausgangssignals der Abtastschaltung auf der c-Ader der Fernmeldeverbindungsleiterwird vom ersten Monoflop ein Nadelimpuls erzeugt, der auch am Ausgang der Resetschaltung des Mikroprozessors erscheint, wenn am Freigabeeingang der Rücksetzschaltung ein High-Signal anliegt.
Nachfolgend erfolgt die Gewinnung des Resetsignals wie in der oben beschriebenen High-Phase des Ausgangssignals der Abtastschaltung auf der c-Ader der Femmeldeverbindungsleitung.
Ist es femmeldetechnisch erforderlich, das Resetsignal an der Low/High-Flanke des Ausgangssignals der Abtastschaltung auf der c-Ader um eine gewisse Zeit zu verzögern, wird erfindungsgemäß zwischen dem Ausgang des ersten Monoflops und dem ersten Eingang der digitalen Logikschaltung eine geeignete Verzögerungsschaltung, beispielsweise in Form eines zusätzlichen Monofiops, angeordnet.
Ausführungsbeispiel
Die Erfindung soll nachstehend anhand eines Ausführungsbeispiels mit Hilfe einer Zeichnung näher erläutert werden. Dabei zeigt die Zeichnung in
Fig. 1: die erfindungsgemäße Rücksetzschaltung für einen mikroprozessorgesteuerten Kennzeichenumsetzer einer PCM30-Anlage
und Fig.2: das Impulsdiagramm der Anordnung.
Gemäß Fig. 1 besteht die Rücksetzschaltung für den Mikroprozessor des Kennzeichenumsetzers der PCM-Anlage aus dem Monoflop F1, an dessen Triggereingang TR+ für positive Flanken der Ausgang der Abtastschaltung des Kennzeichenumsetzers auf der c-Ader der Femmeldeverbindungsleitung angeschlossen ist, und aus dem Monoflop F2, an dessen Triggereingang TR+ der externe kontinuierliche Takt x1 s geführt ist, der von einem geeigneten Taktgenerator in der PCM30-Anlage erzeugt wird und vorzugsweise die Impulslänge einer Sekunde besitzt.
Das die Kippfrequenz bestimmende RC-Glied beider Monoflops F1 und F2 ist jeweils an den Eingängen Cx und CxRx der Monoflops angeschlossen, wobei der Widerstand des RC-Gliedesan die positive Versorgungsspannung gelegt ist.
Der negierte Ausgang Q beider Monoflops F1 und F2 ist sowohl rückkoppelnd an den Triggereingang TR_ für negative Flanken des Monoflops geführt als auch mit jeweils einem Eingang des NAND-Gliedes G1 der nachgeordneten digitalen Logikschaltung der Rücksetzschaltung verknüpft. Der Ausgang dieses NAND-Gliedes G1 ist wiederum mit dem ersten Eingang des nachgeschalteten NAND-Gliedes G2 der digitalen Logikschaltung verbunden, an dessen zweiten Eingang, der auch als Freigabeeingang der Rücksetzschaltung dient, gleichfalls das Ausgangssignal der Abtastschaltung des Kennzeichenumsetzers auf der c-Ader der Femmeldeverbindungsleitung geführt ist. Der Ausgang des NAND-Gliedes G2 liefert das Resetsignal für den Mikroprozessor des Kennzeichenumsetzers der PCM30-Anlage. · -
Nachstehend soll die Funktionsweise der erfindungsgemäßen Rücksetzschaltung für den nachrichtentechnisch'en Mikroprozessor anhand des Impulsdiagrammes gemäß Fig.2 beschrieben werden:
Liefert die Abtastschaltung auf der c-Ader der Femmeldeverbindungsleitung den Potentialzustand High, der dem vermittlungstechnischen Zustand „Belegungsbereitschaft" entspricht, werden die durch die Low/High-Flanken im Monoflop F2 erzeugten Nadelimpulse über die digitale Logikschaltung Gi, G2 als Resetsignale für den Mikroprozessor des Kennzeichenumsetzers ständig zur Verfügung gestellt.
Wechselt der Ausgangszustand der Abtastschaltung der c-Ader auf Low-Potential, welches dem vermittlungstechnischen Zustand „Belegt" entspricht, dann werden über den Freigabeeingang durch die digitale Logikschaltung Gi, G2 die Resetimpulse gesperrt. Löst der Teilnehmer die Verbindung, geht der Ausgangszustand der Abtastschaltung der c-Ader auf Potential High. Die Flanke bewirkt sofort im Monoflop Fi ein Nadelimpuls, der wiederum am Ausgang der digitalen Logikschaltung als Resetsignal für den Mikroprozessor des Kennzeichenumsetzers erscheint.
Erfindungsgemäß ist damit gewährleistet, daß nach Auslösen der Teilnehmerverbindung und in der „Belegungsbereitschaft" immer in Abhängigkeit vom externen Takt x1 s ein definiertes Zurücksetzen des Mikrorechners und somit ein gesicherter Ausgangszustand für den Programmablauf des Mikroprozessors garantiert ist.
Claims (2)
- Erfindungsanspruch:1. Rücksetzschaltung für nachrichtentechnische Mikroprozessoren, vorzugsweise zum vermittlungstechnisch gesteuerten Rücksetzen des Mikroprozessors des Kennzeichenumsetzers in der Schnittstelle zwischen der digitalen Vermittlungs- und Übertragungstechnik, dadurch gekennzeichnet, daß der Ausgang der Abtastschaltung der c-Ader der Fernmeldeverbindungsleitung sowohl über einen ersten Monoflop mit einen ersten Eingang einer digitalen Logikschaltung als auch direkt mit einem zweiten Eingang dieser Logikschaltung verbunden ist, wobei der zweite Eingang als Freigabeeingang der Rücksetzschaltung dient und/oder daß ein externerTakt der vorzugsweise von einem Taktgenerator der PCM-Anlage gebildet ist, über einen zweiten Monoflop an einen dritten Eingang der digitalen Logikschaltung geführt ist, wobei die digitale Logikschaltung vorteilhafterweise aus einer Kettenschaltung von zwei NAND-Gliedern oder einem OR-Glied und einem AND-Glied besteht.
- 2. Rücksetzschaltung für nachrichtentechnische Mikroprozessoren nach Pkt. 1, dadurch gekennzeichnet, daß zwischen Ausgang des ersten Monoflops und dem ersten Eingang der digitalen Logikschaltung eine Verzögerungsschaltung, vorzugsweise aus einem Monoflop bestehend, angeordnet ist, falls femmeldetechnisch eine Verzögerung des Resetsignals erforderlich ist.Hierzu 1 Seite ZeichnungenAnwendungsgebiet der ErfindungDie Erfindung betrifft eine Schaltungsanordnung zum Rücksetzen von nachrichtentechnischen Mikroprozessoren. Sie dient vorzugsweise zum vermittlungstechnisch gesteuerten Rücksetzen des Mikroprozessors des Kennzeichenumsetzers in der Schnittstelle zwischen der digitalen Vermittlungs- und Übertragungstechnik.Charakteristik der bekannten technischen LösungenAus der technischen Literatur ist bekannt, daß Rücksetzungsschaltungen für Mikroprozessoren zum Einsatz kommen müssen, um einen definierten Ausgangszustand für die Abarbeitung des Rechenprogramms zu gewährleisten. So ist in der Patentschrift DE-PS 3040326 und in den europäischen Patentschriften EP 0025194 und EP 0071525 Rücksetzschaltungen 'für Mikroprozessoren beschrieben worden, die mittels Aufladevorganges eines geeigneten Kondensators oder in Abhängigkeit vom Anschwingen eines im Mikroprozessor enthaltenen Oszillators aus der Versorgungsspannung das Rücksetzsignal erzeugen. Nachteilig bei diesen Rücksetzschaltungen ist dabei, daß bei Autreten von Störungen im Rechenablauf des Prozessors kein definiertes Rücksetzen erzielbar ist, ohne die Versorgungsspannung für den Mikroprozessor zu unterbrechen. Deshalb wird in dem Patent EP 0132133 eine Rücksetzschaltung vorgeschlagen, die mittels intern im Mikroprozessor erzeugten Takt die Rücksetzsignale herstellt. Nachteilig ist jedoch hierbei, daß die Störungen im Programmablauf intern zu solchen Zuständen führen können, die es nicht gestatten, die Rücksetzsignale immer gesichert zu generieren.Eine weitere Schaltungsanordnung zur Erzeugung eines Impulses zum Rücksetzen des Mikroprozessors bei Unterbrechung oder Störung der Stromversorgung oder Störung des Programmablaufes ist durch DE-OS 3308609 mit einem Verstärker beschrieben. Der erste Eingang des Verstärkers ist über Widerstände an eine feste Spannung geführt und über ein Rückkopplungsnetzwerk mit dem Verstärkerausgang verkoppelt. Außerdem liegt dieser Verstärkereingang über einen Kondensator an der Betriebsspannung. Dagegen ist der zweite Verstärkereingang über einen Kondensator gegen Masse geschaltet. Dieser Kondensator wird über ein zweites Rückkopplungsnetzwerk vom Ausgangssignal des Verstärkers und/oder durch externe am zweiten Verstärkereingang aufgeladen.Der Nachteil dieser Rücksetzschaltung besteht darin, daß derartige Störungen im Programmablauf des Mikroprozessors vorliegen können, bei denen zwar die externen Impulse am Verstärkereingang regeneriert werden, aber die eigentliche Programmabarbeitung unkontrollierbar fehlerbehaftet und damit kein definiertes Rücksetzen des Mikroprozessors mehr möglich ist.Ziel der ErfindungDas Ziel der Erfindung ist deshalb, die Funktionssicherheit des mikroprozessorgesteuerten Kennzeichenumsetzers in nachrichtentechnischen Anlagen mit geringen schaitungstechnischen Mitteln zu erhöhen.Darlegung des Wesens der ErfindungDer Erfindung liegt die Aufgabe zugrunde, eine Rücksetzschaltung für den Mikroprozessor im Kennzeichenumsetzer der PCM-Anlagen zu entwickeln, die von den vermittlungstechnischen Belegungssignal auf der c-Ader der Fernmeldeverbindungsleitung oder von einem externen Takt oder in Abhängigkeit von der Versorgungsspannung des Kennzeichenumsetzers gesteuert wird. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Ausgang der Abtastschaltung der c-Ader der Fernmeldeverbindungsleitung sowohl über einen ersten Monoflop mit einen ersten Eingang einer digitalen Logikschaltung als auch direkt mit einem zweiten Eingang dieser digitalen Logikschaltung verbunden ist, wobei der zweite Eingang als Freigabeeingang der Rücksetzschaltung des Mikroprozessors dient und/oder ein externerTakt, der von einen geeigneten Taktgenerator der PCM-Anlage gebildet werden kann, über einen zweiten Monoflop an einen dritten Eingang der digitalen Logikschaltung geführt ist, wobei die digitale Logikschaltung vorteilhafterweise aus einer Kettenschaltung von zwei NAND-Gliedern oder einem OR-Glied und einem AND-Glied besteht.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD28189485A DD241985A1 (de) | 1985-10-21 | 1985-10-21 | Ruecksetzschaltung fuer nachrichtentechnische mikroprozessoren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD28189485A DD241985A1 (de) | 1985-10-21 | 1985-10-21 | Ruecksetzschaltung fuer nachrichtentechnische mikroprozessoren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD241985A1 true DD241985A1 (de) | 1987-01-07 |
Family
ID=5572270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD28189485A DD241985A1 (de) | 1985-10-21 | 1985-10-21 | Ruecksetzschaltung fuer nachrichtentechnische mikroprozessoren |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD241985A1 (de) |
-
1985
- 1985-10-21 DD DD28189485A patent/DD241985A1/de not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3708499C2 (de) | ||
| DE69417297T2 (de) | Schaltung und Verfahren zur Unterdrückung von Störsignalen | |
| DE3147547C2 (de) | Durch einen Übernahmetakt gesteuertes Flipflop in Stromumschaltetechnik | |
| EP2110950B1 (de) | Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters | |
| DE2742525C3 (de) | Schaltungsanordnung zum Erkennen von Gleichstromsignalen vorgegebener Mindestdauer in Fernmeldeanlagen, insbesondere zum Erkennen von Anrufsignalen vorgegebener Dauer in Fernschreibvermittlungsanlagen | |
| DE1199313B (de) | Schaltungsanordnung zum Wahrnehmen und Korrigieren von Datensignalverzerrungen | |
| EP0033125A1 (de) | Schaltkreis für ein D-Flip-Flop | |
| DD241985A1 (de) | Ruecksetzschaltung fuer nachrichtentechnische mikroprozessoren | |
| DE19905053A1 (de) | Komparatorschaltung | |
| DE3433150C2 (de) | ||
| DE2657169C3 (de) | Anordnung zur Unterdrückung von positiven und negativen Störimpulsen einer bestimmten Breite | |
| DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
| DE1182296B (de) | Schaltungsanordnung zur Realisierung logischer Funktionen | |
| DE2907682C2 (de) | Schaltungsanordnung zum Speichern der Phasenlage einer Wechselspannung | |
| DE4420216C2 (de) | Anordnung zum Übertragen von Binärsignalen über eine Signalleitung | |
| DE1251377B (de) | Schaltungsanordnung zur Umbildung prell bzw storimpulsbehafteter Impulse in ideale Rechteckimpulse, insbesondere fur Prüfgeräte in Fernmeldeanlagen | |
| DE2548071C2 (de) | Anordnung zur Impulsregeneration | |
| DE2052967B2 (de) | Rundsteuerempfänger | |
| EP0003755B1 (de) | Schaltungsanordnung zum Empfang von Einfachstrom- und Doppelstrom-Telegrafiezeichen | |
| DE2306992C3 (de) | Schaltungsanordnung zur Verarbeitung von Binärsignalen mittels einer Integrierschaltung und eines daran angeschlossenen hysteresebehafteten Diskriminator« | |
| DE102018102375B4 (de) | Analog-Binär-Umsetzer und Verfahren zum Umsetzen eines Analogsignals in ein Binärsignal | |
| EP0410117A2 (de) | Verfahren zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens | |
| DE3214555A1 (de) | Regenerator fuer digitale signale im ami-code mit einem coderegelverletzungspruefer | |
| DE19507835A1 (de) | Schaltung zum Ein- und/oder Ausgeben von Daten unter Verwendung von Optokopplern | |
| DE2448885A1 (de) | System zur uebertragung binaerer signale |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EPAE | Change in the person, name or address of the patentee | ||
| UW | Conversion of economic patent into exclusive patent | ||
| NPI | Change in the person, name or address of the patentee (addendum to changes before extension act) | ||
| ENJ | Ceased due to non-payment of renewal fee |