DD243128A5 - Verfahren und schaltungsanordnung zum ausbilden einer reihenfolgesteuerschaltung - Google Patents

Verfahren und schaltungsanordnung zum ausbilden einer reihenfolgesteuerschaltung Download PDF

Info

Publication number
DD243128A5
DD243128A5 DD28405885A DD28405885A DD243128A5 DD 243128 A5 DD243128 A5 DD 243128A5 DD 28405885 A DD28405885 A DD 28405885A DD 28405885 A DD28405885 A DD 28405885A DD 243128 A5 DD243128 A5 DD 243128A5
Authority
DD
German Democratic Republic
Prior art keywords
memory
outputs
feedback
inputs
circuit
Prior art date
Application number
DD28405885A
Other languages
German (de)
English (en)
Inventor
Gabor Halmi
Gyoergy Vitez
Pal Barta
Original Assignee
Telefongyar,Hu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefongyar,Hu filed Critical Telefongyar,Hu
Publication of DD243128A5 publication Critical patent/DD243128A5/de

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Program-control systems
    • G05B19/02—Program-control systems electric
    • G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045—Program control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
DD28405885A 1984-12-19 1985-12-10 Verfahren und schaltungsanordnung zum ausbilden einer reihenfolgesteuerschaltung DD243128A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
HU471784A HU195344B (en) 1984-12-19 1984-12-19 Circuit arrangement for forming sequential control circuit

Publications (1)

Publication Number Publication Date
DD243128A5 true DD243128A5 (de) 1987-02-18

Family

ID=10968751

Family Applications (1)

Application Number Title Priority Date Filing Date
DD28405885A DD243128A5 (de) 1984-12-19 1985-12-10 Verfahren und schaltungsanordnung zum ausbilden einer reihenfolgesteuerschaltung

Country Status (4)

Country Link
EP (1) EP0187985A1 (fr)
DD (1) DD243128A5 (fr)
HU (1) HU195344B (fr)
PL (1) PL256937A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3780163T2 (de) * 1987-04-22 1993-02-04 Ibm Programmierbare folgesteuerung zur steuerung von schnellen, komplizierten arbeitsgaengen.
JPH035801A (ja) * 1989-06-02 1991-01-11 Hitachi Ltd プログラマブルコントローラ
NL9000380A (nl) * 1990-02-16 1991-09-16 Philips Nv Sequentiele finite state machine schakeling, alsmede geintegreerde schakeling voorzien van de schakeling.
FR2697650B1 (fr) * 1992-10-29 1994-12-09 Alcatel Radiotelephone Programmateur de signaux de sortie binaires.

Also Published As

Publication number Publication date
EP0187985A1 (fr) 1986-07-23
HU195344B (en) 1988-04-28
PL256937A1 (en) 1986-11-04
HUT38735A (en) 1986-06-30

Similar Documents

Publication Publication Date Title
DE2455178C2 (de) Integrierte, programmierbare Logikanordnung
DE3015992A1 (de) Programmierbare logische anordnung
DE1524239A1 (de) Verfahren zur Lokalisierung eines Fehlers in einer Anlage mit mindestens zwei parallel arbeitenden Rechengeraeten
DE1280595B (de) Anordnung zur Loesung eines klammerfreien mathematischen Ausdruckes
DE2744434A1 (de) Prozessteuersystem und verfahren zur prozessteuerung
DE2926322C2 (de) Speicher-Subsystem
DE2711679C2 (de) Schaltungsanordnung zum Anschluss eines Feldes von Speichern mit wahlfreiem Zugriff an einen Datenbus
DE2123788A1 (de) Gerät zum Redigieren oder Prüfen und Korrigieren
DE3433820A1 (de) Logische schaltung mit bipolaren transistoren
DE1246809B (de) Zaehlschaltung mit einem als mehrstufigen Digitalzaehler ausgebildeten Dekadenzaehler
DE2734404C2 (de) Nähmaschine
DE2203456A1 (de) Bistabile Multivibratorschaltung
DE2135625B1 (de) Schaltungsanordnung zur automatischen Schreib-Unterdrückung
DD243128A5 (de) Verfahren und schaltungsanordnung zum ausbilden einer reihenfolgesteuerschaltung
DE2608983C2 (de) Logische Flip-Flop-Schaltungsanordnung in I↑2↑L-Technik
DE2900587C3 (de) Decodierschaltung
DE2511737A1 (de) Steuerungsanordnung fuer maschinenanlagen
DE2031038B2 (fr)
DE2618053C2 (de) Digitale Mustersteuereinrichtung für eine Nähmaschine
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE1537307B2 (de) Binäres Schaltwerk
DE2933753C2 (de) Statische RAM-Speicherzelle in I↑2↑ L-Technik
DE2613511A1 (de) Register zur erzeugung von vielfachen einer binaerzahl
DE2234982A1 (de) Expanderschaltung fuer ein programmierbares steuergeraet
EP0017245B1 (fr) Circuit semiconducteur intégré monolithique comportant un registre à décalage commandé par impulsions d'horloge