DD266719A3 - Programmsteueranordnung zur steuerung von maschinen und prozessen - Google Patents

Abstract

Die Erfindung beinhaltet eine Programmsteueranordnung zur Steuerung von Maschinen und Prozessen und bezieht sich auf das Gebiet der elektrischen Steuerungstechnik. Ziel der Erfindung ist es, mit minimalem Aufwand ein breites Anwendungsgebiet fuer elektrische Programmsteueranordnungen zu erreichen. Durch die Erfindung wird die Aufgabe geloest, eine Programmsteueranordnung mit einer mehrere Prozessoren enthaltenden Verarbeitungseinheit zu schaffen, wobei jeder dieser Prozessoren eine optimale Realisierung von Steuerprogrammen mit unterschiedlichen Operationen und unterschiedlicher Informationsbreite der zu verarbeitenden Informationen ermoeglicht. Das Wesen der Erfindung besteht darin, dass eine Verarbeitungseinheit und eine Zweitorspeichergruppe ueber Ein-/Ausgabekanaele mit einem Spezialprozessorbus und einem Standardprozessorbus verbunden sind. Die Verarbeitungseinheit enthaelt einen als Wortprozessor eingesetzten Standardprozessor und einen als Bitprozessor eingesetzten Spezialprozessor. Die Zweitorspeichergruppe ist aus einem Steuerprogrammspeicher und einem Daten- und Abbildspeicher aufgebaut. An den Standardprozessor sind gleichzeitig ueber weitere Ein-/Ausgabekanaele mit dem Steuerobjekt verbundene Peripherie- sowie Speicherbaugruppen angeschlossen. Die in Fig. 1 am besten dargestellte Erfindung kann zweckmaessig fuer Maschinen- und Prozesssteueranordnungen verwendet werden. Fig. 1

Description

719

Titel der !Erfindung

Programmsteueranordnung zur Steuerung von Maschinen und Prozessen

Anwendungsgebiet der Erfindung

Die Erfindung bezieht sich auf das Gebiet der elektrischen Steuerungstechnik und ihre Anwendung ist für Maschinen- und Prozeßsteuereinrichtungen möglich und zweckmäßig.

Charakteristik der bekannten technischen Lösungen

Die steuerungstechnische Realisierung komplexer Steuerungsaufgaben erfordert in der Regel die Lösung unterschiedlicher, durch typische Operationen gekennzeichneter Steuerfunktionen bzw. Steueralgorithmen. Neben der Erfassung, Verarbeitung und Bereitstellung rein binärer Informationen, wodurch die benötigten binären Algorithmen realisiert werden, ist die

Erfassung und Verarbeitung von Mehrbitinformationen/ als auch von in digitale Werte umgewandelten Analoginformationen, mittels vvortorientierter Algorithmen für viele Steuerprobleme durchzuführen.

Eine optimale Umsetzung der Steueralgorithmen bezüglich Zeit- und Speicherplatzbedarf wird dann erreicht, wenn die zur Realisierung dieser eingesetzten Verarbeitungseinheiten in ihrem Operations- bzw. Befehlsspektrum den in den Algorithmen auftretenden Operatioron, zumindestens den dominierenden Operationen angepaßt sind.

Aus der DE-OS 25 22 343; G 05 D 19/00, ist eine Anordnung zum Steuern und/oder Regeln von Verfahrensnblüufen bekannt, bei der Prozessoren, die Daten jeweils unterschiedlichen Informationegehalts von peripheren Geräten empfangen, aufgrund eines Programms verarbeiten und an periphere Geräte senden, die über einen Programmspeicher miteinander verbunden sind. In diesem Programmspeicher ist das aus den Prozessoren zugeordneten Defehlen bestehende Programm für den Verfahrensablauf gespeichert, zu dem ein Koordinierer den Prozessoren nacheinander Zugriff gibt. Zwischen den beiden Prozessoren besteht programmtechnisch eine klare Trennung, und sie können weitestgehend zeitlich unabhängig voneinander arbeiten, wobei eine Kopplung der beiden Prozessoren ausschließlich über den Programmspeicher erfolgt. Eine besonders günstige Ausführungsform entsteht durch das Anordnen eines Wort- und eines Bitprozessors, wobei der Wortprozessor nur Daten mit einem Informationsgehalt von mehreren Bit (Wörter) von peripheren Geräten empfängt, verarbeitet und aussendet und der Bitprozessor nur Daten mit einem Informationsgehalt, von 1 Bit von peripheren Geräten empfängt, verarbeitet und an periphere Geräte aussendet. Für beide Prozessoren sind im Programmspeicher sowohl Wort- als auch

"Bitbefehle entweder unabhängig von der Reihenfolge der Abarbeitung oder in getrennten Speicherbereichen untergebracht. Es können auch nur jeweils Kennzeichen für bestimmte Unterprogramme enthalten sein, die in weiteren, den einzelnen Prozessoren zugeordneten Speichern abgelegt sind. Von den Prozessoren hat immer jeweils ein einziger Zugriff zum Speicher.

Nachteilig bei dieser Anordnung ist, daß die Adressierung des Steuerprogrammspeichera ausschließlich mit Hilfe des Wortprozessors erfolgen und auf diese Weise der Wortprozessor nicht für die Realisierung anderer Programmschritte genutzt werden Kann. Der Bit-Prozessor stellt allein eine Verarbeitungsc.inheit für ausgewählte Befehle dar und hat keinen direkten Zugriff zum Steuerprograr.mspeicher.

Weiterhin müssen für jeden Prozessor separate Speicher zur Abspeicherung der von den Prozessoren verarbeitbaren Informationen vorgesehen sein, und die Peripheriebaugruppen sind prozessorbezogen un die jeweiligen Prozessorbusse anzuschliessen. Als Befehlszuordner wird ein besonderer Koordinator benötigt.

Ziel der Erfindung

Es ist Ziel der Erfindung, mit minimalen) Aufwand ein breites Anwendungsgebiet für elektrische Programmsteueranordnungen zu erreichen.

Darlegung des Wesens der Erfindung

Durch die Erfindung wird die Aufgabe gelöst, eine Programmsteuereinrichtung zur Steuerung von Maschinen und Prozessen einer mehrere Prozessoren enthaltenden Verarbeitungseinheit

zu schaffen, wobei jeder dieser Prozessoren eine optimale Realisierung von Steuerprogrommen mit unterschiedlichen Operationen und unterschiedlicher Informationsbreite der zu verarbeitenden Informationen ermöglicht.

Das Wesen der Erfindung besteht darin, daß als Zentraleinheit eine Verarbeitungseinheit und eine Zweitorspeichergruppe über Ein-/Ausgabekanöle mit einem Spezialprozessorbus und einem Standardprozessorbus verbunden sind. Die dabei verwendete Verarbeitungseinheit enthält einen tls Wortprozessor eingesetzten Standardprozessor und einen als Bitprozessor eingesetzten Spezialprozessor, und die Zweitorspeichergruppe ist aus einem Steuerprogrammspeicher und einem Oaten- und Abbildspeicher aufgebaut. An den Standardprozessorbus sind gleichzeitig über weitere Ein-/Ausgabekanäle mit dem Steuerobjekt verbundene Peripheriebaugruppen sowie Speicherbi-ugruppen angeschlossen. Vom Spezialprozessor,· der durch den zweiten Ein-/Ausgabekanal mit dem Spezialprozessorbus gekoppelt ist, besteht über einen siebenten Ein-/Ausgabekanal, eine Koppeleinheit, einen achten und einen ersten Ein-/Ausgabekonal eine Verbindung *um Standardprozessor. Der siebente Ein-/ Ausgabekanal enthält eine Daten- und Steuerleitung, eine Steuersignalleitung und eine Aufrufsignalleitung, wobei an die Steuersignalleitung und on die Aufrufsignalleitung eine Aufrufeinheit angeschlossen ist. Von dieser Aufrufeinheit führt eine Torsteuersignalleitung zu Wortprozessorkoppeltoren des Steuerprogramm- und des Daten- und Abbildspeichers, die beide über den dritten und vierten Ein-/Ausgabekanal sowohl mit dem Standardprozessor als auch mit dem Spezialprozessorbus gekoppelt sind.

Eine vorteilhafte Erweiterung der Anordnung wird durch den Einsat? eines zweiten Spezialprozeesors in der Verarbeitungseinheit erreicht. Weiterhin sind über Ein-/Ausgabekanöle eine erste Zweitorspeichergruppe an einen ersten Spezialprozessorbus und eine zweite Zweitorspeichergruppe an einen zweiten

C* ns

Spezialprozeeeorbus angeschlossen, wobei beide Zweitorspeichergruppen ebenfalle über Ein-/Au8gabekanäle mit dem Standardprozessor gekoppelt sind. Die beiden Spezialprozessoren besitzen über siebente Ein-/Aii8gabekanäle, eine erste und zweite Koppeleinheit, über achte Ein-/Auegabekanäle sowie den ersten Ein-/Ausgabekanal einen Anschluß an den Standardprozessor,

An den Ausgängen der Ansteuereinheiten führen Torsteuersignalleitungen zu den Wortprozessorkoppeltoren, an die Datenbreiteurnschalteinheiten und die Spezialprozessorkoppeltore der Steuerprogramm- und Daten- und Abbildspeicher, die über IÜn-/Ausgabekanäle sowohl mit dem Standardprozessorbus verbunden sind.

Eine weitere günstige Vereinfachung der Anordnung ergibt sich durch die Verwendung nur eines einzigen Einheitsbusses anstelle des jedem Prozessor getrennt zugeordneten Busses. Ale Zentraleinheit sind eine Verarbeitungseinheit mit einem Standard- und einem Spezialprozessor und eine Speichergruppe mit einem Steuerprogramm und einem Daten- und Abbildspeicher über Ein-/Ausgabekanale mit dem Einheitsbus verbunden. Vom Spezialprozessor, der durch ein ausgangsseitig vorhandenes Einheitsbuskoppeltor und über einen Ein-/Ausgabekonal mit dem Einheitsbus gekoppelt ist, gibt es über den siebenten Ein-/ Auegabekanal, die Koppele.inheit und den achten Ein-/Ausgabekanal einen Anschluß an den Standardprozessor, der ebenfalls durch ein ausgangsseitig vorhandenes Einheitsbuskoppeltor und einen Ein-/Ausgabekanal mit dem Einheitsbus verbunden ist.

Weiterhin führt von der Aufrufeinheit eine Torsteuersignalleitung direkt an die Einheitsbuskoppeltore und über den Einheitshns gn die Detenbreiteumschalteinheiten des Steuerprogramm- und des Daten- und Abbildspeichers, die beide über Ein-/ Ausgabekanäle an den Einheitsbus angeschlossen sind.

71$ 6

Aueführungsbeispiel

Oie Erfindung soll nachstehend an einem Ausführungebeispiel näher erläutert werden. In der zugehörigen Zeichnung zeigen:

Fig. 1: dns Dlockachaltbild der Zentraleinheit der elektrischen Programmsteueranordnung

Fig. 2: ein Dlockschaltbild der Erweiterung der Anordnung

Fig. 3: eine Anordnung mit einem gemeinsamen Bus

In Fig. 1 ist das Dlockschaltbild einer elektrischen Programineteueranordnung zur Steuerung von Maschinen und Prozessen dargestellt, die mehrere Prozessoren und Schnittstellen enthält. An einem Standardprozessorbus WSD und an einen Spezialprozessorbus DSD sind über Ein-/Ausoabekanäle EAK 1; EAK 2; EAK 3; EAK 4 eine Verarbeitungseinheit VE und eine Zweitorspeichergruppe ZSG nngschlossen, wobei der erste Ein-/Ausgabekanal EAK 1 den Standardprozessorbus WSD mit einem als Wortprozessor eingesetzten Standardprozessor WSP, der zweite Ein-/Ausgabekanal EAK 2 den Spezialprozessorbus DSD mit einem als üitprozessor eingesetzten Spezialprozessor DSP, der dritte Ein-/Ausgabekanal EAK 3 den Standprozessorbus WSB mit einem Steuerprogramm- und einem Daten- und Abbildspeicher SPS; DAS und der vierte Ein-/Ausgahekanal EAK 4 den Spezialprozessorbi's DSD mit dem Steuerprogramni- und dem Daten- und Abbildspeicher DAS verbindet, über fünfte und sechste Ein-/Ausgabekanäle EAK 5; EAK 6 sind an den Standjrdprozessorbue WSB mit dem Steuerobjekt SO verbundene Peripheriebaugruppen PD und zusätzliche Speioherbaugruppen SB angeschlossen, zu denen nur der Standardprozessor WSP Zugriff hat. In der Vererbeitungseinheit VE ist der Sfjezialprozessor DSP über einen siebenten Ein-/Ausgabekanal EAK 7, eine Koppeleinheit· KE und einem achten Ein-/Ausgabekanal EAK 8, der mit dem Standardprozeseorbus WSD identisch sein kann, an den Standnrdprozessor WSP angeschlossen.

Der siebente Ein-/Ausgabekanal EAK 7 besteht aus einer Datenund Steuerleitung DSL zum Zugriff und zum Datontransport des Standardprozessors WSP zum Programiiizühler des Spezialprozessors BSP, einer Steuersignalioitung STL zur Zustandssetzung des Spezialprozessors OSP dbrch den Stanclardprozessor IVSP bezüglich START/STOP und einer Aufrufsignalloituny ASL zum Aufruf des Standardprozessors IVSP, wobei an die Steuersignal- und die Aufrufsignal leitung STL; ASL eine AufrufeinheiI ARE angeschlossen ist, Zum Übertragen des Torsteuersignales TSS führt eine Leitung TSp vor der Aufrufeinheit ARE zu den Standurdprozessorkoppeltoren WPT 1; WPT zu den Spczlolprozessorkoppcl toren DPT 1; f3PT 2 und an die Datenbrei tcuiiischal te inhei ten UES; DAS, die über den dritten und vierten Ein-/Ausgabekanal EAK 3, EAK 4 sowohl mit i.em StondardprozessorbUB WSH als auch mit dem Spozialprozessorbus ÜSD verbunden sind. 'Jie Koppeleinhci t KE bilder, ein adressierbares Ein-/Ausgabetor für den Standardprozessor WSP und ist weiterhin so ausgelegt, daß sie beim Aufruf des Starulardprozessors WSP über die Aufrufsigrialleitung ASK ein Interruptanforderuncjssignal als Bestandteil des achten Ein-/ Ausgabekanals EAK 8 für den Standardprozessor WSP erzeugt.

In Fig. 2 ist als Blockschaltbild eine Möglichkeit zur Erweiterung der Programmsteueranordnung dargestellt. Die Verarbeitungseinheit VE enthält dazu einen ersten und zweiten Spezitilprozessor BSP 1; BSP 2, die einerseits über getrennte Ein-/Au8gabekanäle EAK 21; EAK 22 mit einem ersten und einem zweiten Spe.iialprozessorbus BSB 1; BSB 2 und andererseits über Ein-VAusgabekanülc EAK 81; EAK 82 und einer ersten und zweiten Koppeleinheit KE 1; KE 2 mit dem ersten Ein-/Au3gabekanal EAK 1 verbunden sind. An die Steuersignal- u.id die Aufrufleitungen ASL 1; ASL 2; STL 1; STL 2 sind eine erste und zweite Aufrufeinheit ARE 1; ARE 2 angeschlossen. Weiterhin sind in der erweiterten Anordnung eine erste und zweite Zwsitorspeichergruppe ZSG 1; ZSG 2 vorhanden, die über Ein-/ Ausgabekanäle EAK 31; EAK 32; EAK 41; EAK 42 mit dem Stan-

dardprozessorbua WSB und clem ersten bzw. zweiten Spezialprozeseorbus DSD 1; DSD 2 gekoppelt sind. Von den Aufrufeinheiten ARE 1; ARE 2 führen zum Übertragen der Torsteuersignale TSS 1; TSS 2 Leitungen zu den Standardprozessorkoppeltoren WPT 11; IVPT 12; IVPT 21; WPT 22 zu den Spezialprozessorkoppeltoren BPT 11; DPT 12; I)PT 21; OPT 22 und zu den Datenbreiteumscoalteinheiten UES 1; UED 1; UES 2; UED 2 der ersten und zweiten Zweitorspeichergruppe ZSG 1; ZSG 2.

Fig. 3 zeigt eine Lösungevariante, bei der nur ein einziger Einheitsbus ED verwendet wird. An diesen Einheitsbus ED sind direkt die Aufrufeinheit ARE, der Standardprozessor WSP und der Spezialprozeesor DSP angeschlossen, wobei die Verbindung der Prozessoren zum Dus über in diesen ausgangssei tig enthaltenen Einheitebuskoppeltore EDT 1; EOT 2 erfolgt. Weiterhin ist eine Speichergruppe SG angeordnet, deren Steuerprogrammspeicher SPS und Daten- und Abbildspeicher DAS mit dem Einheitsbus ED verbunden sind, über den Einheitsbus ED sind die in Steuerprogramm- und Daten- und Abbildspeicher SPS; DAS enthaltenen Datenbreitumschalteinheiten UES; UED an die Aufrufeinheit ARE angeschlossen.

Die Anordnung arbeitet auf folgende Weise:

Mit der Zuschaltung bzw. dem Start der Anordnung wird über eine Einschaltroutine des Standardprozessors WSP ein Grundzustand der Anordnung initialisiert, der unter anderem den Spezialprozessor DSP über die Steuersignalleitung STL mit STOP beauflagt und damit das Torsteuersignal TSS so festlegt, daß üb,er das erete und zweite Standardprozessorkoppeltor WPT 1; WPT\2 und das erste und zweite Spezialprozessorkoppeltor DPT 1; DPT 2 der Zweitorspeichergruppe ZSG der Standardprozessor WSP zugeordnet wird. Die Dildung des Torsteuersignales TSS erfolgt gleichzeitig über den Zustand der Aufrufsignale AS und der Steuersignale ST. Wenn beispielsweise das Torsteuer·

'signal TSS den Zustand "High" annimmt, dann sind die Standardprozessorkoppeltore WPT 1; WPT 2 auf Durchgang geschaltet und die Spezialprozessorkoppeltore DPT 1; BPT 2 hochohmig. In diesem Zustand hat der Standardprozessor WSP Zugriff zur Zweitorspeichergruppe ZSG und der Spezialprozessor DSP ist abgetrennt. Wenn sich daa Torsteuersignal TSS danach im "Low" - Zustand befindet, dann kehren sich die Verhältnisse an den Koppeltoren um und der Spezialprozessor SP hat Zugriff zur Zweitorspeichergruppe ZSG. Parallel dazu werden mit Hilfe des Torsteuersignales TSS auch die Datenbreiteumscholteinheiten UES; UED in der Zweitorspeichergruppe ZSG angesteuert und die Speicherorganisation der Datonbreite des Prozessors angepaßt, der in dieser Zeit Zugriff zur Zweitorspeichergruppe ZSG besitzt. Nach dem Durchführen dieses Umschaltens der Zentraleinheit von wortorientiert auf bitorientiert durch den Wechsel des Zugriffes der einzelnen Prozessoren zur Zweitorspeichergruppe ZSG, kann der Standardprozessor WSP in seiner Datenbreite den Daten- und Abbildspeicher DAS mit aktuellen Informationen des Steuerobjektes SO füller¹ und anschließend über die Daten- und Steuerleitung TSL dem Spezialprozessor DSP eine Anfangsadresse zur Abarbeitung des im Steuerprogrammspeichers abgelegten Steuerprograinmes vorgeben. Mit einem über die Steuersignnlleitung STL ausgelöstem ST^ART des Spezialprozessors DSP sowie der damit über das Torsteuersignal TSS verbundenen Zuordnung des Steuerprogrammund des Daten- und Abbildspeichers SPS; DAS zum Spezialprozessor, beginnt der Spezialprozessor DSP mit der Umsetzung des Steuerprogrammes. In diesem Zustand kann dann gleichzeitig der Stendardprozessor WSP in Verbindung mit der ihm zugeordneten Speicherbaugruppe SD und den ihm zugeordneten Peripheriebaugruppen PD parallel zum aktiven Spezialprozessor DSP noch zusätzliche Programme bzw. Aufgaben realisieren. Mit der Decodierung eines Zusatzbefehles, der als Folge im Steuerprogramm des Steuerprogrammspeichere SPS Programmkomplexe oder Anweisungen anzeigt, die vom Standardprozessor WSP effektiv realisierbar sind, geht der Spezialprozessor DSP in den HALT und über die

Aufrufsignalleitung ASL und die Koppeleinheit KE erfolgt ein Aufruf des Stan'dardprozessors WSP im Sinne einer Interruptanforderung. Parallel dazu wird über die Torsteuerleitung TSL die Zustandesteuerung der Standardprozessorkoppeltore WPT 1; WPT 2 und der Speziulprozessorkoppeltore OPT I; BPT 2 sowie mittels der Datenbreiteunischalteinheiten UES; UED die Umschaltung der Speicherorganisation der Zweitorspeichergrupp-5 ZSG durchgeführt, so daß diese vom Spezialprozessorbus BSD und damit vom Spezialprozessor BSP abgetrennt wird und der Standardprozessor WSP entsprechend seiner Datenbreite Zugriff zur Zweitorspeichergruppe ZSG hat. Mit der Interruptanforderung über die Aufrufleitung ASL unterbricht der Standardprozessor WSP sein Eigenprogramm, hebt über die Daten- und Steuer lei turig DSL die aktuelle Adresse der Progranimabarbeitung des Steuerprogrammspeichers ab und übernimmt die Abarbeitung der ihm zugewiesenen Programmkomplexe bzw. Anweisungen des Steuerprogrammspeichers SPS bis zum nächsten Zusatzbefehl. In diesem Regime wird das Steuerprogranim dec Steuerprogrammspeichers SPSj das entsprechend des zu lösenden Steuerunrisproblems sowohl Anweisungen bzw. Prograiiiinkoinplexe für den Standardprozessor WSP als auch Anweisung bzw. Programmkomplexe für den Spezialprozessor BSP enthält, verschachtet und sequentiell durch den Standard- und den Spezialprozessor WSP; BSP umgesetzt. Nach der vollständigen Abarbeitung des Programmes, das durch eine dem St&ndardprozessor WSP zugeordnete Anweisung wie Programmende oder Ein-/Ausgaberoutine gekennzeichnet ist, führt der Standardprozessor WSP über die Peripheriebaugruppen PB einen Informationsaustausch mit dem Steuerobjekt SO durch, und aer Zyklus wird nun gestartet. Zu den Peripheriebaugruppen können auch eigenständige Funktionsbaugruppen, wie beispielsweise Zähler, Reglerbaugruppen und Anschlußsteuerungen zur Kopplung mit Rechner und/oder anderen Automatisierungseinrichtungen, gehören. Die Kommunikation des Standardprozessors WSP mit den Peripheriebaugruppen PB kann sowohl mittels zyklischer Abfrage als auch auf Interruptbasis erfolgen. Noch effektiver kann der Funktionsablauf durch die in Fig. 2 dargestellte Erweiterungsmöglichkeit dieser Grundanordnung gestaltet werden, die

mis der Kombination des Standardprozessors WSP mit zwei Spezialprozessoren DSP 1, DSP 2 besteht. Dabei können die Spezialprozessoren DSP I₁ DSP 2 vom gleichen Typ oder für unterschiedliche Algorithmen ausgelegt sein. Den Spezialprozessoren DSP 1, DSP 2 werden nur die Programmkomplexe entzogen, die vom Standardprozessor WSP effektiver realisierbar sind, üedem Spezialprozessor DSP 1, DSP 2 sind getrennt eine Zweitorspeichergruppe ZSG 1, ZSG 2 mit den zugehörigen Steuerspeichern SPS 1, SPS 2 und Daten- und Abbildspeichern DAS 2, DAS 2 zugeordnet, zu denen sowohl der Standardprozessor WSP über den Standardprozessorbus WSD als auch die Spezialprozessoren DSP 1, DSP 2 über die zugehörigen Spezialprozessorbusse DSD 1, DSD 2 Zugriff 'haben. Die Steuerung der Speicherzuordnung über die Koppeltore IVPT 11, WPT 12, WPT 21, WPT 22 bzw. DPT 11, DPT 12, DPT 21, DPT 22 und dns Zusammenwirken des Standardprozessors WSP mit den Spezialprozessoren DSP 1, DSP 2 können analog wie für die Grundanordnung beschrieben durchgeführt werden, wobei vorteilhafterweise der Aufruf des Standardprozessors WSP über die Aufrufsignalleitung ASL 1, ASL 2 auf Interruptbasis durch Prioritätssteuerung erfolgen sollte.

Dei der in Fig. 3 dargestellten Variante der Grundanordnung erfolgt sowohl der Zugriff des Standnrdprozessors WSP als auch des Spezialprozesoors DSP zur Speichergruppe SG über einen einzigen Einheitsbus ED. Im Steuerprogrammspeicher SPS sind ebenfalls solche Algorithmenkomplexe enthalten, die vom Standardprozessor WSP und vom Spezialprozessor DSP wechselweise abgearbeitet werden. Die Zuordnung der Speichergruppe SG über den Einheitsbus ED zum Wort- und Spezialprozessor WSP, DSP wird durch die ausgangsseitig in den Prozessoren vorhandenen Einheitsbustore EDT 1, EDT 2 gesteuert. Parallel dazu geschieht die Anpassung der Speicherorganisatoren an die Dotenbreite der Prozessoren WSP, DSP mit Hilfe der Torsteuersignalleitung TSL über den Einheitsbus ED.

Durch di'j wechsel weise Abarbeitung des Steuerprogramines in einem Standardprozessor und einem Spezialprozcsscr ist ei'.e optimale Umsetzung von unterschiedlichen Algorithmen bzw. Anweisungen möglich. Besonders vorteilhaft ist es, daß ein gemeinsames Abspeichern der prozeßabbildenden Informationen und der im Verlaufe der Steuerprogrammumsetzung gewonnenen Zwischen- und Ergebnisinformationen durchgeführt wird und jeder Prozessor zu diesen Informationen uneingeschränkt Zugriff hat, wobei der Informationsaustausch ;:u den Peripheriebaugruppen mit der Datenbreite des Standnrdprozessora und nur von diesem erfolgen k^nn. Eine Unterteilung und Zuordnung der Peripheriebaugruppen und damit der externen Informationen zti den einzelnen Prozessoren ist nicht erforderlich. Hin weiterer wesentlicher Vorteil liegt in der möglichen Parallelarbeit beider Prozessoren. Aufgrund der autonomen, ohne Hilfeleistung des Standardprozessors möglichen Umsetzung von zugewiesenen Programmkoir.plexen im SPezialprozessor kann der Standardprozessor Zusatzaufgaben in Form von Hintergrundprogrammen übernehmen, wobei ein Unterbrechen nur bei notwendigen Aktivitäten am gemeinsam umzusetzenden Steuerprogramm erfolgen muß.

Claims (3)

1. ZCC Ϊ13

   Erfindungsanspruch

   1, Elektrische Programmsteueranordnung zur Steuerung von Maschinen und Prozessen mit mehreren Prozessoren und Schnittstellen, die als Grundausrüstung mindestens einen bitorientierten und einen wortorientierten mit einem Wortspeicher gekoppelten Prozessor enthält, und bei der an eine als Bin/irschnittst.elle ausgeführte zum Bitprozessor gehörige Busleitung binäre Ein-/Auegabeeinheiten und Speichereinheiten sowie an eine als digitale Schnittstelle ausgeführte zum Wortprozessor gehörige Busleitung über einen Koordinator der Bitprozessor, ein Programmspeicher, eine Standardperipherie, eine Prozeßperipherie und ein zusätzlicher Rechner angeschlossen sind, gekennzeichnet dadurch, daß als Zentraleinheit eine aus einem als Bitprozessor eingesetzten Spezialprozessor (BSP) und einem als Wortprozessor eingesetzten Standardprozeafor (WSP) beetehende Verarbeitungseinheit 'VE) und eine aus einem Steuerprogrammspeicher (SPS) und einem Daten- und Abbildspeicher (DAS) aufgebaute Zweitorspeichergruppe (ZSG) über Ein-/Ausgabekanäle (EAK 1; EAK 2; EAK 3; EAK 4) mit einem Spezialprozeesorbus (BSB) und einem Standardprozessorbus (WSB) verbunden sind, wobei on den Standardprozeseorbus (WSB) gleichzeitig über weitere Ein-/Ausgabekanäle (EAK 5; EAK 6) mit dem Steuerobjekt SO verbundene Peripheriebaugruppen und Speicherbaugruppen (SB) ungeschlossen sind, und vom durch den zweiten Ein-/Ausgabe~ kanal (EAK 2) mit dem Spezialprozessorbus (BSB) verbundenen Spezialprozessor (BSP) über einen aus einer Daten- und Steuerleitung (DSL), einer Steuersignalleitung (STL) und aus einer Aufrufsignalleitung (ASL) bestehenden siebenten Ein-/Ausgabekanal (EAK 7) einerseits über eine Koppeleinheit (KE), einen achten Ein~/Ausgabekanal (EAK 8) und den ersten Ein-/Ausgabekanal (EAK 1) ein Anschluß an den Standardprozessor (WSP) vorhanden ist, sowie andererseits eine mit der Steuersignalleitung (STL) und der Auf-

   ZCG Ψ19 14

   rufsignalleitung (ASL) verbundene Aufrufeinheit (ARE) durch eine von deren Auegang abgehende Torsteuersignalleitting (TSL) an Wortprozessorkoppeltore (WPTl; WPT2), an Datenbreiteumschalteinheiten (UES; UED) und Spezialprozeeeorkoppeltore (BPTl; BPT2) dee Steuerprogrammepeichero (SPS) und dee Daten- und Abbildspeichere (DAS) angeschloeeen sind, die beide über den dritten und vierten Ein-/Auegabekanal (EAK3; EAK4) eowonl mit dem Standardfürozeeeorbue (WSB) als auch mit dem Spezialprozeseorbue (BSB) gekoppelt sind.
2. 2. Elektrische Programmsteueranordnung zur Steuerung von Maschinen und Prozessen nach Punkt 1, gekennzeichnet dadurch, daß ale Zentraleinheit eine aue einem ereten Spezialprozeeeor (BSPl) und einem zweiten Spezialprozeeeor (BSP2) sowie einem Standardprozessor (WSP) bestehende Verarbeitungseinheit (VE) und eine erste und zweite aue jeweile einem Steuerprogrammspeicher (SPSl; SPS?) und einem Daten- und Abbildepeicher (DASl; DAS2) aufgebaute Zweitorepeichergruppe (ZSGl; ZSG2) über Ein-/Auegabekanäle (EAKl; EAK21; EAK22; EAK31; EAK32; EAK41; EAK42) mit einem ereten und zweiten Spezialprozeeeorbue (BSBl; BSB2) und einen Standardprozeeeorbue (WSB) verbunden sind, wobei vom durch die zweiten Ein-/Ausgabekanäle (EAK21; EAK22) mit dem ersten und zweiten Spezialprozessorbus (BSBl; BSB2) verbundenen ersten und zweiten Spezialprozessor (BSPl; BSP2) über einen aus einer Daten- und Steuerleitung (DSLl; DSL2), einer Steuei «ignalleitung (STLl; STL2) und aus einer Aufrufsignalleitung (ASLl; ASL2) bestehenden siebenten Ein-/ Auegabekanälen (EAK71; EAK72) einereeite über eine erete und zweite Koppeleinheit (KEl; KE2), über achte Ein-/Ausgabekanöle (EAK81; EAK82) und den ersten Ein-/Ausgabekanal (EAKl) ein Anschluß an den Standardprozessor (WSP) vorhanden ist, sowie andererseits eine erste und zweite

   mit den dazugehörigen Steuersignalleitungen (STL 1; STL 2) und Aufrufsignalleitunyen (ASL 1; ASL 2) verbundene Aufrufeinheit (ARE 1; ARE 2) durch ausgangsseitig vorhandene Torsteueraignalleltung (TSL 1; TSL 2) an die Wortprozessorkoppeltore (WPT 11; WPT 12;WPT 21; WPT 22), an die Datenbreiteumechalteinheiten (UES 1; UED 1; UES 2, UED 2) und die Spezialprozessorkoppeltore (BPT 11; BPT 12; BPT 21; BPT 22) der Steuerprogrammspeicher (SPS 1; SPS 2) und Daten- und Abbildspeicher (DAS 1; DAS 2) angeschlossen sind, die über dritte und vierte Eln-/Ausgabekanäle (EAK 31; EAK 32; EAK 41; EAK 42) sowohl mit dem Standardprozessorbus (BSB 1; BS3 2) gekoppelt sind.
3. 3. Elektrische Programmsteueranordnung zur Steuerung von Maschinen und Prozessen nach Punkt 1 und 2, ge* lzeichnet dadurch, daß als Zentraleinheit eine aus einem Spezialprozeesor (BSP) und einem Standardprozessor (WSP) bestehende Verarbeitungseinheit (VE) und eine aus einem Steuerprograi.im- und einem Daten- und Abbildspeicher (SPS; DAS) aufgebaute Speichergruppe (SG) über Ein-/Ausgabekanäle (EAK 91; EAK 92; EAK 93; EAK 94) mit einem Einheitsbus (EB) verbunden sind, wobei von dem durch einen Ein-/ Ausgabekanal (EAK 92) mit dem Einheitsbus (EB) verbundenen und mit einem Einheitsbuskoppeltor (EBT 2) versehenen Spezialprozessor (BSP) der siebente Ein-/Ausgabekanal (EAK 7) einerseits über die Koppeleinheit (KE) und den achten Ein-/Ausgabekanal (EAK 8) zum mit einem Einheitsbuskoppeltor (EBT 1) versehenen Standardprozessor (WSP) führt, sowie andererseits die mit der Steuersignalleitung (STL) und der Aufrufsignalleitung (ASL) verbundene Aufrufeinheit (ARE) durch die ausgangsseitig vorhandene Torsteuorsignalleitung (TSL) direkt an die Einheitsbuskoppeltore (EBT 1; EBT 2) und über den Einheitsbus (EB) an die Datenbreiteumschalteinheiten (UES; UED) des Steuer-

   zu tr j

   Programmspeichers (SPS) und dee Daten- und Abbildspeichers (DAS) angeschlossen sind, die beide über Ein-/Ausgobekonäle (EAK 93; EAK 94;) mit dem Einheitebus (ED) gekoppelt sind.

   - Hierzu 3 Blatt Zeichnung -