DD282311A5 - Schaltungsanordnung zum uneingeschraenkten zugriff eines masterrechners auf einen koppel-ram - Google Patents
Schaltungsanordnung zum uneingeschraenkten zugriff eines masterrechners auf einen koppel-ram Download PDFInfo
- Publication number
- DD282311A5 DD282311A5 DD32691289A DD32691289A DD282311A5 DD 282311 A5 DD282311 A5 DD 282311A5 DD 32691289 A DD32691289 A DD 32691289A DD 32691289 A DD32691289 A DD 32691289A DD 282311 A5 DD282311 A5 DD 282311A5
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- ram
- coupling
- multiplexer
- data
- master computer
- Prior art date
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 29
- 238000010168 coupling process Methods 0.000 title claims abstract description 29
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims description 4
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 10
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
Die Erfindung betrifft eine Schaltungsanordnung zum uneingeschraenkten Zugriff eines Masterrechners auf einen Koppel-RAM, die ueberall dort angewendet werden kann, wo zwei Steuerungssysteme insbesondere im Echtzeitbetrieb Daten austauschen muessen. Erfindungsgemaesz wird die Aufgabe dadurch geloest, dasz Steuerleitungen (11) den Masterrechner (1) mit dem Multiplexer * dem Koppel-RAM * dem Arbeits-RAM (5) und den beiden Daten-Toren (6; 7) verknuepfen, dasz ein Adresz-Bus (10) einen Slaverechner (2) mit dem Arbeits-RAM (5) und dem Multiplexer (3) verbindet, dasz der Multiplexer (3) ausgangsseitig mit dem Koppel-RAM (4) verschaltet ist und dasz ein interner Datenbus (12) einerseits ueber das Daten-Tor (6) zum Koppel-RAM (4) und andererseits zu einem Aufbereitungssystem (13) sowie ueber das Daten-Tor (7) zum Arbeits-RAM (5) fuehrt. Figur{Koppel-RAM; Masterrechner; Echtzeitbetrieb; Multiplexer; Datenbus; Slaverechner}
Description
Die Erfindung betrifft eine Schaltungsanordnung zum uneingeschränkten Zugriff eines Masterrechners auf einen Koppel-RAM, die überall dort angewendet werden kann, wo zwei Steuerungssysteme insbesondere im Echtzeitbetrieb ohne Wartezyklen Daten austauschen müssen.
Es sind technische Lösungen mit getrennten Steuerungssystemen bekannt, die über einen Koppel-Speicher miteinander verknüpft sind.
So ist in der Patentschrift DE 3238871 eine Steuerungsanordnung zur Kopplung zweier digitaler Rechnersysteme über eine gemeinsame Arbeitsspeichereinheit beschrieben, die für sehr schnelle prozeßnahe Steuerungen vorgesehen ist. Nachteilig ist an dieser Lösung, daß bei gleichzeitigem Speicherzugriffsversuch durch beide Rechnersysteme ein System das Vorrecht des Speicherzugriffs erhält, während das andere System in Wartezyklen gezwungen v/ird, wodurch s^ nelle Reaktionen auf Prozeßabläufe behindert werden.
Das Ziel der Erfindung besteht darin, eine Schaltungsanordnung zur Kopplung zweier Steuersysteme zu realisieren, die Wartezyklen für beide Systeme ausschließt und damit schnelle Reaktionen auf Prozeßabläufe gewährleistet.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum uneingeschränkten Zugriff eines Masterrechners auf einen Koppel-RAM zu entwickeln, wobei ein Auswertesystem unabhängig vom Masterrechnerzugriff selbständig weiterarbeiten soll.
Erfindungsger laß wird die Aufgabe dadurch gelöst, daß der Datenbus des Masterrechners sowohl zu einem Koppel-RAM als auch zu einem Daten-Tor führt. Ein Adreßbus verbindet den Masterrechner mit einem Multiplexer. Sleuerleitungen verknüpfen den Masterrechner mit dem Multiplexer, dem Koppel-RAM, dem Arbeits-RAM und den beiden Daten-Toren. Ein Adreßbus verbindet einen Slaverechner mit dem Arbeits-RAM und dem Multiplexer. Ausgangsseitig ist der Multiplexer mit dem Koppel-RAM verschaltet.
Ein interner Datenbus führt einerseits über ein Daten-Tor zum Koppel-RAM und andererseits zu einem Aufbereitungssystem sowie über ein weiteres Daten-Tor zum Arbeits-RAM.
Ausführungsbeispiel
Die Erfindung wird anhand eines Ausführungsbeispieles näher erläutert.
In der Zeichnung ist ein Blockschaltbild der Schaltungsanordnung dargestellt.
Wie die Figur zeigt, ist ein Masterrechner 1, der ein Daten-Tor 1.1., ein Adreß-Tor 1.2. und eine Zugriffssteuerung 1.3. aufweist, über einen Datenbus 8 mit einem Koppel-RAM 4 und einem Daten-Tor 6, des weiteren über einen Adreßbus 9 mit einem Multiplexer 3 sowie über Steuerleitungen 11 mit dem Multiplexer 3, dem Koppel-RAM 4, einem Arbeits-RAM 5 und den zwei Daten-Toren 6; 7 verknüpft. Ein interner Datenbus 12 führt einerseits über das Daten-Tor 6 zum Koppal-RAM 4 und andererseits zu einem Aufbereitungssystem 13, welches im Ausführungsbeispiel ein Bildschirmsystem isi, sowie über das Daton-Tor 7 zum Arbeits- RAM 5. Ein Slaverechner 2 ist über einen Adreßbus 10 mit dem Arbeits-RAM 5 und dem Multiplexer 3 verschaltet.
Ausgangsseitig ist der Multiplexer 3 mit dem Koppel-RAM 4 verbunden.
Die Schaltungsanordnung realisiert erfindungsgemäß zwei Arbeitszustände, wobei erstens ohne Zugriff des Masterrechners 1 auf den Koppel-RAM 4 der Multiplexer 3 so geschaltet ist, daß am Koppel-RAM 4 und am Arbeits-RAM 0 gleiche Adressen
anliegen. Dabei besteht der Unterschied, daß sich der KOp1 Ί-RAM 4 im Lesezustand und der Arbeits-RAM 5 im Schreibzustand befinden. Aus dem Koppel-RAM 4 gelesene Daten werdei um einen über die Daten-Tore 6; 7 in den Arbeits-RAM 5
eingeschrieben und zum anderen dem Bildschirmsystem Bearbeitung bettgestell:. Die Aktualisierung des Arbeits-RAM's 5 erfolgt für den praktischen Einsatz unproblematisch innerhalb eines Bildschirr idurchlaufes, der l· . einer Bildfrequenz von 50 Hz 20ms Zeit benötigt.
Zweitens ist im Arbeitszustand mit Zugriff des Masterrechners 1 auf den Koppel-RAM 4 der Multiplexer 3 umgeschaltet, d. h. der Arbeits-RAM 5 befindet sich im Lesezustand, seine Daten stehen dem Bildschirmsystem über das jetzt in diese Richtung
geöffnete Daten-Tor 7 für die Bearbeitung zur Verfügung. Das Daten-Tor 6 ist geschlossen. Der Koppel-HAM 4 befindet sich im Schreib- oder Lesezustand, ist von der Bildschirmsteuerung ab&eschaltet und wird vom Masterrechner 1 über den Datenbus 8 aktuell beschrieben bzw. verändert.
Diese Schaltungsanordnung hat die Vorteile, daß der Masterrechner 1 zeitunabhängig und unterbrechungslos Zugriff zum
Koppel-RAM 4 hat, ohne daß die Bildschirmsteuerung, die in dieser Zeit Daten vom Arbeits-RAM 5 erhält, unterbrochen werden
Diese Schaltungsanordnung ist auch für Prozeßsteuerungen, die eir.en Koppel-RAM erfordern, anwendbsr.
Claims (1)
- Schaltungsanordnung zum uneingeschränkten Zugriff eines Masterrechners auf einen Koppel-RAM für Prozeß- bzw. automatische Bildschirmsteuerungen, gekennzeichnet dadurch, daß der Datenbus (8) des Masterrechners (1) sowohl zu einem Koppel-RAM (4) als auch zu einem Daten-Tor (6) führt, daß ein Adreßbus (9) den Masterrechner (1) mit einem Multiplexer (3) verbindet, daß Steuerieitungen (11) den Masterrechner mit (3),'dem Koppel-RAM (4), dem Arbeits-RAM (5) und den beiden Daten-Toren (6; 7) verknüpfen, daß ein Adreßbus (10) einen Slaverechner (2) mit dem Arbeits-RAM (5) und dem Multiplexer (3) verbindet, daß der Multiplexer (3) ausgangsseitig mit dem Koppel-RAM (4) verschaltet ist und daß ein interner Datenbus (12) einerseits über das Daten-Tor (6) zum Koppel-RAM (4) und andererseits zu einem Aufbereitungssystern (13) sowie über das Daten-Tor (7) zum Arbeits-RAM (5) führt.Hierzu 1 Seite Zeichnung
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD32691289A DD282311A5 (de) | 1989-03-27 | 1989-03-27 | Schaltungsanordnung zum uneingeschraenkten zugriff eines masterrechners auf einen koppel-ram |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD32691289A DD282311A5 (de) | 1989-03-27 | 1989-03-27 | Schaltungsanordnung zum uneingeschraenkten zugriff eines masterrechners auf einen koppel-ram |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD282311A5 true DD282311A5 (de) | 1990-09-05 |
Family
ID=5607955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD32691289A DD282311A5 (de) | 1989-03-27 | 1989-03-27 | Schaltungsanordnung zum uneingeschraenkten zugriff eines masterrechners auf einen koppel-ram |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD282311A5 (de) |
-
1989
- 1989-03-27 DD DD32691289A patent/DD282311A5/de not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4222043C1 (de) | ||
| DE3508321A1 (de) | Programmierbare schaltung zur steuerung einer fluessigkristallanzeige | |
| DE3710813A1 (de) | Datenverarbeitungssystem sowie verfahren dafuer | |
| DE4135830A1 (de) | Parallelinterface | |
| DE2813080A1 (de) | Einrichtung zur speicheradressierung | |
| DE4406258C2 (de) | Informationsverarbeitungsvorrichtung | |
| DD282311A5 (de) | Schaltungsanordnung zum uneingeschraenkten zugriff eines masterrechners auf einen koppel-ram | |
| DE2161213B2 (de) | Verfahren und Steuereinheit zum Übertragen von Datenwortblöcken | |
| EP0088916B1 (de) | Schaltungsanordnung zum Prüfen von elektrischen, insbesondere elektronischen Einrichtungen | |
| DE4032044C2 (de) | Ansteuerschaltungsanordnung für ein Datenverarbeitungssystem mit mehreren Bildschirmeinheiten | |
| DE2217609A1 (de) | Zugriffseinheit für Datenverarbeitungsanlagen | |
| DE2443749A1 (de) | Computer-speichersystem mit einer speichereinheit | |
| EP0301160A2 (de) | System mit zwei Mikroprozessoren und einem gemeinsamen Schreibe-Lese-Speicher | |
| DE2555329C3 (de) | Steuereinrichtung aus mehreren Bausteinen für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, und Verfahren zum Betrieb der Steuereinrichtung | |
| DE60210637T2 (de) | Verfahren zum transferieren von daten in einer elektronischen schaltung, elektronische schaltung und zusammenhangeinrichtung | |
| DE10036637B4 (de) | Vorrichtung zur Ansteuerung von Peripherieelementen mit einem Prozessorbaustein | |
| EP0923233A2 (de) | Anordnung zur Bearbeitung von Video-Daten | |
| EP0138062A2 (de) | Signalprozessorsystem zur funktionalen Integration einer automatischen Spracheingabe/-ausgabe | |
| DE10065512B4 (de) | Datenträger | |
| DE3237209C2 (de) | Datenverarbeitungseinrichtung | |
| DE3917275C2 (de) | Schnittstellenvorrichtung für eine Bedienungs-Prozessoreinheit in einem elektronischen Rechner | |
| EP0091592A1 (de) | Prioritätensteuerschaltung für digitale Rechenanlagen | |
| DE4497671B4 (de) | Verfahren und System zur Übertragung von Daten zwischen Prozessoren | |
| DE2551745C3 (de) | Indirekt gesteuerte Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, und Verfahren zu deren Betrieb | |
| DE10103546A1 (de) | Verfahren zum Steuern einer Peripherieeinrichtung mittels einer Zentraleinrichtung sowie Einrichtungen zur Nutzung des Verfahrens |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |