DE10042226A1 - Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung - Google Patents
Source-Down-Leistungs-MOSFET und Verfahren zu dessen HerstellungInfo
- Publication number
- DE10042226A1 DE10042226A1 DE10042226A DE10042226A DE10042226A1 DE 10042226 A1 DE10042226 A1 DE 10042226A1 DE 10042226 A DE10042226 A DE 10042226A DE 10042226 A DE10042226 A DE 10042226A DE 10042226 A1 DE10042226 A1 DE 10042226A1
- Authority
- DE
- Germany
- Prior art keywords
- source
- region
- power mosfet
- down power
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 210000000746 body region Anatomy 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 229910021645 metal ion Inorganic materials 0.000 claims description 2
- 230000001427 coherent effect Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910001429 cobalt ion Inorganic materials 0.000 description 1
- XLJKHNWPARRRJB-UHFFFAOYSA-N cobalt(2+) Chemical compound [Co+2] XLJKHNWPARRRJB-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/664—Inverted VDMOS transistors, i.e. source-down VDMOS transistors
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Die Erfindung betrifft einen Source-Down-Leistungs-MOSFET, dessen Rückseite aus einem p-leitenden Substrat (1, 2) besteht, in das ein n-leitendes Sourcegebiet (12, 13) eingebettet ist, das über eine nicht gleichrichtende Verbindung (14, 15; 17) mit dem Substrat (1, 2) kurzgeschlossen ist.
Description
Die vorliegende Erfindung betrifft einen Source-Down-Lei
stungs-MOSFET nach dem Oberbegriff des Patentanspruches 1 so
wie ein Verfahren zum Herstellen eines solchen Source-Down-
Leistungs-MOSFETs.
Herkömmliche vertikale DMOS-Leistungstransistoren haben ihren
Sourceanschluß und Gateanschluß auf der Vorderseite eines
Halbleiterkörpers, also auf der Chipvorderseite, und ihren
Drainanschluß auf der gegenüberliegenden Rückseite des Halb
leiterkörpers, also der Chiprückseite. Eine monolithische In
tegration mehrerer derartiger vertikaler DMOS-Leistungstran
sistoren ist also nur bei Anwendungen möglich, bei denen ein
gemeinsamer Drainanschluß an der Chiprückseite erlaubt ist.
Ein solcher gemeinsamer Drainanschluß ist aber nur bei be
stimmten Spezialanwendungen akzeptabel.
Bei den meisten Anwendungen von vertikalen DMOS-Leistungs
transistoren sind getrennte Drainanschlüsse bei gemeinsamer
Source gewünscht, so daß sogenannte "Common-Source-Strukturen"
vorliegen sollten. Hierfür geeignete Leistungstransistoren
sind Source-Down-Leistungs-MOSFETs, bei denen der Sourcean
schluß auf der Chiprückseite vorgesehen ist (vgl. hierzu US 5 023 196,
US 5 134 448, EP-B1-0 440 394 und DE-A1-
196 38 439).
Source-Down-Leistungs-MOSFETs haben bekanntlich eine Reihe von
Vorteilen, die wie folgt zusammengefaßt werden können:
- - Der Sourceanschluß liegt auf der Chiprückseite, so daß keine Isolation zwischen einem Leiterrahmen und Masse erforderlich ist, wodurch sich die Kühlung für den Chip erheblich verein facht.
- - Mehrkanal-Low Side(-Niederspannungs-)Schalter können auf ei nem Chip in platzsparender Weise integriert werden und benö tigen gegenüber lateralen Leistungstransistoren etwa nur den halben Platz.
- - Durch Kombination eines Source-Down-MOSFETs in Common- Source-Struktur mit einem herkömmlichen vertikalen DMOS- Transistor läßt sich ohne weiteres eine Halbbrücke auf einem gemeinsamen Leiterrahmen realisieren.
Ein wesentliches Element eines Source-Down-Leistungs-MOSFETs
in Common-Source-Struktur ist die niederohmige Verbindung zwi
schen seinem Bodygebiet und seinem Sourcegebiet. Diese niede
rohmige Verbindung ist notwendig, um beispielsweise bei einem
n-Kanal-MOSFET mit einem p-leitenden Bodygebiet den parasitä
ren npn-Transistor aus dem Sourcegebiet (Emitter), dem Bodyge
biet (Basis) und dem Draingebiet (Kollektor) wirksam zu unter
drücken. Diese Unterdrückung des parasitären npn-Transistors
(bzw. eines pnp-Transistors bei einem p-Kanal-MOSFET) ist bei
spielsweise beim Abschalten einer induktiven Last des Lei
stungstransistors, wenn dieser kurzzeitig den Strom im Lawi
nendurchbruch führen muß, oder beim Abkommutieren der inversen
Diode von Bedeutung. Ohne eine solche niederohmige Verbindung
besteht die Gefahr, daß der Leistungstransistor bei diesen
Schaltvorgängen zerstört wird. Diese Gefahr liegt aber auch
dann vor, wenn die niederohmige Verbindung zwischen Sourcege
biet und Bodygebiet etwa aufgrund eines Defektes lokal einen
hohen Widerstand aufweist, der zuvor durch übliche statische
Messungen bei der Prüfung der Scheibe, aus der der Chip gewon
nen ist, nicht detektiert wurde.
Im einzelnen sind aus US 5 023 196, US 5 134 448 und EP-B2-
0 440 394 Source-Down-Leistungs-MOSFETs in Common-Source-
Struktur bekannt, bei denen ein n-dotiertes Siliziumsubstrat
verwendet wird, das gleichzeitig als Sourcegebiet dient. Ein
p-dotiertes Bodygebiet ist hier mittels eines in einem ersten
Graben (Trench) angeordneten Metallkontaktes mit dem Silizium
substrat kurzgeschlossen. Gate befindet sich in einem zweiten
Graben. Nachteilhaft an einer solchen Struktur ist der nicht
unerhebliche Platzbedarf für den Source-Body-Kurzschluß mit
tels des im ersten Graben vorgesehenen Metallkontaktes.
In DE-A1-196 38 439 ist ein Source-Down-Leistungs-MOSFET be
schrieben, bei dem der Kurzschluß zwischen dem Bodygebiet und
dem Sourcegebiet durch eine mit dem p-dotierten Bodygebiet
verbundene hochdotierte p-leitende Zone, die an die Chipober
fläche geführt und durch einen Bonddraht mit dem Sourcegebiet
verbunden ist, vorgenommen wird. Eine andere Möglichkeit be
steht darin, die hochdotierte p-leitende Zone mittels eines
Metallkontaktes mit einem ebenfalls an die Chipoberfläche ge
führten und mit dem Sourcegebiet bzw. dem Siliziumsubstrat in
Verbindung stehenden hochdotierten n-leitenden Gebiet zu ver
binden.
Schließlich ist es aus US 5 160 985 bekannt, durch Hochenergi
eimplantation von Kobaltionen und Bildung von Kobaltsilizid
einen vergrabenen Kurzschluß zwischen dem Bodygebiet und dem
Sourcegebiet eines IGBT (Bipolartransistor mit isoliertem Ga
te) herzustellen.
Es ist nun Aufgabe der vorliegenden Erfindung, einen Source-
Down-Leistungs-MOSFET anzugeben, bei dem ein niederohmiger An
schluß des Bodygebietes an das Sourcegebiet sicher gewährlei
stet ist und bei dem ein Defekt in der Verbindung zwischen dem
Bodygebiet und dem Sourcegebiet allenfalls zu einer vollkommen
unkritischen Stillegung des Leistungstransistors in diesem Ge
biet führt; außerdem soll ein Verfahren zum Herstellen eines
solchen Source-Down-Leistungs-MOSFETs geschaffen werden.
Diese Aufgabe wird erfindungsgemäß durch einen Source-Down-
Leistungs-MOSFET mit den Merkmalen des Patentanspruches 1 ge
löst.
Ein vorteilhaftes Verfahren zum Herstellen eines solchen Sour
ce-Down-Leistungs-MOSFETs ist in Patentanspruch 12 angegeben.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus
den Unteransprüchen.
An dem erfindungsgemäßen Source-Down-Leistungs-MOSFET ist zu
nächst von Bedeutung, daß für einen n-Kanal-MOSFET anstelle
eines üblichen n-leitenden Halbleitersubstrates aus insbeson
dere Silizium ein p-leitendes Halbleitersubstrat verwendet
wird. Dies hat den Vorteil, daß als Emitter des parasitären
npn-Transistors lediglich das gesondert einzubringende n-
leitende Sourcegebiet verbleibt. Dieses Sourcegebiet ist, da
mit es als Source tatsächlich wirksam ist, mit dem p-leitenden
Halbleitersubstrat durch eine nicht gleichrichtende Verbin
dung, wie beispielsweise einen vergrabenen Metallkontakt,
kurzgeschlossen. Damit kann das p-leitende Halbleitersubstrat
den Sourcestrom zwischen dem Sourcegebiet und der Chiprücksei
te als Löcherstrom zum rückseitigen und mit dem Sourcegebiet
verbundenen Sourceanschluß führen.
Damit werden gegenüber dem Stand der Technik mit einem n-
leitenden Halbleitersubstrat für einen n-Kanal-MOSFET speziell
die folgenden Vorteile erzielt:
Wenn bei einer Vielzahl von Transistorzellen, die jeweils ent sprechend dem erfindungsgemäßen Source-Down-Leistungs-MOSFET aufgebaut sind, ein Kurzschluß zwischen einem p-leitenden Bo dygebiet und dem Sourcegebiet nicht funktionsfähig ist, so fällt die entsprechende Zelle zwar für die Leitfähigkeit des Leistungstransistors aus, was unerheblich ist, solange nur ein kleiner Anteil der Zellen fehlerhaft ist. Die Sperrfähigkeit und die Robustheit des Leistungstransistors im Lawinendurch bruch oder beim Abkommutieren der inversen Diode werden aber nicht beeinträchtigt, da das p-leitende Bodygebiet weiterhin direkt mit der Chiprückseite verbunden ist. Insbesondere führt ein mit einem Widerstand behafteter Kurzschluß einer Zelle so gar zu einer Verbesserung der Robustheit, da der Emitter des parasitären npn-Transistors dann schlecht angeschlossen ist, was bei einem Stromfluß durch den parasitären npn-Transistor zu einer Gegenkopplung führt.
Wenn bei einer Vielzahl von Transistorzellen, die jeweils ent sprechend dem erfindungsgemäßen Source-Down-Leistungs-MOSFET aufgebaut sind, ein Kurzschluß zwischen einem p-leitenden Bo dygebiet und dem Sourcegebiet nicht funktionsfähig ist, so fällt die entsprechende Zelle zwar für die Leitfähigkeit des Leistungstransistors aus, was unerheblich ist, solange nur ein kleiner Anteil der Zellen fehlerhaft ist. Die Sperrfähigkeit und die Robustheit des Leistungstransistors im Lawinendurch bruch oder beim Abkommutieren der inversen Diode werden aber nicht beeinträchtigt, da das p-leitende Bodygebiet weiterhin direkt mit der Chiprückseite verbunden ist. Insbesondere führt ein mit einem Widerstand behafteter Kurzschluß einer Zelle so gar zu einer Verbesserung der Robustheit, da der Emitter des parasitären npn-Transistors dann schlecht angeschlossen ist, was bei einem Stromfluß durch den parasitären npn-Transistor zu einer Gegenkopplung führt.
Beim Stand der Technik mit einem n-leitenden Halbleitersub
strat ist dagegen bei einem schlechten oder nicht vorhandenen
Kurzschluß zwischen Bodygebiet und Sourcegebiet zwar die Leit
fähigkeit des Leistungstransistors unverändert; seine Robust
heit und gegebenenfalls im Extremfall sogar seine Sperrfähig
keit sind aber verringert.
Wesentlich an der Erfindung ist insbesondere, daß die für die
Funktionsfähigkeit des Leistungs-MOSFET bedeutsame Verbindung
zwischen dem p-leitenden Bodygebiet und der Chiprückseite un
abhängig von Defekten bei der Herstellung allein durch den
Aufbau des MOSFETs mit dem p-leitenden Halbleitersubstrat si
chergestellt ist.
Für einen p-Kanal-Source-Down-Leistungs-MOSFET gelten entspre
chende Überlegungen, wie diese oben für einen n-Kanal-Source-
Down-Leistungs-MOSFET angegeben sind.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert, in deren Fig. 1 bis 5 jeweils Schnittbilder durch
verschiedene Ausführungsbeispiele des erfindungsgemäßen Sour
ce-Down-Leistungs-MOSFETs gezeigt sind.
In den Figuren werden einander entsprechende Bauteile jeweils
mit den gleichen Bezugszeichen versehen.
Fig. 1 zeigt einen Source-Down-Leistungs-MOSFET nach einem er
sten Ausführungsbeispiel der Erfindung mit einem p+-dotierten
Siliziumsubstrat 1, einem p-dotierten Gebiet 2, einem n-
dotierten Gebiet 3 und einem n+-dotierten Anschlußgebiet 4 für
einen Drainkontakt 5 mit einer Drainelektrode D.
Die Gebiete 2 und 3 können durch Epitaxie auf das Siliziumsub
strat 1 aufgebracht sein und aus mit Bor bzw. Phosphor dotier
tem Silizium bestehen. Das Gebiet 3 wirkt als Driftstrecke,
während das Gebiet 2 das Bodygebiet bildet. Das Gebiet 2 kann
auch durch Ausdiffusion aus dem hochdotierten Siliziumsubstrat
1 in die entsprechende epitaktische Schicht gebildet werden.
Durch das Gebiet 3 erstrecken sich Trenche 6, 7, deren Wände
und Böden ebenso wie die Oberfläche der Gebiete 3, 4 mit einer
Isolierschicht 8 aus beispielsweise Siliziumdioxid bedeckt
sind. Anstelle von Siliziumdioxid kann gegebenenfalls auch Si
liziumnitrid verwendet werden. Ebenso ist es möglich, für die
se Isolierschicht einen mehrlagigen Film aus verschiedenen
isolierenden Materialien vorzusehen. Das Innere der Trenche 6,
7 ist mit einem leitenden Material aus beispielsweise dotier
tem polykristallinem Silizium gefüllt, um so einen Gatekontakt
9 bzw. 10 zu bilden. Die beiden Gatekontakte 9, 10 sind vor
zugsweise miteinander verbunden und an eine Gateelektrode G
angeschlossen. Zwischen den Gatekontakten 9, 10 und dem Drain
kontakt 5 befindet sich noch eine Isolierschicht 11 aus bei
spielsweise ebenfalls Siliziumdioxid.
Am unteren Ende der Trenche 9, 10 sind n-dotierte Sourcegebie
te 12, 13 vorgesehen, die über nicht gleichrichtende Verbin
dungen 14, 15 mit dem p+-dotierten Substrat 1 verbunden sind.
Das p+-leitende Siliziumsubstrat 1 ist noch mit einem Source
kontakt 16 versehen, an den eine Sourceelektrode S angeschlos
sen ist.
Ein mögliches Herstellungsverfahren zum Erzeugen des Source-
Down-Leistungs-MOSFETs von Fig. 1 kann beispielsweise die fol
genden Schritte aufweisen:
- - Bereitstellen eines Siliziumsubstrates mit dem p+-leitenden Gebiet 1 und dem p-leitenden Gebiet 2,
- - Aufbringen einer n-leitenden epitaktischen Schicht zur Bil dung des Gebietes 3,
- - Ätzen der Trenche 6, 7,
- - Auftragen der Isolierschicht 8 zur Bildung der Gateoxide in den Trenchen 6, 7 in das Gebiet 3 und gegebenenfalls bis zum Substrat 1, 2,
- - Einbringen der n-leitenden Gebiete 12, 13 an den Böden der Trenche 6, 7 durch Ionenimplantation, um so das Sourcegebiet zu erzeugen,
- - gegebenenfalls gleichzeitig mit dem vorangehenden Verfah rensschritt ebenfalls durch Ionenimplantation Erzeugen des n+-leitenden Gebiets 4 als Drain-Anschlußgebiet,
- - Herstellen des Source-Body-Kurzschlusses durch die Verbin dung 14, 15,
- - Auffüllen der Trenche 6, 7 mit dem leitenden Material 9, 10 aus beispielsweise dotiertem polykristallinem Silizium.
Es folgen sodann noch die üblichen Schritte, wie das Anbringen
der Kontakte für Gate G, Drain D und Source S.
Die Herstellung des Source-Body-Kurzschlusses aus den nicht
gleichrichtenden Verbindungen 14, 15 kann beispielsweise durch
Implantation von Metallionen und nachfolgende Silizidbildung
erfolgen (vgl. hierzu insbesondere US 5 160 985).
Für die Herstellung der Verbindungen 14, 15 können auch andere
Prozesse verwendet werden. Beispielsweise ist es möglich, auf
eine Strukturierung für die Verbindungen 14, 15 zu verzichten
und eine durchgehende Verbindung 17 vorzusehen, die unstruktu
riert ist und, wie in Fig. 2 dargestellt, am unteren Ende der
Trenche 6, 7 oder, wie in Fig. 5 gezeigt, am unteren Ende der
Gebiete 12, 13 verlaufen kann. Der Source-Body-Kurzschluß mit
den leitenden Verbindungen 14, 15 bzw. 17 kann sich, wie in
den Fig. 1, 2 und 5 gezeigt ist, am pn-Übergang zwischen den
Gebieten 12, 13 und dem Siliziumsubstrat 1 befinden oder, wie
in Fig. 3 gezeigt ist, über eine größere Tiefe ausgedehnt
sein.
In den Ausführungsbeispielen der Fig. 1 bis 3 und 5 stellt das
Gebiet 2, das sich zwischen dem Sourcegebiet 12 bzw. 13 und
der Driftstrecke aus dem Gebiet 3 befindet, das Bodygebiet des
Leistungs-MOSFETs dar. Eine Alternative hierzu ist im Ausfüh
rungsbeispiel von Fig. 4 gezeigt.
Im Ausführungsbeispiel von Fig. 4 ist das Gebiet 3, das aus
einer epitaktischen Schicht besteht, dicker ausgebildet als in
den Ausführungsbeispielen der Fig. 1 bis 3. Hier wird ein Bo
dygebiet 18 bzw. 19 nach der Trenchätzung der Trenche 6, 7 und
vor dem Auffüllen der Trenche 6, 7 mit dem leitenden Material
9 bzw. 10 durch Implantation in den Trench 6 bzw. 7 und nach
folgende Ausdiffusion gebildet. Ein Vorteil des Ausführungs
beispiels von Fig. 4 besteht darin, daß die Kanallänge und die
Dotierung des Bodygebietes 18 bzw. 19 durch die sehr gut kon
trollierbaren Prozesse Diffusion und Implantation definiert
sind und nicht von der Dicke der epitaktischen Schicht oder
der Trenchtiefe der Trenche 6, 7 abhängen.
Auch im Ausführungsbeispiel von Fig. 5 sind die Bodygebiete
18, 19 in ähnlicher Weise strukturiert wie im Ausführungsbei
spiel von Fig. 4.
Die Dotierung des Bodygebietes 2 als p-leitende epitaktische
Schicht kann zwischen dem p+-leitenden Siliziumsubstrat 1 und
dem n-leitenden Gebiet 3, das auch durch Epitaxie hergestellt
ist, liegen (vgl. Fig. 1).
Da p-leitende Siliziumsubstrate im allgemeinen einen höheren
Schichtwiderstand als entsprechend dotierte, n-leitende Sili
ziumsubstrate haben, ist es von Vorteil, am Ende des Herstel
lungsprozesses, d. h. vor der Erzeugung des Rückseitenkontaktes
mit dem Kontakt 16 für die Sourceeelektrode 6 noch auf Wa
ferebene die Siliziumscheibe, die das Substrat 1 bildet, zu
dünnen, um einen geringen Serienwiderstand zu erhalten. Eine
Schichtdicke zwischen 100 und 200 µm für die Gebiete 1 bis 3
insgesamt wird bevorzugt.
1
p+
-leitendes Siliziumsubstrat
2
p-leitendes Bodygebiet
3
n-leitendes Gebiet
4
n+
-leitendes Anschlußgebiet
5
Drainkontakt
6
Trench
7
Trench
8
Isolierschicht
9
leitendes Gatematerial
10
leitendes Gatematerial
11
Isolierschicht
12
n-leitendes Sourcegebiet
13
n-leitendes Sourcegebiet
14
nicht gleichrichtende Verbindung
15
nicht gleichrichtende Verbindung
16
Sourcekontakt
17
nicht gleichrichtende Verbindung
18
p-leitendes Bodygebiet
19
p-leitendes Bodygebiet
D Drainelektrode
G Gateelektrode
S Sourceelektrode
D Drainelektrode
G Gateelektrode
S Sourceelektrode
Claims (17)
1. Source-Down-Leistungs-MOSFET mit einem Draingebiet (3, 4)
des einen Leitungstyps, einem Sourcegebiet (12, 13) des einen
Leitungstyps und einem Bodygebiet (2; 18, 19) des anderen, zum
einen Leitungstyp entgegengesetzten Leitungstyps, bei dem
das Draingebiet (3, 4), das Sourcegebiet (12, 13) und das Bodygebiet (2; 18, 19) in einem Halbleiterkörper angeordnet sind,
das Bodygebiet (2; 18, 19) mit dem Sourcegebiet (12, 13) durch eine nicht gleichrichtende Verbindung (14, 15; 17) kurzgeschlossen ist und
ein Drainanschluß (5) für das Draingebiet (3, 4) und ein Ga teanschluß (9, 10) für eine über dem Bodygebiet (2; 18, 19) liegende, von diesem durch eine Isolierschicht (8) getrennte und in einem Trench (6, 7) ausgebildete Gateelektrode (G) auf einer ersten Oberfläche des Halbleiterkörpers und ein Sourceanschluß (16) auf einer zur ersten Oberfläche gegen überliegenden zweiten Oberfläche des Halbleiterkörpers ange ordnet sind,
dadurch gekennzeichnet, daß
das Bodygebiet (2; 18, 19) und das Substrat des Halbleiter körpers ein zusammenhängendes Gebiet des anderen Leitung styps bilden und
das Sourcegebiet (12, 13) in das zusammenhängende Gebiet eingebettet ist.
das Draingebiet (3, 4), das Sourcegebiet (12, 13) und das Bodygebiet (2; 18, 19) in einem Halbleiterkörper angeordnet sind,
das Bodygebiet (2; 18, 19) mit dem Sourcegebiet (12, 13) durch eine nicht gleichrichtende Verbindung (14, 15; 17) kurzgeschlossen ist und
ein Drainanschluß (5) für das Draingebiet (3, 4) und ein Ga teanschluß (9, 10) für eine über dem Bodygebiet (2; 18, 19) liegende, von diesem durch eine Isolierschicht (8) getrennte und in einem Trench (6, 7) ausgebildete Gateelektrode (G) auf einer ersten Oberfläche des Halbleiterkörpers und ein Sourceanschluß (16) auf einer zur ersten Oberfläche gegen überliegenden zweiten Oberfläche des Halbleiterkörpers ange ordnet sind,
dadurch gekennzeichnet, daß
das Bodygebiet (2; 18, 19) und das Substrat des Halbleiter körpers ein zusammenhängendes Gebiet des anderen Leitung styps bilden und
das Sourcegebiet (12, 13) in das zusammenhängende Gebiet eingebettet ist.
2. Source-Down-Leistungs-MOSFET nach Anspruch 1,
dadurch gekennzeichnet, daß
die nicht gleichrichtende Verbindung (14, 15; 17) durch einen
metallischen Kurzschluß gebildet ist.
3. Source-Down-Leistungs-MOSFET nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die nicht gleichrichtende Verbindung (14, 15; 17) durch eine
unstrukturierte Metallschicht gebildet ist.
4. Source-Down-Leistungs-MOSFET nach einem der Ansprüche 1 bis
3,
dadurch gekennzeichnet, daß
die nicht gleichrichtende Verbindung (14, 15; 17) aus einem
Metallsilizid gebildet ist.
5. Source-Down-Leistungs-MOSFET nach einem der Ansprüche 1 bis
4,
dadurch gekennzeichnet, daß
die nicht gleichrichtende Verbindung (14, 15; 17) wenigstens
teilweise an die Isolierschicht (8) im Trench (6, 7) angrenzt.
6. Source-Down-Leistungs-MOSFET nach einem der Ansprüche 1 bis
5,
dadurch gekennzeichnet, daß
das Bodygebiet (2; 18, 19) von dem Trench (6, 7) beabstandet
ist und daß das Sourcegebiet von dem Bodygebiet (18, 19) umge
ben ist.
7. Source-Down-Leistungs-MOSFET nach Anspruch 3,
dadurch gekennzeichnet, daß
die Metallschicht an den Trench (6, 7) angrenzt.
8. Source-Down-Leistungs-MOSFET nach Anspruch 3,
dadurch gekennzeichnet, daß
die Metallschicht von dem unteren Ende des Trenches (6, 7) be
abstandet ist.
9. Source-Down-Leistungs-MOSFET nach einem der Ansprüche 1 bis
8,
dadurch gekennzeichnet, daß
das Draingebiet (3, 4) aus einer hochdotierten Anschlußzone
(4) und einer schwächer als diese dotierten Driftstrecke (3)
gebildet ist.
10. Source-Down-Leistungs-MOSFET nach einem der Ansprüche 1
bis 9,
dadurch gekennzeichnet, daß
das Bodygebiet (2; 18, 19) p-dotiert ist.
11. Source-Down-Leistungs-MOSFET nach einem der Ansprüche 1
bis 10,
dadurch gekennzeichnet, daß
die Schichtdicke eines aus dem Draingebiet (3, 4), dem Source
gebiet (12, 13) und dem Bodygebiet (2; 18, 19) sowie einem
Substrat (1) des anderen Leitungstyps gebildeten Wafers 100
bis 200 µm beträgt.
12. Verfahren zum Herstellen des Source-Down-Leistungs-MOSFETs
nach einem der Ansprüche 1 bis 11,
gekennzeichnet durch die folgenden Verfah
rensschritte:
- a) Bereitstellen eines Siliziumsubstrates (1) des anderen Leitungstyps,
- b) Aufbringen einer epitaktischen Schicht (3) des einen Lei tungstyps auf das Substrat (1),
- c) Ätzen von Trenches (6, 7) in die epitaktische Schicht (3), gegebenenfalls bis in das Substrat (1, 2),
- d) Aufbringen einer Isolierschicht (8) als Gateoxid,
- e) Implantieren der Sourcegebiete (12, 13) durch die Trenches (6, 7),
- f) Herstellen eines Source-Body-Kurzschlusses durch Einbrin gen einer nicht gleichrichtenden Verbindung (14, 15; 17) und
- g) Auffüllen der Trenches (6, 7) mit einem leitenden Material (9, 10) als Gateelektrode.
13. Verfahren nach Anspruch 12,
dadurch gekennzeichnet, daß
der Schritt (f) durch Implantation von Metallionen und nach
folgende Silizidbildung vorgenommen wird.
14. Verfahren nach Anspruch 12 oder 13,
dadurch gekennzeichnet, daß
die nichtleitende Verbindung (14, 15; 17) strukturiert oder
unstrukturiert hergestellt wird.
15. Verfahren nach einem der Ansprüche 12 bis 14,
dadurch gekennzeichnet, daß
das Bodygebiet (18, 19) durch Implantation in den Trench (6,
7) und nachfolgende Ausdiffusion erzeugt wird.
16. Verfahren nach einem der Ansprüche 12 bis 14,
dadurch gekennzeichnet, daß
das Bodygebiet (2) durch Epitaxie hergestellt wird.
17. Verfahren nach einem der Ansprüche 12 bis 16,
dadurch gekennzeichnet, daß
der Wafer gedünnt wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10042226.8A DE10042226B4 (de) | 2000-08-28 | 2000-08-28 | Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10042226.8A DE10042226B4 (de) | 2000-08-28 | 2000-08-28 | Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10042226A1 true DE10042226A1 (de) | 2002-03-28 |
| DE10042226B4 DE10042226B4 (de) | 2014-12-24 |
Family
ID=7654058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10042226.8A Expired - Fee Related DE10042226B4 (de) | 2000-08-28 | 2000-08-28 | Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10042226B4 (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10239310A1 (de) * | 2002-08-27 | 2004-03-25 | Infineon Technologies Ag | Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht |
| DE10333556A1 (de) * | 2003-07-23 | 2005-03-03 | Infineon Technologies Ag | Halbleiterbauelement |
| DE102004052153A1 (de) * | 2004-10-26 | 2006-04-27 | Infineon Technologies Ag | Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite |
| CN115458582A (zh) * | 2022-08-15 | 2022-12-09 | 天狼芯半导体(成都)有限公司 | 一种氮化镓hemt器件及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116417347A (zh) * | 2021-12-31 | 2023-07-11 | 无锡华润上华科技有限公司 | 具有结型场板的dmos器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2787921B2 (ja) * | 1989-01-06 | 1998-08-20 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| JP3291958B2 (ja) * | 1995-02-21 | 2002-06-17 | 富士電機株式会社 | バックソースｍｏｓｆｅｔ |
| DE19801313C2 (de) * | 1998-01-15 | 2001-01-18 | Siemens Ag | FET mit Source-Substratanschluß |
-
2000
- 2000-08-28 DE DE10042226.8A patent/DE10042226B4/de not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10239310A1 (de) * | 2002-08-27 | 2004-03-25 | Infineon Technologies Ag | Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht |
| DE10239310B4 (de) * | 2002-08-27 | 2005-11-03 | Infineon Technologies Ag | Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht |
| DE10333556A1 (de) * | 2003-07-23 | 2005-03-03 | Infineon Technologies Ag | Halbleiterbauelement |
| DE10333556B4 (de) * | 2003-07-23 | 2006-07-06 | Infineon Technologies Ag | Halbleiterbauelement mit verbesserter Kommutierung |
| DE102004052153A1 (de) * | 2004-10-26 | 2006-04-27 | Infineon Technologies Ag | Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite |
| DE102004052153B4 (de) * | 2004-10-26 | 2016-02-04 | Infineon Technologies Ag | Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung |
| CN115458582A (zh) * | 2022-08-15 | 2022-12-09 | 天狼芯半导体(成都)有限公司 | 一种氮化镓hemt器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10042226B4 (de) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102017124871B4 (de) | Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung | |
| DE69315239T2 (de) | VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik | |
| DE19638439C2 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren | |
| DE69331915T2 (de) | MIS-Feldeffekttransistor mit hoher Spannungsfestigkeit und integrierte Halbleiterschaltung | |
| DE102009002944B4 (de) | Halbleitervorrichtung | |
| DE10161129B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE102008045488B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
| DE69224740T2 (de) | Vertikale halbleiteranordnung mit isoliertem gate und verfahren zu ihrer herstellung | |
| DE102007029121B3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement | |
| DE102012103369B4 (de) | Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement | |
| DE102012205742B4 (de) | Vertikale Halbleiteranordnung und Verfahren zur Herstellung | |
| DE10203164A1 (de) | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE19649686A1 (de) | Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) | |
| DE112011101254T5 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
| DE102005041793B4 (de) | Top Drain MOSgated Einrichtung und Herstellungsprozess dafür | |
| DE112006000522T5 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE102020202635A1 (de) | Halbleitervorrichtung | |
| DE19722441C2 (de) | IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung | |
| DE69418638T2 (de) | Halbleiterbauelement vom MIS-Typ | |
| DE102006047244B4 (de) | Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben | |
| DE69511160T2 (de) | Herstellungsverfahren für ein Halbleiterbauelement mit DMOS-Transistor | |
| DE102014013947A1 (de) | Halbleiterbauelement | |
| DE10225860A1 (de) | Halbleiterbauteil | |
| DE102016104757B4 (de) | Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors | |
| DE69430939T2 (de) | Intelligentes Leistungsbauelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| R016 | Response to examination communication | ||
| R018 | Grant decision by examination section/examining division | ||
| R020 | Patent grant now final | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |