DE2143442B2

DE2143442B2 - Anordnung zur Erzeugung von Speicheradressen bei einem Zeitvielfachdatennetzwerk

Info

Publication number: DE2143442B2
Application number: DE19712143442
Authority: DE
Inventors: George Aneurin Bishop's Stortford Hertfordshire Howells (Ver. Koenigreich)
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1970-09-02
Filing date: 1971-08-31
Publication date: 1980-05-08
Also published as: SE369451B; ES394671A1; GB1303270A; DE2143442A1; AU462199B2; AU3303571A; CH547584A; DE2143442C3; BE772073A; FR2107164A5; NL7111997A

Description

Die Anmeldung betrifft eine Anordnung zur Erzeugung von Speicheradressen bei einem Zeitvielfach-Daten-Netzwerk mit unterschiedlichen Geschwindigkeiten. Die digitalen Daten sind dabei entweder im Raster oder im Bit verschachtelt und werden durch eine Datenvermittlungsanlage im Zeitvielfachbetrieb durchgeschaltet. Eine solche Datenvermittlungsanlage benötigt Speicherplätze für den Raster- oder Bitinhalt der gesamten Vielfachkanalrahmen, um eine Datenübertragung zwischen Kanälen in verschiedenen Zeitlagen zu ermöglichen. Es werde ein System betrachtet, welches die folgende Kanalaufteilung enthält:

a) 12 KBit/s-Kanäle mit 16 Kanälen zu 750 Bit/s

b) 12 KBit/s-Kanäle mit 4 Kanälen zu 3 KBit/s

c) 12 KBit/s-Kanäle mit einem Kanal zu 12 KBit/s.
Der bei a) benötigte Speicherplatz muß für 16 Raster

oder Bit ausreichen, bei b) für 4 Raster oder Bit und bei c) für ein Raster oder Bit.

Vier 12 KBit/s-Kanäle werden zweckmäßigerweise zusammengefaßt, um eine 48 KBit/s-Gruppe für Übertragungsleitungen mit hoher Geschwindigkeit zu bilden.

Zusätzlich ist es notwendig, daß die Rahmen, die die Einfügung der Raster oder Bits definieren, zeitlich nicht variieren gegenüber den Rahmen, die das Auslesen der Raster vom Speicher definieren. Es würde sich sonst ergeben, daß Raster oder Bit verloren gehen oder erzeugt werden, wenn die Rahmen relativ schwanken. Eine Anpassung der Rahmen ist jedoch nicht unbedingt notwendig.

Infolge der Laufzeitverzögerung ist es nicht möglich, daß die Rahmen in allen Stellen angepaßt sind. Die Laufzeitverzögerung in der Übertragungsleitung entspricht etwa 7 ms je Meile und ist temperaturabhängig. Bei verdrillten Paaren beträgt die Änderung der Verzögerung je Grad C etwa 5%. In der Praxis ergibt es sich also, daß die ankommenden und abgehenden Rahmen an einem Schaltpunkt nicht notwendigerweise angepaßt sind, d. h. sie haben eine feste Fehlanpassung.

Um eine feste Rahmenbeziehung zu erhalten ist ein "> zusätzlicher Speicherraum notwendig, der die temperaturbedingten Änderungen der Verzögerung kompensiert. Um den notwendigen Speicherplatz abzuschätzen, wird die Wirkung einer Laufzeit über 100 Meilen betrachtet. Die Lauf zeitverzögerung beträgt dann κι 7000T1S und die temperaturabhängige Änderung beträgt 35 ms je Grad C. Ein Bit in einem 48 KBit/s-Kanal entspricht etwa 20 ms, so daß 3 Speicherbit wahrscheinlich ausreichen,um die Temperatureffekte zu unierdrükken. Ein Konzentrator kann mit einer Zahl von π Netzwerkvielfachstufen und mit einer oder zwei Daienvermitdumgszentralen über 48 KBit/s-Kanäle verbunden werden.

Um die djrch Temperatureinflüsse auftretenden Laufzeiländerungen bei Fernmelde-PCM-Vermittlungs- 2<> anlagen ausgleichen zu können, ist es aus der DE-AS 19 04 591 bekannt, die ankommenden Signale in wenigstens zwei Zwischenspeichern aufeinanderfolgend einzuspeichern und nach einer bestimmten Zeit wiederauszuspeichern.

_>; Die Verbindung der Speicher mit dem Eingang und mit dem Ausgang geschieht über Schalter, die von je einem Umlaufspeicher gesteuert werden, der über eine Synchronisiereinrichtung in Abhängigkeil von den ankommenden Signalen so gesteuert wird, daß die je in Zeitfach ankommende Information jeweils in einem Zwischenspeicher eingespeichert wird

Diese Anordnung ist aber bei einem Datennetz mit unterschiedlichen Geschwindigkeiten nicht einsetzbar.

Damit die ankommenden Informationen zu dem

r> örtlichen Speicher übertragen werden können, müssen die ankommenden Raster oder Bits für die Adressierung und Lesung in den entsprechenden Abtastperioden gespeichert werden.

Der Erfindung liegt die Aufgabe zugrunde, eine Mt Anordnung zur Erzeugung von Speicheradressen bei einem Zeitvielfach-Datcn-Net/werk mit unterschiedlichen Geschwindigkeiten zu schaffen, das sehr einfach aufgebaut ist.

Dies wird erfindungsgemäß dadurch erreicht, daß die π Speicherplätze die für Informationen gleicher Geschwindigkeit bestimmt sind, jeweils zu einer Gruppe zusammengefaßt sind, daß je Geschwindigkeit eine Einrichtung zur Abgabe einer Basisadresse und ein Zähler, der beim Empfang von Signalen dieser ">o Geschwindigkeit weiteigeschaliet wird, vorgesehen sind und daß die jeweilige Speicheradresse aus der Basisadresse und dem Zählersland zusammengesetzt wird.

Die Erfindung ist nun im folgenden anhand der η Ausführungsbeispiele und in Verbindung mit den Zeichnungen näher beschrieben. Es zeigt

Fig. 1 den Vielfachaufbau eines 48 KBit/s-Übertrugungskanals mit Zeichenvielfach

Fig. 2 den Vielfachaufbau eines 48 KBit/s-Übcrtra-Wi gungskanals mit Bitvielfach

Fig.3 die Organisation eines Speichers einer Vermittlungsstelle für verschiedene Übertraglingsgeschwindigkeiten und

Fig. 4 die Abtasttechnik für eine Gruppe von ir> Vielfachkanälen.

Bei Kanälen mit Zeichenvielfach können die Zeichen z.B. in einem 10-Bit-Rasterformat übertragen werden. Dieses Rasterformat enthält 8 Bit für die Nachrichtenin-

formation, ein Paritätsbit und ein Zustandsbit, das angibt, ob die Nachricht von einem Teilnehmer ausgeht oder ob sie aus Netzwerksteuersignalen besteht.

Die in F i g. 1 dargestellte Vielfachstruktur basiert auf einem Untervielfach in den vier 12 KBit/s-Kanälen, so daß man Gruppen von Kanälen -.rhält, die entsprechend ihren Geschwindigkeiten gruppiert sind, und jede Kanalgruppe nur eine Bitgeschwindigkeit hat. Die Kanäle A. B, Cund Dsind 12 KBil/s-Metzwe.kübertragungikanäle, die eine Informationsübertragung von 9,6 KBit/s ermöglichen. Jeder 12 KBii/s-Kanal kann ein Untervielfach auf Zeitmultiplexbasis haben und enthält dann entweder vier 3 KBit/s-Netzwerkkanäle (2,4 KBit/s für Information) oder sechzehn 750-Bit/s-Neizwerkkanäle (600 Bit/s Information). Die in F i g. 1 dargestellte Struktur ist wie folgt:

12KBit/s-Kanal/4enthält4 χ 3 KBit/s-Kanäle
12 KBit/s-Kanal ßenthält 16 χ 750 KBit/s-Kanäle
12 KBit/s-Kanal Centhält 1 χ 12 KBit/s-Kanäle
12 KBit/s-Kanal Denthält 1 χ 12 KBit/s-Kanäle

Aus F i g. 1 läßt sich entnehmen, daß die Adressierung der Kanäle durch eine Kanal- oder Rasterzählung innerhalb der verschiedenen Rahmen durchgeführt werden kann. Der einzige Rahmen, der durch Synchronisationsbits definiert werden muß, ist der des 750 Bit/s-Rasters, da die anderen R Innen durch Zählvorgänge unter Bezugnahme auf diesen Rahmen identifiziert werden können.

Die entsprechende Struktur für ein BitviclOich ist in Fig. 2 dargestellt; zu diesem Diagramm gehört folgende Struktur:

12 KBit/s-Kanal Λ enthält 4 χ 3 KBii/s-Kanäle
12 KBit/s-Kanal /ienthält 16 χ 750 Bii/s-Kanäle
12 KBit/s-Kanal Centhält 1 χ 12 KBit/s-Kanäle

Die notwendige Speicheranordnung ist in I i g. j dargestellt. Man erkennt, daß die Speicher für Kanäle mit gleicher Bitgeschwindigkeit zusammengefaßt sind.

Es ist eine geeignete Speicherzellen-Anordnung notwendig, um eine relativ einfache Zuordnung zwischen der Übcrtragungskanaladrcsse und der entsprechenden Speicheradresse zu realisieren.

Die Speicherung von Raslern oder Bits im Rahmenspeicherbereich beinhaltet eine Abtastung der Eingangsrasterfolgen mit 48 KBit/s und die Zuordnung der Abtastzeit jedes Rasters zu der entsprechenden Adresse im Speiche/, wo dieses Raster plaziert werden muß, d. h. Zuordnung der Kanalrasteradrcsse zur Speicheradresse.

Das Abtastverfahren ist in F i g. 4 näher erläutert. Die Haupt(große) Abtastperiode enthält soviel Gruiid-(kleine) Abtastpcrioden, wie 12 KBit/s-Kanäle in dem 48 KBit/s-Kanal enthalten sind. In diesem Beispiel sind es 4 Grundabtastperioden. Um die Abtastung durchzuführen wird angenommen, daß jeder 48 KBit/s-Kanal ein Ausgangsregister oder Bitregister hat, das für eine Raster- oder Bitperiode speichert Bei einem 48 KBit/s-Kanal und einem 10-Bit-Raster ergibt dies 208 ms je Raster und 20,8 ms je Bit. Bei einer Speicheranordnung nach Fig. 3 wird die einem ankommenden Kanal oder Rasier entsprechende Adresse abgeleitet, indem folgendes addiert wird:
a) Die Grundadresse, die den Beginn des Speicherbereiches anzeigt, der der bestimmten Kanalgeschwindigkeitsgruppe entspricht — Gruppenbasisadresse (x oder y oder χ für die 3 Bitgeschwindigkeitsgruppen).

b) Die Adresse des bestimmten 12 KBit/s-Kanals innerhalb der entsprechenden Kanalgeschwindigkeitsgruppe — Rahmenbasisadresse (n ■ 2^ΛΙ).
cj Die Adresse des Inforrr.ationskanals innerha'b des eigenen 12 KBit/s-Rahmens — Rahmenkanaladresse (m).

Es gibt 2" Kanäle in einem Untervielfach-12 KBit/s-Kanal. m ist die Adresse eines Kanales innerhalb eines Untervielfach-12 KBit/s-Kanals, d. h.

0<//;<2H
Daraus ergibt sich:

ι- Kanalgeschwindigkeit

l-'orni der Adresse

750 Bit/s
3 KBit/s
12 KBit/s

-v + π- 2⁴ +

y + a ■ 2' +
ζ + η

Die Basisadressen x. y, /. werden in festverdrahteten Registern, die einstellbar sind, vorgegeben.

Die Werte werden in Abhängigkeit von den Kanalanforderungen gewählt, sie müssen jedoch bei Erweiierungen leicht einstellbar sein.

Die Rahmenbasisadresse ist dadurch verfügbui, daß diese Information ständig gespeichert wird und daß sie übereinstimmend mit dem entsprechenden Rasier zum Zugriff freigegeben wird. Die Adresse hat die Form π · 2H so daß es nur notwendig ist, den Wert π zu speichern, vorausgesetzt, daß andere Mittel verfügbar sind, um die Kanalgeschwindigkeit zifdefinieren.

Jeder 12 KBit/s-Kanal wird in jeder Hauptabtastperiode abgetastet, während der eine Raster oder Bit zum Vermittiungsspeicher übertragen wird. Die Zugriffsreihenfolge innerhalb einer Hauptabtastperiode ist konstant. Wenn das entsprechende Bitgeschwindigkeitengruppcnzeichen der 12 KBit/s-Kanäle zusammen mit den Daten vorliegt und ein Zähler je Bitgeschwindigkeit verwendet wird, um die Zahl der Kanäle jeder Bitgeschwindigkeit zu zählen, dann ist der Inhalt dieser Zähler die entsprechende Rahmenbasisadresse, unter der Voraussetzung, daß sie zu Beginn jeder Muuptabtastpcriode auf 0 zurückgestellt sind.

Damit die Adressierung der ankommenden Kanäle und der abgehenden Kanäle kompatibel ist, ist es notwendig, daß sich die Abtastzählfolgen auf entsprechende Gruppen von 12 KBit/s-Kanäle beziehen. Für die Abtast- und Zühlvorgänge ist es zweckmäßig, wenn sieden 12 KBit/s-Kanalrahmen zugeordnet sind.

Die Rahmenkanaladresse k^nn durch einen 6-Bit-Binärzähler erzeugt werden, der bei jeder Grundabtastperiode fortgeschaltet und mit 750 Bit/s-Rahmen zurückgestellt oder synchronisiert wird. Die Rahmenkanaladresse wird durch die vier höchstwertigen Bits bei den 750 Bit/s-Kanälen und durch die mittleren beiden Bits bei 3 KBit/s-Kanälen angegeben.

Ein anderes Verfahren beruht darauf, daß die 12 KBit/s-Rahmenzuweisung für die 3 KBit/s- oder die 750 Bit/s-Rahmen am Vermittlungseingang vorgesehen wird. Dieses bedeutet Anpassung der obengenannten Hauptabtastperiode. Dann stellt die Verzögerung in Teilen von 12 KBit/s-Rahmen (4 Raster oder Bits im Ausführungsbeispiel) der ankommenden 3 KBit/s oder 750 Bit/s-Rahmen in bezug auf den entsprechenden Vermittlungsrahmen eine äquivalente Verschiebung der Kanalposition in dem Rahmen dar. Eine Korrektur der

Verzögerung kann erreicht werden durch Änderung der Kanalspeicheradrcsse unier der Voraussetzung, daß entsprechende Raster oder Bits mit dem Vcrzögemiigsfaktor bezeichnet werden (in [einheilen des 12 Kßil/s-Rahmen). l'ine solche Rahmenanpassiing benötigt je 48 KBit/s-Kanal 4 zusätzliche Raster oder Bits für die Speicherung. Da die Positionsänderung des ankommenden Rasters oder Bits in bezug auf den örtlichen Rahmen nicht bekannt ist, kann ein gemeinsamer Rahmenkanaladressenzähler verwendet werden. Daraus ergibt sich, daß die oben beschriebene Adressenbildung durch die weiteren Additionsvorgange, die mit dem VeiY.ögeniii.Ksfaktc>r zusammenhängen, etwas komplizierter wird.

Um die 12 KBil/s-Rahnienanpassung mit den 4 Raster- oder Bitspeichern durchzuführen, benötigt man einen 2 Bitzähler je 48 KBit/s-Kanal. um die 4 Kanäle zu adressieren.

Hierzu 4 Blatt /eichnunücn

Claims

Patentansprüche:

1. Anordnung zur Erzeugung von Speicheradressen bei einem Zeitvielfaeb-Dalen-Netzwerk mit unterschiedlichen Geschwindigkeiten, dadurch gekennzeichnet, daß die Speicherplätze, die für Informationen gleicher Geschwindigkeit bestimmt sind, jeweils zu einer Gruppe zusammengefaßt sind, daß je Geschwindigkeit eine Einrichtung zur Abgabe einer Basisadresse und ein Zähler, der behn Empfang von Signalen dieser Geschwindigkeit weitergeschaltet -wird, vorgesehen sind und daß die jeweilige Speicheradresse aus der Basisadresse und dem Zählerstand zusammengesetzt ¹WiTd.

2. Anordnung nach Anspruch i, dadurch gekenn-.zeictaiet, daß je Geschwindigkeit Ewei Zähler vorgesehen sind,-von denen der eine zu Beginn jedes Rahmens und der andere zu Beginn jedes Kanals weitergeschaltet wird.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Synchronisierkombinaiion jeweils zu Beginn eines Rasterrahmens der Kanäle mil der geringsten Geschwindigkeit übertragen wird, und daß damit die Stellung der Zähler für alle Geschwindigkeiten geprüft wird.