DE2149761A1 - Halbleiterelement mit negativem Widerstand - Google Patents
Halbleiterelement mit negativem WiderstandInfo
- Publication number
- DE2149761A1 DE2149761A1 DE19712149761 DE2149761A DE2149761A1 DE 2149761 A1 DE2149761 A1 DE 2149761A1 DE 19712149761 DE19712149761 DE 19712149761 DE 2149761 A DE2149761 A DE 2149761A DE 2149761 A1 DE2149761 A1 DE 2149761A1
- Authority
- DE
- Germany
- Prior art keywords
- negative resistance
- semiconductor element
- voltage
- gate electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/40—Thyristors with turn-on by field effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/131—Thyristors having built-in components
- H10D84/138—Thyristors having built-in components the built-in components being FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
- H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
- H10D84/406—Combinations of FETs or IGBTs with vertical BJTs and with one or more of diodes, resistors or capacitors
Landscapes
- Thyristors (AREA)
- Semiconductor Memories (AREA)
Description
| PATENTANWÄLTE | 2H9761 |
| Dipi.-chem. Dr. D. ThoiTisen Dipi.-ing. H.Tiedtke Dipl.-Chem. G. BÜhHng Dipl.-Ing. R. ΚΐΠΠΘ |
MÜNCHEN 15 KAISER-LUDWIG-PLATZ 6 TEL. 0Θ11/530211 530212 CABLES: THOPATENT TELEX: FOLGT |
| Dipi.-ing. W.Weinkauff |
FRANKFURT(MAIN)50
FUCHSHOHL 71 TEL. 0611/514808 |
Antwort erbeten nach: Please reply to>
8000 München 15 5. Oktober 1971
Matsushita Electric Industrial Co., Ltd. Osaka, Japan
Halbleiterelement mit negativem Widerstand
Die Erfindung bezieht sich auf ein Halbleiterelement mit negativem Widerstand, das eine Speichereigenschaft mit
hoher Stabilität und Reproduzierbarkeit besitzt und von dem eingespeicherte Information beliebig häufig herausgelesen
werden kann.
Das erfindungsgemäße Halbleiterelement mit negativem Widerstand besitzt zumindest vier Halbleiterbereiche mit p-.oder
n-Leitfähigkeit, eine Isolierschicht, die Ladung®träger-Fangzentren
(Trappingzentren) enthält und sich über zumindest drei der Halbleiterbereiche erstreckt, und eine auf der Isolierschicht
angeordnete Torelektrode als Steuereinrichtung* so daß ein dieser Torelektrode eingegebenes Signal gespeichert werden
kann. 209816/1390
2Η976Ί
Die Erfindung wird im folgenden anhand schematischer Zeichnungen an Ausführungsbeispielen näher erläutert.
Fig. 1 zeigt einen Querschnitt einer Ausführungsform
des erfindungsgemäßen Halbleiterelements;
Fig. 2 zeigt eine grafische Darstellung von statischen
Kennwerten der Aus führungs form nach Fig. 1; und
Fig. 3 zeigt einen Querschnitt einer anderen Ausführungsform des erfindungsgemäße,n Halbleiterelements.
In Fig. 1 ist ein n-leitfähiges Halbleitersubstrat
mit der Bezugsziffer 1 bezeichnet. In dem Substrat 1 sind p-Leitfähigkeitsbereiche
2 und 3 gebildet. Auf dem p-Bereich 2 ist eine Elektrode 4 angeordnet. In dem p-Bereich 3 ist ein n-Bereich
5 gebildet. Auf dem n-Bereich 5 ist eine Elektrode 6 angeordnet. Zwischen den p-Bereichen 2 und 3 ist auf der Oberfläche des
Substrats 1 eine viele Ladungsträger-Fangzentren aufweisende Isolierschicht 7 gebildet, auf der eine Torelektrode 8 vorgesehen
ist.
Dieses in der vorstehend beschriebenen Weise aufgebaute
Element besitzt zwischen den Elektroden 4 und 6 einen pnpn-Aufbau und zeigt wie ein Thyristor eine negative Widerstandscharakteristik.
Demzufolge ist die Ein-Aus-Steuerung des zwischen den Elektroden 4 und 6 fließenden Stroms durch Steuerung der
Schwellenspannung des negativen Widerstandes mittels eines an
209816/1390
die Torelektrode 8 angelegten Potentials möglich. Da in der
Isolierschicht 7 des Elements viele Ladungsträger-Fangzentren vorliegen, wird ferner durch das Einfangen von elektrischen
Ladungen in diesen Ladungsträger-Fangzentren eine Speicherwirkung entwickelt. Es ist zu bemerken, daß das gleiche Ergebnis
erhalten werden kann, wenn die η-Bereiche durch p-Bereiche und die p-Bereiche durch η-Bereiche ersetzt werden.
Im folgenden wird ein Verfahren zur Herstellung der in Fig. 1 gezeigten Ausführungsform des erfindungsgemäßen Halbleiters
und dessen Betriebsweise erläutert. In der Oberfläche eines n-Siliciumsubstrats 1 werden durch Eindiffundierung von
Bor als Verunreinigungsstoff p-Bereiche 2 und 3 gebildet, wie dies aus Fig. 1 ersichtlich ist. Dann wird ein η -Bereich 5
durch ßindiffundierung von Phosphor in dem p-Bereich 3 gebildet,
wie dies ebenfalls aus Fig. 1 ersichtlich ist. Durch thermische Oxydation wird über der so behandelten Oberfläche des Substrats
1 ein Siliciumdioxyd-(SiOp)-Film gebildet, und dann wird Photoätzen zur Entfernung nicht notwendiger Abschnitte des SiO_-
Films durchgeführt, was zu einer Isolierschicht 7 führt. In die
Isolierschicht 7 wird Gold (Au) eindiffundiert. Die Elektroden
4,6 und 8 bestehen aus einem Aluminiumdampfniederschlag. Auf
.diese Weise wird ein Element mit pnpn-Aufbau hergestellt. In
Fig. 2 ist die statische Kennlinie dieses Elements gezeigt, worin ein Strom-Spannungsdiagramm mit einer als Parameter an .
die Torelektrode 8 angelegten Spannung gebildet ist.
Wird eine Spannung an die Torelektrode 8 angelegt, 209816/ 1390
2H9761
werden elektrische Ladungen in die SiO_-Schicht 7 eingegeben
und dann von den durch die diffundierten Gold-(Au)-Atomen gebildeten Pangzentren eingefangen. Daher bleibt die SiOp-Isolierschicht
7 geladen, selbst nachdem die der Torelektrode 8 zugeführte Spannung verschwindet. Demzufolge besteht ein
elektrisches Feld, das der zuvor angelegten Torspannung - oder strenger den eingefangenen Ladungen - zugemessen werden kann,
weiter fort; und dieses Feld beeinflußt die pn-übergang zwischen
dem p-Bereich 2 und dem n-Substrat 1 und zwischen dem p-Bereich 3 und dem n-Substrat 1. Das bestehende Feld dient dazu, eine
gespeicherte Schwellenspannung zwischen den Elektroden 4 und zu bilden. Wird nämlich eine bestimmte Spannung an die Torelektrode
8 angelegt, beginnt das Element bei entsprechender Schwellenspannung zwischen den Elektroden 4 und 6 zu leiten. Dann
wird die Torspannung weggenommen. Das Torfeld infolge der Spannung
bleibt jedoch bestehen, da die elektrischen Ladungen noch in den Fangzentren der Isolierschicht 7 eingefangen sind und
ein elektrisches Feld bilden. Wird eine Spannung an das Element zwischen den Elektroden 4 und 6 angelegt, ohne daß irgendeine
Spannung an der Torelektrode 8 anliegt, beginnt das Element
bei einer Schwellenspannung zu leiten, die die gleiche ist, als wenn eine Torspannung vorliegt, die gleich der anfänglich an
..die Torelektrode 8 angelegten Torspannung ist. Somit wird die
von der Torspannung abhängige Schwellenspannung gespeichert.
In Fig. 3 ist eine andere Ausführungsform des erfindungsgemäßen
Halbleiterelements gezeigt. In dieser Ausführungsform ist das verwendete Substrat Galliumarsenid (GaAs). Die
209816/1390
in Pig. 3 gezeigten ρ- und η-Bereiche sind durch Kristallwachsen
gebildet.
In Fig. 3 ist ein n-leitfähiges GaAs-Substrat mit der
Bezugsziffer 9 bezeichnet. Auf beiden Seiten des Substrats 9 sind p-Bereiche 10 und 11 gebildet. Ein n-Bereich 12 ist auf
den p-Bereich 11 aufgebracht worden. An dem p-Bereich 10 ist eine Elektrode 13 befestigt. Durch eine geeignete Technik sind
Nuten 16a und 16b gebildet. Isolierschichten 15a und 15b sind derart gebildet, daß sie die Nuten 16a und 16b auskleiden oder
das n-Substrat 9» den p-Bereich 11 und den n-Bereich 12 überdecken, die in den Nuten 16a und 16b freiliegen, wie dies in
Fig. 3 gezeigt ist. Die Isolierschichten 15a und 15b sind durch
Dampfniederschlag von SiO„ gebildet, dem Gold Au hinzugefügt
wurde. Auf den Isolierschichten 15a bzw. 15b sind hauptsächlich auf den Oberflächen in und in der Nähe der Nuten 16a und 16b
Elektroden 17a bzw. 17b zur Bildung von Feldeffekt-Toren gebildet. Eine Elektrode 14 ist zwischen den Nuten 16a und 16b
auf der Oberfläche des n-Bereichs 12 angeordnet. Somit wird ein pnpn-Element mit einer negativen Widerstandscharakteristik
gebildet. Bei Steuerung mit einer an die Feldeffekttorelektroden 17a und 17b angelegten Spannung folgt die Strom-Spannungskenn-.linie
des Elements einer Gruppe von Kurven, die gleich den in Figur 2 gezeigten sind. In der Ausführungsform nach
Fig. 3 sind in den SiOp-Isolierschichten 15a und 15b Fangzentren
gebildet, und dieses pnpn-Element hat ebenfalls eine Speicherwirkung in gleicher Weise wie das pnpn-Element nach Fig. 1. Das
Element beginnt nämlich nach Wegnahme der Torspannung bei einer
209816/ 1390
2U9761
vergleichsweise niedrigen Schwellenspannung zwischen den Elektroden
17a und 17b zu leiten. Der einzige Unterschied zwischen
dem Element nach Fig. 1 und-dem nach Fig. 3 besteht darin, daß
das Element nach Fig. 3 GaAs als Substrat verwendet, so daß eine Elektrolumineszenz von den pn-übergangsbereichen vorliegt, wenn
das Element leitet.
In den zuvor beschriebenen Ausführungsformen werden
Si und GaAs als Substrat verwendet. Es ist jedoch zu bemerken, daß statt dessen Halbleiter, wie Gap, Ge, GaPAs, InAs und
CdS erfolgreich verwendet werden können.
Die Speicherwirkung, die das wichtigste Merkmal der Erfindung ist, kann den in den Isolierschichten verteilten
Ladungsträger-Fangzentren zugeschrieben werden. Solche Ladungsträger-Fangzentren
können durch die Dotierung mit Verunreinigungen mit niedrigem Pegel, wie Au, Cu, Na, Fe.und Ni oder
durch Gitterfehler verursacht werden. Derartige Gitterfehler werden durch Bestrahlung mit radioaktiven Strahlungen oder durch
Änderung der Bedingung des Dampfniederschlags herbeigeführt.
Das erfindungsgemäße Halbleiterelement mit negativem •Widerstand kann als logisches Element oder Schaltelement verwendet
werden; es findet im Bereich elektronischer Rechnerschalttechniken breite Anwendung.
Durch die Erfindung wird somit ein vier Schichten aufweisendes Halbleiterelement mit negativem Widerstand geschaf-
209816/ 1390
2H9761
fen, das eine Speichereigenschaft besitzt und mit einer Torisolierschicht
versehen ist, die darin gebildete Ladungsträger-Fangzentren enthält; ein an das Tor angelegtes Potential wird
aufgrund der Ladungs-Einfangwirkung der Ladungsträger-Fangzentren gespeichert.
209816/139 0
Claims (1)
- 2U9761- 8 PatentanspruchHalbleiterelement mit negativem Widerstand, gekennzeichnet durch zumindest vier Halbleiterbereiche (1, 2, 3, 5; 9, 10, 11, 12) mit p- oder η-Leitfähigkeit, eine Isolierschicht (7; 15a, 15b), die Ladungsträger-Fangzentren enthält und sich über zumindest drei der Halbleiterbereiche (1, 2, 3» 5; 9, 10, 11, 12) erstreckt, und durch eine auf der Isolierschicht (7; 15 a, 15b) angeordnete Torelektrode (8j 17a, 17b) als Steuereinrichtung, so daß ein dieser Torelektrode (8; 17a, 17b) zugeführtes Eingangssignal gespeichert werden kann.2 0 9 8 16/13 9 0ORIGINAL INSPECTED
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP45089129A JPS509156B1 (de) | 1970-10-09 | 1970-10-09 | |
| JP8912970 | 1970-10-09 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2149761A1 true DE2149761A1 (de) | 1972-04-13 |
| DE2149761B2 DE2149761B2 (de) | 1976-08-05 |
| DE2149761C3 DE2149761C3 (de) | 1977-03-24 |
Family
ID=
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2631285A1 (de) * | 1976-07-12 | 1978-01-19 | Siemens Ag | Statisches speicherelement |
| DE3210743A1 (de) * | 1981-03-31 | 1982-11-11 | RCA Corp., 10020 New York, N.Y. | Halbleiterschutzschaltkreis und schutzschaltung |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2631285A1 (de) * | 1976-07-12 | 1978-01-19 | Siemens Ag | Statisches speicherelement |
| DE3210743A1 (de) * | 1981-03-31 | 1982-11-11 | RCA Corp., 10020 New York, N.Y. | Halbleiterschutzschaltkreis und schutzschaltung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS509156B1 (de) | 1975-04-10 |
| AU3395971A (en) | 1973-04-05 |
| NL7113825A (de) | 1972-04-11 |
| GB1367325A (en) | 1974-09-18 |
| FR2110326B1 (de) | 1977-04-22 |
| CA924420A (en) | 1973-04-10 |
| FR2110326A1 (de) | 1972-06-02 |
| DE2149761B2 (de) | 1976-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68911702T2 (de) | Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt. | |
| DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
| DE2745290A1 (de) | Integriertes speicherfeld | |
| DE2512373A1 (de) | Sperrschicht-oberflaechen-feldeffekt- transistor | |
| DE3011484A1 (de) | Optisch steuerbarer, mit statischer induktion arbeitender thyristor | |
| DE2554296A1 (de) | Integrierte schaltung mit komplementaeren feldeffekttransistoren | |
| DE69715109T2 (de) | TRIAC-Anordnung, deren Gatterreferenzspannung an gemeinsame Elektrode auf Rückseite gelegt wird | |
| DE3108491C2 (de) | ||
| DE1614145B2 (de) | ||
| DE3785483T2 (de) | Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren. | |
| DE1214790C2 (de) | Leistungsgleichrichter mit einkristallinem Halbleiterkoerper und vier Schichten abwechselnden Leitfaehigkeitstyps | |
| DE1514020A1 (de) | Verfahren zur Verbesserung von mindestens einem Betriebsparameter von Halbleiterbauelementen | |
| EP0029163B1 (de) | Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb | |
| DE1539070A1 (de) | Halbleiteranordnungen mit kleinen Oberflaechenstroemen | |
| DE3010986A1 (de) | Integrierte halbleiterschaltung | |
| DE2149760A1 (de) | Halbleitervorrichtung | |
| DE2149761A1 (de) | Halbleiterelement mit negativem Widerstand | |
| DE3542166A1 (de) | Halbleiterbauelement | |
| DE1564374B1 (de) | Halbleiterbauelement mit negativer Widerstandscharakteristik | |
| DE1934208U (de) | Halbleiterbauelement. | |
| DE2051623A1 (de) | Steuerbare raumladungsbegrenzte Impedanzeinnchtung fur integrierte Schaltungen | |
| DE2149761C3 (de) | Thyristor mit isolierter Feldsteuerungselektrode | |
| DE3225991C2 (de) | ||
| DE2216060A1 (de) | Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal | |
| DE69432111T2 (de) | Bipolartransistor mit isoliertem Gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 | ||
| EF | Willingness to grant licences | ||
| 8339 | Ceased/non-payment of the annual fee |