DE2500184C2 - - Google Patents
Info
- Publication number
- DE2500184C2 DE2500184C2 DE2500184A DE2500184A DE2500184C2 DE 2500184 C2 DE2500184 C2 DE 2500184C2 DE 2500184 A DE2500184 A DE 2500184A DE 2500184 A DE2500184 A DE 2500184A DE 2500184 C2 DE2500184 C2 DE 2500184C2
- Authority
- DE
- Germany
- Prior art keywords
- insulating
- steps
- electrodes
- thickness
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000010884 ion-beam technique Methods 0.000 claims description 11
- 230000000737 periodic effect Effects 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims 6
- 150000002500 ions Chemical class 0.000 claims 2
- 239000010410 layer Substances 0.000 description 23
- 238000005468 ion implantation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/462—Buried-channel CCD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/462—Buried-channel CCD
- H10D44/464—Two-phase CCD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/335—Channel regions of field-effect devices of charge-coupled devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen eines
ladungsgekoppelten Halbleiterbauelements mit den im Oberbegriff der Ansprüche 1 und 3 genannten Merkmalen. Ihr Anwendungs
gebiet liegt in der Elektronik, und insbesondere bei der Her
stellung von Schieberegistern, Verzögerungsleitungen, Speichern
und ähnlichen Baustufen.
Unter dem Begriff ladungsgekoppeltes Halbleiterbauelement
werden Halbleitersysteme verstanden, bei
denen elektrische Ladungen in Potentialquellen, die entweder
an der Oberfläche eines Halbleiterkörpers oder - im Falle von
Bauelementen mit versenktem Kanal - an der Grenzschicht zwischen
einem halbleitenden Substrat und einer Oberflächenzone unter
schiedlicher Dotierung geschaffen werden, gespeichert und mittels
Verschiebung dieser Potentialquellen übertragen werden. Der
artige Vorrichtungen enthalten bei sehr stark schematisierter
Darstellung ihres Aufbaus ein Substrat aus einem dotierten
Halbleiter, eine Schicht aus einem elektrisch isolierenden
Material und eine Anordnung von metallischen Elektroden, die
auf geeigneten Potentialen gehalten werden. Bei den in einer
solchen Vorrichtung zu verschiebenden Ladungen handelt es sich
um Minoritätsladungsträger für das jeweilige halbleitende Substrat,
beispielsweise um Löcher, wenn das halbleitende Substrat ein
Halbleiter vom n-Typ ist.
Hinsichtlich der allgemeinen Eigenschaften derartiger la
dungsgekoppelter Halbleiterbauelemente wird auf zwei Auf
sätze von W. S. Boyle und G. E. Smith bzw. G. F. Amelio et al
in der Zeitschrift "Bell System Technical Journal", Band 49
(1970), Seiten 587 bis 593 und 593-600 verwiesen.
Beim ersten dieser Halbleiterbauelemente wurde mit drei
Taktgebern gearbeitet, von denen jeder über eine von drei
Steuerleitungen mit einer von drei Elektroden verbunden war.
Inzwischen sind auch ladungsgekoppelte Halbleiterbauelemente
mit zwei Steuerleitungen beschrieben worden, bei denen unter
den Elektroden unsymmetrische Potentialquellen geschaffen wer
den. In diesem Zusammenhang kann beispielsweise auf die DE-OS
22 01 395 des Anmelders und auf den Aufsatz von W. F. Kosonocky
und J. E. Carmes in der Zeitschrift IEEE Journal of Solid State
Circuit, Band 6C-6, Nr. 5 (Oktober 1971) S. 314-322 verwiesen werden.
Bei diesen ladungsgekoppelten Halbleiterbauelementen mit zwei
Steuerleitungen werden die asymmetrischen Potentiale unter den
Elektroden entweder durch eine Oberflächenregion, deren Dotie
rung unter dem in Stromflußrichtung stromaufwärts liegenden
Rand der Elektrode stärker ist als unter dem übrigen Teil der
Elektrode, oder durch Oxidschichten mit von einem Rand der
Elektrode zum anderen unterschiedlicher Dicke geschaffen.
Weiterhin sind ladungsgekoppelte Halbleiterbauelemente
beschrieben worden, die mit nur einer Steuerleitung arbeiten,
die mit allen Elektroden verbunden ist, vgl. den Aufsatz von
P. P. Gelberger und C. A. T. Salama in "Proceedings of the IEEE"
(Juni 1972), Seite 721-722 oder die DE-OS 22 31 616. Die in der
letztgenannten Schrift beschriebenen Halbleiterbauelemente
enthalten als Mittel, um eine einseitige Richtung des Ladungs
transports von einer zur anderen Elektrode zu gewährleisten,
dotierte Zonen, die in dem halbleitenden Substrat und
zwischen den Elektroden lokalisiert sind und sich beispiels
weise Änderungen in der Dicke der Oxidschicht zuordnen lassen.
In der Veröffentlichung mit dem Titel "One-Phase CCD: A new
approach to charge-coupled devise clocking" in IEEE Journal
of Solid-State Circuits, Februar 1972, Seiten 92-93 ist ein
ladungsgekoppeltes Halbleiterbauelement mit zwei
Steuerleitungen beschrieben, von denen eine auf ein festes Gleichspannungspotential gelegt ist und die andere mit einem Taktgeber verbunden ist. Dieses Halbleiterbauelement
wird erhalten, indem man auf einem mit einer isolierenden
Schicht überzogenen Halbleitersubstrat eine erste Familie
von Silicium-Elektroden abscheidet, diese mit einer Isolier
schicht abdeckt und auf dieser Anordnung eine zweite Familie
von Aluminium-Elektroden abscheidet.
Ein solches Herstellungsverfahren ist daher sehr komplex,
zunächst weil es zwei verschiedene Metalle benutzt, und
außerdem weil es schwierig ist, die Familie der oberen Elektro
den bezüglich der Familie der unteren Elektroden richtig zu
positionieren.
Das in DE-OS 22 31 616 beschriebene ladungsgekoppelte Halb
leiterbauelement wird nach einem Verfahren der eingangs genannten Art hergestellt, indem man auf der Ober
fläche eines halbleitenden Substrats dotierte Zonen mit einem
Sägezahn-Dichteprofil ausbildet und dann auf dieser dotierten
Anordnung eine dielektrische Schicht abscheidet und dann Elektro
den über den sägezahnartig dotierten Zonen abscheidet.
Dieses Herstellungsverfahren ist sehr schwierig auszuführen,
weil es zum einen erfordert, dotierte Zonen mit Sägezahn-
Profil herzustellen, und außerdem, weil wiederum das Problem
der Ausrichtung der Elektroden bezüglich der dotierten Zonen
zu lösen ist.
Der Erfindung liegt nun die Aufgabe zugrunde, ein stark ver
einfachtes Verfahren zum Herstellen eines ladungsgekoppelten
Halbleiterbauelements mit einer Steuerleitung der eingangs genannten Art anzugeben.
Es wurde gefunden, daß diese Aufgabe gelöst werden kann, in
dem man dotierte Zonen durch eine zuvor auf dem Substrat ab
geschiedene periodische Struktur hindurch erzeugt, was jede
Schwierigkeit der Ausrichtung zwischen den dotierten Zonen
und den Elektroden vermeidet. Mit anderen Worten dient die
gleiche periodische Struktur sowohl zur Begrenzung der Elektro
den wie zur Begrenzung der dotierten Zonen im Substrat, so
daß die dotierten Zonen und die Elektroden automatisch in
einer Linie liegen.
Die Aufgabe der Erfindung wird gelöst durch das in den
Ansprüchen 1 und 3 angegebene Verfahren. Eine bevorzugte Aus
führungsform ergibt sich aus dem Unteranspruch.
Bei dem erfindungsgemäßen Verfahren wird also ein ladungs
gekoppeltes Halbleiterbauelement in zwei Stufen hergestellt,
wobei in der ersten Stufe auf einem halbleitenden Substrat
die Mittel zur Steuerung der Tiefe der Potentialquellen,
nämlich die isolierende Schicht mit periodisch variierender
Dicke und gegebenenfalls eine die Elektroden bildende Metall
schicht abgeschieden werden, während in der zweiten Stufe
des Verfahrens dotierte Zonen durch Ionenimplantation ge
schaffen werden, wobei die zuvor erzeugte Struktur als Maske
dient. Ein solches Verfahren zeichnet sich durch besondere
Einfachheit aus und verträgt sich in vollkommener Weise mit
der im allgemeinen für die Herstellung von MOS-Strukturen
verwendeten Technologie. Die Einhaltung der relativen Lage
der dotierten Zonen einerseits und der isolierenden Stufen
unterschiedlicher Dicke und der Elektroden andererseits wird
dabei automatisch gewährleistet.
Das erfindungsgemäße Verfahren kann auch auf alle Realisie
rungsmöglichkeiten angewendet werden, die der Technik mit "versenktem Kanal"
entsprechen, also der Herstellung von Halbleiterstrukturen,
die an ihrer Oberfläche eine Oberflächenschicht aufweisen,
die zum entgegengesetzten Dotierungstyp gehört wie das übrige
Substrat.
Ausführungsbeispiele des erfindungsgemäßen Verfahrens werden
unter Bezug auf die Zeichnung erläutert.
In der Zeichnung zeigt
Fig. 1 schematisch die verschiedenen Phasen eines Verfahrens
zum Herstellen eines ladungsgekoppelten Halbleiterbauelements
mit einer Steuerleitung und dotierten Zonen unter den Elektro
den und/oder in den Intervall zwischen den Elektroden;
Fig. 2 eine Ausführungsvariante des Verfahrens, bei der die
Abscheidung der Elektroden erst nach der Ionenimplantation
vorgenommen wird;
Fig. 3 schematisch die verschiedenen Stufen eines Verfahrens
zur Herstellung eines ladungsgekoppelten Halbleiterbauele
ments mit einer Steuerleitung, bei dem die dotierten Zonen
nur in den Zwischenraum zwischen den Elektroden implantiert
werden.
Zur Erläuterung halber wird in der nachstehenden Beschreibung
der Fall eines Substrats vom Typ n betrachtet, bei dem daher die
Minoritätsladungsträger Löcher sind und das beispielsweise aus Silicium
besteht. Die Oberflächenzonen des Substrats, in denen die Dotie
rung entgegengesetzt zum übrigen Substrat ist, sind daher Zonen
vom Typ p. Das Substrat kann auch vom Typ p sein. Die Oberflächenzonen
sind dann vom Typ n.
In Fig. 1 sind in schematischer Weise die verschiedenen Phasen für
eine erste Ausführungsvariante eines Verfahrens zur Herstellung
eines ladungsgekoppelten Halbleiterbauelements mit einer Steuerleitung veran
schaulicht. Dieses Verfahren umfaßt die nachstehend aufgeführten,
zeitlich aufeinanderfolgenden Verfahrensschritte:
- 1. Auf einem Halbleiterkörper 10 vom Typ n, beispielsweise aus Sili cium, wird durch Ionenimplantation insbesondere mit Hilfe von Bor eine gleichförmige Schicht 12 vom Typ p mit einer Dicke von bei spielsweise 0,3 µm oder mehr abgeschieden. Diese Abdeckung der Ober fläche hat zur Folge, daß der Kanal, in dem sich die Minoritätsladungsträ ger verschieben, versenkt wird, wodurch die Anzahl der Rekombina tionsvorgänge an der Oberfläche vermindert und das Verhalten bei tie fen und hohen Temperaturen verbessert wird;
- 2. In der Schicht 12 wird durch Oxidation eine feine Isolati onsschicht von beispielsweise 100 nm Dicke ausgebildet, die bei dem vorliegenden Beispiel aus SiO2 besteht; diese Schicht wird dann durch lokale Gravierung soweit abgetragen, daß nur eine Folge von Flecken 14 verbleibt; damit ergibt sich eine Vorrichtung, die in der schematischen Darstellung von Fig. 1 der Phase ª entspricht;
- 3. Durch eine erneute Oxidation werden Oxidschichten in zweierlei Stärke von beispielsweise 100 nm und 300 nm erzeugt, so daß sich eine periodische Folge von isolierenden Stufen 16 großer Dicke und isolierenden Stufen 18 geringer Dicke ergibt, die alternierend auf einander folgen; dies entspricht im Schema von Fig. 1 der Phase b ;
- 4. Anschließend wird eine Metallschicht aufgebracht, die beispiels weise aus Aluminium mit einer Stärke von 100 nm besteht. Diese Schicht wird dann durch Gravierung soweit abgetragen, daß nur ein zelne Elektroden 20 verbleiben. Diese Elektroden 20 sind voneinan der durch Intervalle 22 getrennt, die jeweils aus zwei aufeinander folgenden Stufen 16 und 18 mit großer Dicke bzw. kleiner Dicke be stehen, die nicht mit der Metallschicht überzogen sind; damit ist im Schema von Fig. 1 die Phase c erreicht;
- 5. Es folgt eine Ionenimplantation vom Typ p mit Hilfe eines Ionen strahls, dessen Energie so bemessen wird, daß einerseits die durch die isolierenden Stufen 18 mit geringer Dicke und die metallischen Elektroden 20 gebildeten Schichten für den Ionenstrahl durchlässig sind, sich also unter den Elektroden 20 Implantationszonen 24 vom Typ p und in noch stärkerem Maße unter den Intervallen 22 zwischen den Elektroden 20 Implantationszonen 26 ergeben, daß aber die isolieren den Stufen 16 mit größerer Dicke für den Ionenstrahl undurchlässig sind, so daß unter den Intervallen 22 zwischen den Elektroden 20 Zonen 28 und in noch stärkerem Maße unter den Elektroden 20 Zonen 30 verbleiben, die von der Implantation nicht beeinflußt werden; da mit ist im Schema von Fig. 1 die Phase d 1 erreicht;
- 6. Schließlich wird jede der Elektroden 20 mit einer einzigen Steu erleitung 32 verbunden, wie dies im Schema von Fig. 1 ebenfalls für die Phase d 1 dargestellt ist.
Die oben beschriebene Ausführungsvariante bringt insofern technolo
gische Schwierigkeiten mit sich, als eine metallische Elektrode ge
schaffen werden muß, die für eine Ionenimplantation vom Typ p durch
lässig ist, um eine geringe Vermehrung der Potentialquellen unter
den Elektroden 20 zu erhalten. Man kann jedoch auf diese Vermehrung
der Potentialquellen verzichten und mit Elektroden üblicher Dicke
von beispielsweise 1 Mikron arbeiten, die für eine Ionenimplantation
vom Typ p undurchlässig sind, wodurch sich eine erhebliche Verein
fachung für die gesamte Herstellung ergibt. In der fertigen Vorrich
tung verschwinden dann die Zonen 24, und es verbleiben nur die Zo
nen 26 unter den Intervallen 22 zwischen den Elektroden 20, wie dies
im Schema von Fig. 1 in Form der Phase d 2 veranschaulicht ist; un
ter den Elektroden 20 entsteht in diesem Falle das asymmetrische Po
tential nur durch eine Variation in der Dicke der ausgebildeten
Oxidschichten.
In Fig. 2 ist eine Ausführungsvariante für das Verfahren dargestellt,
bei der die Phasen ª und b die gleichen sind wie bei der Ausführungs
variante von Fig. 1, bei der jedoch der Verfahrensschritt der Ionen
implantation vor dem Verfahrensschritt der Metallabscheidung für die
Herstellung der Elektroden erfolgt. Diese Ionenimplantation führt
daher zu einem Bauelement, wie es in Fig. 2 als Phase c ′ veran
schaulicht ist, wobei die verschiedenen Zonen 36 vom Typ p unterein
ander gleich sind. Anschließend erfolgt wieder die Abscheidung einer
Metallschicht und deren Gravierung, wobei sich Elektroden 38 ergeben,
die mit einer einzigen Steuerleitung 40 verbunden sind, wie dies im
Schema von Fig. 2 als Phase d ′ dargestellt ist.
Die in Fig. 3 veranschaulichte Auführungsvariante ermöglicht ebenfalls die
Herstellung eines ladungsgekoppelten Halbleiterbauelements mit einer Steuer
leitung; diese Ausführungsvariante hat die Verfahrensschritte ª
und b mit allen oben beschriebenen Ausführungsvarianten gemeinsam,
an diese beiden Phasen ª und b schließt sich jedoch bei dem Aus
führungsbeispiel von Fig. 3 eine Gravierungsphase für die Metall
schicht an, die darauf hinausläuft, daß diese Metallschicht nur
auf einem Teil der isolierenden Stufen mit großer Dicke und auf ei
nem Teil der isolierenden Stufen mit geringer Dicke verbleibt, wo
durch sich eine Folge von Elektroden 50 ergibt, die jeweils durch
Intervalle 52 voneinander getrennt sind, die aus den nicht mehr mit
der Metallschicht überdeckten Teilen der isolierenden Stufen beste
hen. Dieser Zustand ist im Schema von Fig. 4 als Phase c′′′ veran
schaulicht. Sodann folgt die Ionenimplantation, bei der
die auf diese Weise erhaltene
Struktur als Maske verwendet und die Energie des Ionenstrahls so
eingeregelt wird, daß nur die isolierenden Stufen 54 von geringer
Dicke und ohne Überdeckung durch die Metallschicht für den Ionen
strahl durchlässig sind; dies gestattet es, in das Substrat Zonen
56 vom Typ n zu implantieren. Diese Ausführungsvariante des Verfah
rens findet ihren Abschluß in der Verbindung der Elektroden 50 mit
einer einzigen Steuerleitung 58.
Die vorstehende Beschreibung der verschiedenen Ausführungsvarianten
des Verfahrens gemäß der Erfindung
zeigt, daß sich dieses Verfahren durch eine besondere
Einfachheit auszeichnet und die Herstellung von ladungsgekoppelten Halbleiter
bandelementen mit hoher Leistung und geringem Platzbedarf gestattet.
Claims (3)
1. Verfahren zum Herstellen eines ladungsgekoppelten
Halbleiterbauelements mit einer Steuerleitung, bei dem in
ein dotiertes Halbleitersubstrat Zonen mit einer Dotierung
von entgegengesetztem Leitungstyp zum Leitungstyp des Sub
strats implantiert werden, die eine periodische Verteilung
aufweisen, auf dem Substrat eine isolierende Schicht abge
schieden und auf dieser isolierenden Schicht Elektroden ab
geschieden werden, die eine mit der periodischen Verteilung
der Zonen entgegengesetzten Leitungstpys in Beziehung stehen
de periodische Verteilung aufweisen und die mit einer Steuer
leitung verbunden werden, dadurch gekennzeichnet, daß nach
einander folgende Schritte durchgeführt werden:
- a) auf dem dotierten Halbleitersubstrat wird eine iso lierende Schicht ausgebildet, welche die Form einer periodi schen Folge von alternierend aufeinanderfolgenden isolieren den Stufen größerer und kleinerer Dicke aufweist;
- b) auf jeder zweiten isolierenden Stufe größerer Dicke und auf jeder darauf folgenden zweiten isolierenden Stufe kleinerer Dicke wird eine Metallschicht abgeschieden und da mit eine Folge von jeweils durch ein aus zwei aufeinander folgenden und nicht von der Metallschicht überdeckten isolie renden Stufen unterschiedlicher Dicke bestehendes Intervall voneinander getrennter Elektroden geschaffen; oder
- b') auf der isolierenden Schicht wird eine Metallschicht abgeschieden und so unterteilt, daß auf einem Teil der isolie renden Stufen größerer Dicke und auf einem jeweils daran an schließenden Teil der isolierenden Stufen kleinerer Dicke Elektroden gebildet werden, die durch Intervalle von aufeinan der folgenden Stufen unterschiedlicher Dicke getrennt sind;
- c) in die Oberfläche des Halbleitersubstrats werden Zo nen mit einer Dotierung vom entgegengesetzten Leitungstyp im plantiert, indem ein Ionenstrahl auf die isolierenden Stufen und die Elektroden gerichtet wird und diese derart als Maske benutzt werden, daß die nicht von der Metallschicht überdeck ten isolierenden Stufen mit größerer Dicke für den Ionenstrahl undurchlässig, die nicht von der Metallschicht überdeckten iso lierenden Stufen mit kleinerer Dicke dagegen für den Ionen strahl durchlässig sind;
- d) jede der Elektroden wird mit der Steuerleitung ver bunden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Implantation der Ionen entgegengesetzten Leitungstyps
so durchgeführt wird, daß auch die von der Metallschicht über
deckten isolierenden Stufen mit kleiner Dicke für den Ionen
strahl durchlässig sind.
3. Verfahren zum Herstellen eines ladungsgekoppelten
Halbleiterbauelements mit einer Steuerleitung, bei dem in ein
dotiertes Halbleitersubstrat Zonen mit einer Dotierung von
entgegengesetztem Leitungstyp zum Leitungstyp des Substrats
implantiert werden, die eine periodische Verteilung aufweisen,
auf dem Substrat eine isolierende Schicht abgeschieden und
auf dieser isolierenden Schicht Elektroden abgeschieden wer
den, die eine mit der periodischen Verteilung der Zonen ent
gegengesetzten Leitungstyps in Beziehung stehende periodische
Verteilung aufweisen und die mit einer Steuerleitung verbun
den werden, dadurch gekennzeichnet, daß nacheinander folgende
Schritte durchgeführt werden:
- a) auf dem dotierten Halbleitersubstrat wird eine iso lierende Schicht ausgebildet, welche die Form einer periodi schen Folge von alternierend aufeinanderfolgenden isolierenden Stufen größerer und kleinerer Dicke aufweist;
- b) in die Oberfläche des Halbleitersubstrats werden Zo nen mit einer Dotierung vom entgegengesetzten Typ implantiert, indem ein Ionenstrahl auf die isolierenden Stufen gerichtet wird und diese derart als Maske benutzt werden, daß die iso lierenden Stufen mit größerer Dicke für den Ionenstrahl un durchlässig, die isolierenden Stufen mit kleinerer Dicke da gegen für den Ionenstrahl durchlässig sind;
- c) auf jeder zweiten isolierenden Stufe größerer Dicke und auf jeder zweiten darauf folgenden isolierenden Stufe klei nerer Dicke wird eine Metallschicht abgeschieden und damit eine Folge von jeweils durch ein aus zwei aufeinanderfolgenden nicht von der Metallschicht überdeckten isolierenden Stufen unter schiedlicher Dicke bestehendes Intervall voneinander getrenn ten Elektroden geschaffen;
- d) jede der Elektroden wird mit der Steuerleitung ver bunden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7400294A FR2257145B1 (de) | 1974-01-04 | 1974-01-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2500184A1 DE2500184A1 (de) | 1975-07-17 |
| DE2500184C2 true DE2500184C2 (de) | 1989-04-06 |
Family
ID=9133116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752500184 Granted DE2500184A1 (de) | 1974-01-04 | 1975-01-03 | Verfahren zum herstellen einer ladungsuebertragungsvorrichtung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4019247A (de) |
| JP (1) | JPS5921182B2 (de) |
| DE (1) | DE2500184A1 (de) |
| FR (1) | FR2257145B1 (de) |
| GB (1) | GB1469081A (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4041520A (en) * | 1976-08-06 | 1977-08-09 | Honeywell Information Systems Inc. | Uniphase charge transfer device |
| JPS606101B2 (ja) * | 1976-10-14 | 1985-02-15 | ソニー株式会社 | 電荷転送装置の製法 |
| US4086102A (en) * | 1976-12-13 | 1978-04-25 | King William J | Inexpensive solar cell and method therefor |
| US4216574A (en) * | 1978-06-29 | 1980-08-12 | Raytheon Company | Charge coupled device |
| USRE31151E (en) * | 1980-04-07 | 1983-02-15 | Inexpensive solar cell and method therefor | |
| US4474624A (en) * | 1982-07-12 | 1984-10-02 | Intel Corporation | Process for forming self-aligned complementary source/drain regions for MOS transistors |
| DD253709A1 (de) * | 1986-09-04 | 1988-01-27 | Werk Fernsehelektronik Veb | Register mit kleinstem raster |
| US4896003A (en) * | 1989-06-30 | 1990-01-23 | Hsieh Man Ching | Multi-position electrical switch |
| JP4639116B2 (ja) * | 2005-06-27 | 2011-02-23 | 富士フイルム株式会社 | Ccd型固体撮像装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1289740A (de) * | 1969-12-24 | 1972-09-20 | ||
| US3697786A (en) * | 1971-03-29 | 1972-10-10 | Bell Telephone Labor Inc | Capacitively driven charge transfer devices |
| US3735156A (en) * | 1971-06-28 | 1973-05-22 | Bell Telephone Labor Inc | Reversible two-phase charge coupled devices |
| US3796932A (en) * | 1971-06-28 | 1974-03-12 | Bell Telephone Labor Inc | Charge coupled devices employing nonuniform concentrations of immobile charge along the information channel |
| JPS4847234A (de) * | 1971-10-18 | 1973-07-05 | ||
| DE2314260A1 (de) * | 1972-05-30 | 1973-12-13 | Ibm | Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung |
| DE2331616A1 (de) * | 1973-06-22 | 1975-01-23 | Bosch Gmbh Robert | Einrichtung zur kompensation von seitenwind- und anderen, eine seitenabweichung eines kraftfahrzeugs bewirkenden stoerkraeften |
-
1974
- 1974-01-04 FR FR7400294A patent/FR2257145B1/fr not_active Expired
- 1974-12-27 JP JP752992A patent/JPS5921182B2/ja not_active Expired
-
1975
- 1975-01-02 US US05/538,168 patent/US4019247A/en not_active Expired - Lifetime
- 1975-01-02 GB GB7375A patent/GB1469081A/en not_active Expired
- 1975-01-03 DE DE19752500184 patent/DE2500184A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE2500184A1 (de) | 1975-07-17 |
| JPS50118687A (de) | 1975-09-17 |
| FR2257145A1 (de) | 1975-08-01 |
| US4019247A (en) | 1977-04-26 |
| FR2257145B1 (de) | 1976-11-26 |
| JPS5921182B2 (ja) | 1984-05-18 |
| GB1469081A (en) | 1977-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
| DE2930630C2 (de) | Halbleiterbauelement sowie Verfahren zu seiner Herstellung | |
| DE2646308C3 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
| DE2352762C2 (de) | Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren | |
| DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
| DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
| DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
| DE2541548A1 (de) | Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung | |
| DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
| DE2546314A1 (de) | Feldeffekt-transistorstruktur und verfahren zur herstellung | |
| DE2454705A1 (de) | Ladungskopplungsanordnung | |
| DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE2703013A1 (de) | Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht | |
| DE2500184C2 (de) | ||
| DE2926334C2 (de) | ||
| DE2453279C3 (de) | Halbleiteranordnung | |
| EP0157926A1 (de) | Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung | |
| DE2556038C2 (de) | Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen | |
| DE2215470A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2746335C2 (de) | ||
| DE4425360C2 (de) | Zwei-Phasen CCD und Verfahren zu dessen Herstellung | |
| DE2743299A1 (de) | Ladungskopplungsanordnung | |
| DE69120773T2 (de) | Ladungsträgeranordnung, Verfahren zu ihrer Herstellung und Verfahren zu ihrer Steuerung | |
| DE2541651C2 (de) | Verfahren zur Herstellung einer Ladungsübertragungsanordnung | |
| EP0026376A2 (de) | Verfahren zur Herstellung von integrierten Halbleiterschaltungen, insbesondere CCD-Schaltungen mit selbstjustierten, nichtüberlappenden Poly-Silizium-Elektroden |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H01L 29/66 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |