DE2808580C2 - Mikrocomputer mit auf einem Chip integrierten Mikroprozessor und Festwertspeicher - Google Patents

Description

Die vorliegende Erfindung betrifft einen Mikrocomputer nach dem Oberbegriff des Anspruchs 1. Aus der DE-AS 14 99 226 ist eine Einrichtung zur Fehlerprüfung in einer elektrischen Datenverarbeitungsanlage bekannt, bei der steuerbare Verbindungseinrichtungen vorgesehen sind, die den Prüfbefehlsdecodierer entweder an den Steuerspeicher oder an den Hauptspeicher anschließen. Es wird ein Festwertspeicher (Steuerspeicher) geprüft wobei der Hauptspeicher als Prüfhilfsmittel dient

Bei der Erstellung von Benutzerprogrammen für die Funktionsablaufsteuerung von Geräten oder Maschinen durch Mikrocomputer wird dagegen so verfahren, daß das Benutzerprogramm, das aus Einern Programmablaufplan aufgestellt wurde und von dem noch nicht bekannt ist ob es in endgültig richtiger Form vorliegt, noch nicht fest in einem Festwertspeicher (ROM oder PROM) des steuernden Mikrocomputers eingeschrieben wird, da der Festwertspeicher sonst im Falle von Fehlern im Programm wertlos werden würde. Das Benutzerprogramm wird vielmehr zunächst in einem Entwicklungs-Mikrocomputersystem mit Hilfe eines Testprogramms (Echtzeit-Test-Adapter-Programm; im folgenden ETA-Programm genannt) getestet Zu diesem Zweck wird das Benutzerprogramm in einen Speicher mit wahlfreiem Zugriff (im folgenden Benutzerprognmmspeicher genannt) geschrieben, welcher mittels eines Umschalters an einen Mikroprozessor (CPU) des Entwicklungs-Mikrocomputersystems ankoppelbar ist, wobei der Umschalter dann gleichzeitig einen das ETA-Programm enthaltenden Speicher vom Mikroprozessor abkoppelt Das zu steuernde Gerät wird dann in seinem Funktionsablauf vom Mikroprozessor mit Hilfe des Benutzerprogramms gesteuert In bestimmten Punkten (sogenannten Breakpoints) wird der Benutzerprogrammspeicher vom Mikroprozessor abgekoppelt und der ETA-Speicher zu Testzwecken an den Mikroprozessor angekoppelt.

Mikrocomputer-Entwicklungssysteme sind bekannt. Ein Beispiel für ein derartiges Entwicklungssystem ist in einem Prospekt der Firma Intel Corporation. Nr. 98 005 01 A, luni 1977 mit dem Titel »ICE-48 MCS 48

In-Cireuit Emulator« beschrieben (»iCE-48« und »MSC 48« sind Warenzeichen der Firmma Intel Corporation).

Ein durch einen Mikrocomputer gesteuertes Gerät kann generei! durch drei Teile, nämlich die Geräte-Hardware, einen Mikroprozessor (CPU) und einen j Benutzerprogrammspeicher charakterisiert werden. Beim Arbeiten mit einem Emulations-und Test-Adapitf wird die CPU aus dem zu steuernden Gerät entfernt An ihre Stelle tritt eine Verbindung mit dem Emulationsund Test-Adafier, der als wesentliche Elemente eine gleichartige CPU, einen ETA-Speicher sowie einen Umschalter rar Ankopplung der CPU entweder an das zu steuernde Gerät oder den ETA-Speicher enthält Eine solche Konfiguration ist schematisch in F i g. 1 dargestellt Ein zu steuerndes Gerät 1 mit einem is Benutzerprogrammspeicher 2 ist an einen Emulationsund Test-Adapter ankoppelbar, welcher eine CPU 3 sowie einen ETA-Speicher 4 enthält Ein Umschalter 5 kann die CPU 3 entweder an den ETA-Speicher 4 (gestrichelte Schalterstellung) oder an das zu steuernde Gerät 1 (ausgezogene Schalterstellung) ankoppeln.

Entsprechend den beiden möglichen Stellungen des Schalters 5 arbeitet der in F i g 1 gestrichelt eingefaßte und mit ETA bezeichnete Emulations- und Test-Adapter in zwei Zuständen.

Im ersten Zustand ist die CPU 3 über den Umschalter 5 mit dem Gerät 1 verbunden und interpretiert das im Benutzerprogrammspeicher 2 stehende Benutzerprogramm.

Im zweiten Zustand ist die CPU 3 über den Umschalter 5 mit dem ETA-Speicher 4 verbunden, so daß der Emulations- und Test-Adapter virtuell vom Gerät 1 getrennt ist Die CPU 3 kann mit Hilfe des im ETA-Speicher 4 stehenden Testprogramms selbständige Operationen ausführen.

Der Obergang vom ersten Zustand, in dem die CPU 3 an den Benutzerprogrammspeicher 2 angekoppelt ist, in den zweiten Zustand, in dem die CPU 3 an den ETA-Speicher 4 angekoppelt ist, kann dem Emulationsund Test-Adapter von einem Programmierer als »Breakpoint < vorgegeben werden. Das Ereignis kann entweder aus dem Gerät selbst kommen (zum Beispiel fehlerhafte Reaktion des Gerätes, deren Ursache im Benutzerprogramm gesucht wird) oder aus dem Ablauf des Benutzerprogramms gewonnen werden (zum Beispiel Durchlaufen einer als kritisch erkannten Programmytelle).

Bei dem genannten Übergang werden zunächst die Inhalte aller CPU-Register in den ETA-Speicher 4 gerettet, damit sie später für Diagnosezwecke ausgegeben werden können. Hierbei dürfen die CPU-Register zumindest anfangs nicht verwendet werden, weil sonst ihre Inhake verändert wurden. Aus diesem Grunde erfordert die Umschaltung einen erheblichen Hardware-Aufwand, weil sie anfangs nicht ausreichend von der CPU 3 unterstützt werden kann.

Der Übergang vom zweiten Zustand, in dem die CPU 3 an den ETA-Speicher 4 angekoppelt ist, in den ersten Zustand, in dem die CPU 3 an das zu steuernde Gerät 1 angekoppelt ist, erfolgt über ein entsprechendes, von bo einem Programmierer vorgegebenes Kommando. Damit wird ein Testlauf des Benutzerprogramms eingeleitet. Diesem Umschalten geht im ETA-Speicher ein Programmstück voran, das in der CPU 3 die internen Register auf vorgegebene Werte setzt, damit das <>5 Benutzerprogrumrn an einer beliebigen Stelle mit einem definierten Zustand der CPU 3 gestartet werden kann. Nachdem im letzten Teil des Umschaltens die CPU-Register «ich; mehr benutzt werden dürfen, weil sie bereits auf bestimmie Werte gesetzt wurden, ist auch dafür ein relativ hoher Hardwuf e-Auiwi :;d nöti«.

Ein-Chip-Mikrocomputer mit auf einem Chip integriertem Mikroprozessor und Festwertspeicher (PROM) sind z. B. aus »Electronic Engineering«, Februar 1977, Heft 588, Seiten 59 und 61, bekannt Sie weisen jedoch nicht zwei Speicher auf, die abwechselnd auf einen Befehlszähler und auf ein Befehlsregister mit daran angeschlossenen Befehlsdecoder zu schalten sind.

Bei Verwendung von solchen auf einem Halbleiterchip integrierten Mikrocomputern besteht gegenüber der Anordnung nach F i g. 1 ein wesentlicher Unterschied darin, daß eine CPU sowie ein Programmspeicher in Form eines Festwertspeichers (ROM) auf einem einzigen Chip integriert sind. Die dabei auftretenden Verhältnisse sind in Fig.2 dargestellt Bei einer Anwendung eines Emulations- und Test-Adapters nach F i g. 2 wird mit der CPU 3 sowie dem mit ihr auf einem Chip integrierten ROM 3' auch der Benutzerprogrammspeicher 2 aus dem Gerät 1 ^r.tfernt Über die Verbindung des Emulations- und Test-Adapters mit dem zu steuernden Gerät wird nur noch die Ein-/Ausgabe des Mikrocomputers 3, 3' über eine Ein-/Ausgabeeinheit 6 abgewickelt

Da das ROM 3' das eventuell fehlerhafte, noch zu ändernde Benutzerprogramm nicht aufnehmen kann, muß dieses in einem weiteren externen Benutzerprogrammspeicher 2 im Emulations- und Test-Adapter untergebracht werden. Ferner enthält der Emulationsund Test-Adapter wiederum einen Umschalter 5 sowie einen weiteren Speicher 4 für das ETA-Programm. Die CPU 3 darf dabei nicht das (wertlose) Programm im ROM 3' interpretieren, sondern muß alle Befehle von außen lesen. Ein Emulations- und Test-Adapter nach F i g. 2 arbeitet im Prinzip ebenso wie der Emulationsund Test-Adapter nach F i g. 1.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Mikrocomputer der in Rede stehenden Art anzugeben, bei dem der oben erläuterte beträchtliche Hardware-Aufwand für die Umschaltung zwischen Benutzerprogrammspeicher und ETA-Speicher reduzierbar ist.

Diese Aufgabe wird bei einem Mikrocomputer der eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Anspruch* 1 genannten Merkmale gelöst.

Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet

Die Erfindung wird im folgenden anhand von in den F i g. 3 bis 5 der Zeichnung dargestellten Ausführungsbeispiclen näher erläutert. Es zeigt

F i g. 3 eine schematische Darstellung entsprechend den F \ g. 1 und 2 zur Erläuterung eines erfindungsgemäßen Mikrocomputers,

F i g. 4 ein Blockschaltbild einer Ausführungsr'orm eines in einer CPU vorgesehenen Umschalters für die Umschaltung vom Benutzerprogrammspeicher auf den Testprogrammspeicher und umgekehrt; und

Fig.5 in scht.natischer Blockform eine in der Schaltung nach Fig.4 verwendeten Adressen- und Transfer-Logik.

Generell gesprochen be/.hht sich die Erfindung auf eine Emulations- und Tesi-Adapterstruktur mit einem Ein-Chip-Mikrcconiputer. In dar Anordnung nach F i g. j >st die.-; didu. cn angsdeutet, daß die Cr L' i um; das ROM 3' ebenso wie bei der Anordnung nach F i ₆\ 2 als eine Einheit dareesteih sind. Im übrieen sind in

Fig.3 gleiche Elemente wie in der Anordnung nach F i g. 2 mit gleichen Bezugszeichen versehen.

Die Erfindung geht von der Annahme aus, daß das ETA-Programm, das die selbständigen Funktionen des Emulations- und Test-Adapters ETA steuert, fest ist und damit im ROM 3' des Mikrocomputers 3, 3' untergebracht werden kann. Um dies durchführen zu können, ist es erforderlich, daß die CPU entweder nur Befehle aus externen Benutzerprogrammspeichern 2 oder aus dem das ETA-Programm enthaltenden ROM 3' entgegen- in nimmt. Dazu ist in der CPU 3 eine Umschaltung erforderlich, welche anhand von F i g. 3 generell erläutert wird. Die Umschaltung in einen Schaltzustand, in dem die CPU 3 nur Befehle aus dem externen Benutzerprogrammspeicher 2 aufnimmt, erfolgt durch ii einen mit CEP bezeichneten Befehl (Call External Program), der als Spezifikation die Adresse benötigt, an der das im Benutzerprogrammspeicher 2 stehende Benutzerprogramm gestartet werden soll. Da diese

Adresse variabel uiiu durc

Programmierung vorgcbbnr

ist, kann sie nicht im ROM 3' stehen, in dem sonst der Rest des Testprogramms untergebracht ist. Ferner darf kein CPU-Register zur Unterbringung der Adresse verwendet werden, da diese Register vorher auf definierte, durch Programmierung vorgebbare Werte r> gesetzt sind. Da jedoch der externe Benutzerprogrammspeicher 2 als Schreib-Lesespeicher ausbildbar ist, bietet sich dieser als Speichermedium für die Sprungadresse des CfP-Befehls an. Die für diese Adresse vorgesehene Stelle im Benutzerprogrammspei- jo eher 2 darf für das Benutzerprogramm nicht verwendet werden, da sie ja ebenfalls im Benutzerprogrammspeicher 2 steht. Daher wird als Stelle für die Adressenspezifikation des CEP-Befehls vorzugsweise der Rand (zum Beispiel die Adresse 0) des Benutzerprogrammspeichers j5 2 gewählt, damit keine wesentliche Einschränkung in der Adressenzuordnung für das Benutzerprogramm eintritt.

Durch den CfP-Befehl wird also die Umschaltung der CPU 3 vom ROM 3' (also vom ETA-Programm) zur Ausführung des Benutzerprogramms auf den Benutzerprogrammspeicher 2 umgeschaltet.

Die Umschaltung der CPU 3 vom Benutzerprogrammspeicher 2 auf das das ETA-Programm enthaltende ROM 3' wird durch einen weiteren mit EIP bezeichneten Befehl (Execute Internal Program) ausgeführt Dieser £YP-Befehl kann entweder im zu testenden Benutzerprogramm stehen oder von außen eingegeben werden. Im ersten Falle können Unterbrechungen durchgeführt werden, die direkt aus dem Ablauf des Benutzerprogramms gewonnen werden, während im letzteren Fall auch externe Unterbrechungen, welche beispielsweise vom zu steuernden Gerät 1 über die Ein/Ausgabeeinheit 6 kommen, berücksichtigt werden können.

Der £7P-Befehl benötigt keine Adressenspezifikation, weil bei einem Übergang vom Etenutzerprogrammspeicher 2 auf das ROM 3' das ETA-Programm an einer festen Stelle gestartet werden kann.

Beim Umschalten vom Benutzerprogrammspeicher 2 bo auf das ROM 3' müssen vom ETA-Programm unmittelbar nach der Ausführung des £7P-Befehls die aktuellen Registerinhalte in der CPU 3 in einem externen Schreib-Lesespeicher abgespeichert werden. Da dieser Speicher im Mikrocomputer 3, 3' nicht vorhanden ist, bi bietet sich für dieser. Zweck der Benutzerprogrammspeicher 2 an, wenn in diesem Speicher zusätzlich zum Platz für die Spezifikation des CEP-Befehls und dem Adressenbereich für das Benutzerprogramm ein weiterer Adressenbereich für die Inhalte der CPU-Register reserviert sind, so daß sie mittels spezieller Transferoperationen vom ETA-Programm dorthin überführt werden können. Auch dieser Adressenbereich ist dann natürlich für das Benutzerprogramm gesperrt, was jedoch keine wesentliche Einbuße bedeutet.

Eine mögliche Ausführungsform zur Umschaltung der CPU 3 vom Benutzerprogrammspeicher 2 auf das ROM 3' und umgekehrt ist in F i g. 4 dargestellt.

In dieser Schaltung nach F i g. 4 bilden ein Befehlszähler 20, ein Befehlsregister 21 sowie ein Befehlsdecoder 22 Teile der CPU 3 nach Fig. 3. Weitere an der Umschaltung nicht beteiligte Komponenten der CPU sind in F i g. 4 nicht dargestellt.

Als zentrale Umschaltstufe der CPU zwischen dem (in Fig.4 nicht dargestellten) Benutzerprogrammspeicher und dem ROM 3' dient ein Flip-Flop 23, das an einem Setzeingang 5 durch den Befehl EIP und an einem RiicksSizeirigSP.g R durch den B?f?hl CFP ansteuerhar ist. Ein Ausgang Qdes Flip-Flops ?3 sowie ein Ausgang des Befehlszählers 20 sind auf ein UND-Gatter 24 geführt, über dessen Ausgang das ROM 3' angesteuert wird. Weiterhin sind der Ausgang Q des Flip-Flops 23 über einen Inverter 25 und der Ausgang des Befehlszählers 20 direkt auf Eingänge eines UND-Gatters 26 geführt, dessen Ausgang über cifisn Anschluß 41 zum Benutzerprogrammspeicher führt.

Zur ',"cernahme von Befehlen vom Benutzerprogrammspeicher, welche über einen Anschluß 40 eingegeben werden, beziehungsweise vom ROM 3' sind zwei UND-Gatter 27 und 29 vorgesehen. Diese UND-Gatter werden an einem Eingang dierekt vom ROM 3' (UND-Gatter 27) beziehungsweise vom Benutzerprogrammspeicher über den Anschluß 40 (UND-Gatter 29) direkt angestüuer!. Her A=;^.^ Q des Flip-Flops ?? ist über einen Inverter 28 auf einen weiteren Eingang des UND-Gatters 29 beziehungsweise direkt auf einen weiteren Eingang des UND-Gatters 27 geführt. Die Ausgänge der beiden UND-Gatter 27 und 29 sind über ein ODER-Gatter 30 an das Befehlsregister 21 angekoppelt, das seinerseits auf den Befehisdecoder 22 geführt ist.

Zur Ausgabe von Adressen für den Benutzerprogrammspeicher über einen Anschluß 42 beziehungsweise des Registerinh&lts :3er CPU über einen Anschluß 43 zum Benutzerprogi^mmspeicher ist eine vom ElP-Befehl angesteuerte Adressen- und Transfer-Logik vorgesehen. Der /7A Befehl kann entweder ai's dem Benutzerprogrammspeicher über den Befehlsdecoder 22 kommen oder extern über einen Anschluß 44 eingegeben werden. Die Ankopplung des E/P-Bcfehls an das Flip-Flop 23 beziehungsweise an die Adressen- und Transfer-Logik 31 erfolgt über ein ODER-Gatter 32.

Zur Erläuterung der Wirkungsweise der Schaltungsanordnung nach F i g. 4 sei davon ausgegangen, daß ein CEP-Befehl vorhanden ist, welcher das Flip-Flop 23 über seinen Rücksetzeingang R rücksetzt so daß sein Ausgang Q auf einen tiefen Pegel (Bit 0) geschaltet wird. Damit werden die UND-Gatter 24 und 27 gesperrt, so daß das ROM 3' keine Signale mehr aus dem Befehlszähler 20 aufnehmen und auch keine Befehle auf das Befehlsregister 21 geben kann. Da jedoch der tiefe Pegel am Ausgang Q des Flip-Flops 23 durch den Inverter 25 invertiert wird, wird das UND-Gatter 26 wirksam geschaltet, so daß der Befehlszähler 20 über den Anschluß 41 auf den Benutzerprogrammspeicher

arbeiten kann. Da weiterhin der tiefe Pegel am Ausgang Q des Flip-Flops 23 auch durch den Inverter 28 invertiert wird, wird auch das UND-Gatter 29 wirksam geschaltet, so daß das Befehlsregister 21 über den Anschluß 40 Befeh'e des Benutzerprogramms aus dem ·> Benutzerprogrammspeicher über den Anschluß 40 übernehmen kann, welche im Befehlsdecoder 22 decodiert werden. In diesem Schaltzustand ist also die CPU amiden Benutzerprogrammspeicher umgeschaltet, so daß siy das in diesem Speicher stehende Benutzerprogramm abarbeiten kann.

Wird nun im Benutzerprogramm eine Stel'e erreicht, in welcher ein f/P-Befehl steht, oder wird ein externer E/P-Befehl über den Anschluß 44 eingegeben, so wird das Flip-Flop an seinem Setzeingang 5 durch diesen r. Befehl gesetzt, so daß sein Ausgang Q auf einen hohen Pegel (Bit 1) umschaltet. Damit werden nun die UND-Gatter 24 und 27 wirksam geschaltet, während die UND-Gatter 26 und 29 auf Grund der zwischengeschalteten Inverter 25 und 28 gesperrt werden. Der Befehlszähler 20 kann nunmehr über das UND-Gatter 24 auf das ROM 3' arbeiten, so daß die Befehle des in diesem ROM stehenden ETA-Programms über das UND-Gatter 27 auf das Befehlsregister 21 und den Befehlsdecoder 22 gegeben werden.

Gleichzeitig schaltet der ElP-BeieM die Adressen- und Transfer-Logik 31 wirksam, so daß der Registerinhalt der CPU sowie die entsprechende Adresse über die Anschlüsse 43 und 42 ausgegeben werden.

Da die Adressen- und Transfer-Logik 31 für den 3n vorstehend erläuterten Umschaltvorgang der CPU im Sinne (';r Erfindung nicht von primärer Bedeutung ist, wird diese Logik hier nicht näher erläutert.

Gemäß Fig.5 kann diese Logik 31 eine Datentransferstufe 51 zur Übernahme des Inhalts der Register der CPU sowie einen Adressengenerator 50 enthalten, welche von einem Eingang 52 vom E/P-Befehl angesteuert werden.

Es sei darauf hingewiesen, daß in der Schaltungsanordnung nach F i g. 4 lediglich schematisch die Übernahme des Inhalts des Befehlszählers 20 der CPU über die Adressen- und Transfer-Logik 31 in de Benutzerprogrammspeicher dargestellt ist. Es ist jedoch ohne weiteres möglich, bei der Umschaltung vom Benutzerprogrammspeicher auf das das ETA-Programm enthaltende ROM 3' den Inhalt weiterer (nicht dargestellter) Register der CPU über die Adressen- und Transfer-Logik 31 in den Benutzerprogrammspeicher zu übernehmen.

Es ist weiterhin zu beachten, daß im Rahmen der Erfindung die Anschlüsse 41 und 42 beziehungsweise 40 und 43 gemeinsame Leitungen benützen können.

Der vorstehend erläuterte Mikrocomputer besitzt den wesentlichen Vorteil, daß ein externer Speicher für das ETA-Programm (Speicher 4 in den Fig. 1 und 2) sowie der aufwendige externe Umschalter (Schalter 5 in den F i g. 1 und 2) entfallen können.

Die beiden auszuführenden Befehle CEP und EIP erfordern in der CPU 3 einen so geringen zusätzlichen Hardware-Aufwand, daß sie auch ohne eine zu hohe Redundanz in CPU-Bausteine der Serienfertigung eingebaut werden können. Damit sind für einen Echtzeit-Test-Adapter Serien-Mikrocomputer verwendbar.

Hierzu 2 Blau Zeichntincen

Claims (6)

Patentansprüche:

1. Mikrocomputer, mit einem auf einem Chip integrierten Mikroprozessor und Festwertspeicher, wobei der Mikroprozessor ein Befehlsregister, einen daran angeschlossenen Befehlsdecoder und ferner einen Befehlszähler aufweist, mit einem auf dem Chip integrierten Umschalter und mit einem externen Schreib-Lese-Speicher, dadurch ge-Kennzeichnet, daß der Umschalter eine erste Schaltstufe aufweist, in der ein Demultiplexer (24,25, 26) vorgesehen ist, der bei Vorliegen eines ersten Befehlssignals (CEP) den Ausgang des Befehlszählers (20) mit dem Eingang des Schreib-Lese-Speichers (2) verbindet und vom Eingang des Festwertspeichers (3') abkoppelt und der bei Vorliegen eines zweiten Befehbsignals (ElP) den Befehlszähler (20) vom Schreib-Lese-Speicher (2) abkoppelt und mit dem Festwertspeicher (3') verbindet, daß der Umschalter dne zweite Schaltstufe aufweist, in der ein Multiplexer (27,28,29,30) vorgesehen ist, der bei Vorliegen des ersten Befehlssignals (CEP) den Eingang des Befehlsregisters (21) vom Ausgang des Festwertspeichers (3') abkoppelt und mit dem Ausgang des Schreib-Lese-Speichers (2) verbindet und der bei Vorliegen des zweiten Befehlssignals (EIP) den Befehlsdecoder (22) vom Schreib-Lese-Speicher (2) abkoppelt und den Ausgang des Festwertspeichers (3') mit dem Eingang des Befehlsregisters (21) verbindet

2. Mikrocomputer nach Anspruch 1, dadurch gekennzeichnet, daß eine vom ./weiten Befehlssignal (EIP) ansteuerbare Adressen- und Transfer-Logik (31) vorgesehen ist, mittels der mindestens ein Register des Mikroprozessors (3) mit dem Benutzerprogrammspeicher (2) verbindbar isL

3. Mikrocomputer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schaltstufen ein gemeinsames Flip-Flop (23) enthalten, das an einem Rücksetzeingang (R) durch das erste Befehlssignal (CEP) und einem Setzeingang (S) durch das zweite Befehlssignal (Έ/Ρ^ angesteuert ist, enthalten, daß die erste Schaltstufe (23, 24, 25, 26) ein mit einem Eingang an den Ausgang (Q)des Flip-Flops (23), mit einem weiteren Eingang an einem Ausgang des Befehlszählers (20) sowie mit seinem Ausgang auf den Festwertspeicher (3') gekoppeltes UND-Gatter (24) und ein weiteres mit einem Eingang über einen Inverter (25) an den Ausgang fQJ des Flip-Flops (23), mit einem weiteren Eingang an den Ausgang de Befehlszählers (20) und mit einem Ausgang (41) auf den Benutzerprogrammspeicher (2) gekoppeltes UND-Gatter (26) aufweist, und daß die erste Schaltstufe (23,27,28,29,30) ein mit einem Eingang 5s an den Festwertspeicher (3'), mit einem weiteren Eingang an den Ausgang (Q) Acs Flip-Flops (23) und mit seinem Ausgang über ein ODER-Gatter (30) an das Befehlsregister (21) angekoppeltes UND-Gatter (27) sowie ein weiteres mit einem Eingang über einen Inverter (28) an den Ausgang (Q) des Flip-Flops (23), mit einem weiteren Eingang (40) auf den Benutzerprogrammspeicher (2) und mit seinem Ausgang über das ODER-Gatter (30) an das Befehlsregister (21) angekoppeltes UND-Gatter (29) aufweist.

4. Mikrocomputer nach Anspruch 3, dadurch gekennzeichnet, daß das erste Befehlssignai (CEP) über den Befehlsdecoder (22) direkt auf den Rücksetzeingang (R) des Flip-Flops (23) gekoppelt ist

5. Mikrocomputer nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß zur Kopplung des zweiten Befehlssignals (EIP)auf den Setzeingang (S) des Flip-Flops (23) ein ODER-Gatter (32) vorgesehen ist, das zur Übernahme des zweiten Befehlssignals aus dem Benutzerprogrammspeicher (2) mit einem Eingang an den Befehlsdecoder (22) und zur Übernahme eines extern, beispielsweise aus dem computergesteuerten Gerät (1) eingegebenen Befehls an einen Eingang (44) angekoppelt ist

6. Mikrocomputer nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß im Benutzerprogrammspeicher (2) ein Speicherbereich zur Abspeicherung des Benutzerprogramms und ein weiterer Speicherbereich zur Abspeicherung des aus dem Mikroprozessor (3) bei Umschaltung von Eenutzerprogramm auf das Testprogramm über die Adressen- und Transfer-Logik (31) ausgegebenen Registerinhalts des Mikroprozessors (3) festgelegt ist