JPS61169941A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPS61169941A
JPS61169941A JP60009769A JP976985A JPS61169941A JP S61169941 A JPS61169941 A JP S61169941A JP 60009769 A JP60009769 A JP 60009769A JP 976985 A JP976985 A JP 976985A JP S61169941 A JPS61169941 A JP S61169941A
Authority
JP
Japan
Prior art keywords
terminal
type
package
evaluator
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60009769A
Other languages
English (en)
Inventor
Nobuhisa Watanabe
信久 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60009769A priority Critical patent/JPS61169941A/ja
Priority to NL8620022A priority patent/NL193331C/nl
Priority to PCT/JP1986/000022 priority patent/WO1986004433A1/ja
Priority to EP86900844A priority patent/EP0210277B1/en
Priority to DE19863690031 priority patent/DE3690031T1/de
Priority to DE3690031A priority patent/DE3690031C2/de
Priority to GB08622674A priority patent/GB2183065B/en
Priority to KR1019860700641A priority patent/KR940004331B1/ko
Priority to AU53903/86A priority patent/AU594324B2/en
Publication of JPS61169941A publication Critical patent/JPS61169941A/ja
Priority to US07/370,063 priority patent/US5021996A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22—Means for limiting or controlling the pin/gate ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はシングルチップ型マイクロコンピュータを開
発する場合等に用いて好適な記憶装置に関する。
〔従来の技術〕
シングルチップ型マイクロコンピュータは、マスクリー
ドオンリメモリ（製造工程の中で使われるマスク忙情報
を書き込んでおいてＲＯＭ　ＶＣ記憶しておくため、再
書込み不可能なＲＯＭ）としてプログラムを最終製品に
塔載して出荷するため、通常はプログラムの開発、評価
は外部にプログラムアドレスバス、データバスを引き出
し、チップ上部に書き込み消去可能なＥＰＲＯＭを乗せ
て接続する形式のピギーバック型と呼ばれるものと、外
部にプログラムアドレスバス、データバス等の他にプロ
グラムのシングルステップ評価等を可能とする制御信号
等を必要とするエバリュエータ型のものがあり、開発初
期の段階でエバリュエータ型が使用され、次にピギーバ
ック型が使用される。
第５図は従来のマスクＲＯＭ搭載型チップ、ピギーバッ
ク型チップ及びエバリュエータ型チップの入出力ビンの
様子を模式的に示したもので、（１）はマスクＲＯＭ搭
載型チップのパッケージ、（２）ハビギーパンク型チッ
プの／臂ツケージ、（３）はエバリュエータ型チップの
パッケージである。ピギーバック型チップのｔＪ？ツケ
ージ（２）の背面にはＥＰＲＯＭを接続するための複数
個のプログラム検査用端子（４）が設けられる。また、
エバリュエータ型チップ（３）はマスクＲＯＭ搭載型チ
ップのパッケージ（１）及びピギーバック型チップのパ
ッケージ（２）の本来持つピンに加えて外部メモリ用端
子、制御信号用端子等のピンをパツケージ下面に出すた
めピン数が多くなっている。従って、パッケージ（１）
と（２）はピン配置は同一で、形状も同一であるが、ノ
々ツケージ（３）はこれ等とはピン配置、形状共に異な
ったものとなり、最終的な製品ゲートにはパッケージ（
２）はパッケージ（１）同様に塔載できるが、パッケー
ジ（３）は塔載できない。
そこで、従来はエバリュエータ型チップを用いて評価を
行う際には、第６図に示すように、最終的な製品ゲート
（５）に対してインタフェース基板（６）を設け、デー
ト（５）とインタフェース基板（６）の間を両端に接続
ピンの設けられたフラットケーブル（７）で接続し、更
にインタフェース基板（６）の所定位置にエバリュエー
タ型チップのパッケージ（３）を設け、このパッケージ
（３）と開発ツール（或いはインサーキットエミツレー
タ（デバッガ））等（８）との間をフラットケーブル（
９）で接続するようにしている。
〔発明が解決しようとする問題点〕
ところが従来はピギーバック型チップとエバリュエータ
型チップは必要とする入出力信号が異なるため別個に設
計され、またノ譬ツケージも上述の如く異なるため別型
のパツケージを夫々作る必要があり、開発期間がかかる
と共にコスト的にも高価になる等の欠点があった。また
、マイクロコンピュータを塔載する最終製品の？−ドに
は、エバリュエータ型チップは直接組み込むことが不可
能な九め、上述の如く別のインタフェース基板等を設け
る必要があった。
この発明は斯る点に鑑みてなされたもので、ピギーバッ
ク型チップとエバリュエータ型チップを別々に開発する
ことなく、またそのパツケージを共通化することができ
る記憶装置を提供するものである。
〔問題点を解決するための手段〕
この発明による記憶装置は、所定位置に複数個のプログ
ラム検査用端子α２を有する７９ツケージロｅと、この
パッケージａＩ内に配され、第１及び第２の動作を切換
える切換え手段（至）とを備え、上記第１の動作では上
記プログラム検査用端子処置き換え可能なリードオノリ
メモリを接続し、上記第２の動作では上記プログラム検
査用端子に検査手段（８）を接続するように構成してい
る。
〔作用〕
第１の動作ではパッケージ（１１のプログラム検査用端
子ａｚに書き換え可能なり−ドオンリメモリ（ＥＰＲＯ
Ｍ）を接続してビイ−パック型として動作し、第２の動
作ではパッケージα〔のプログラム検査用端子（１ｚに
開発ツール（８）等の検査手段を接続してエバリュエー
タ型として動作し、これにより同一のパツケージＱｌを
共通化できる。
〔実施例〕
以下、この発明の一実施例を第１図〜第４図に基づいて
詳しく説明する。
第１図はこの発明の一実施例を示すもので、同図におい
て、最終製品デート（５）に対して最終的な出荷の段階
では第３図に示したようなマスクＲＯＭ塔載型チップ（
１）が装架されるも、開発の初期段階ではピギーバック
型チップが装架されて開発検討が表され、次にエバリュ
エータ型チップが装架されて評価検討がなされる。ここ
では最終製品が−ド（５）上に、ビイ−パック型チップ
とエバリュエータ型チップに兼用されるノ膏ツケージα
０が挿脱可能に装架されている状態を示している。
！＃ツケージａ〔はその背面にビイ−バンク型として動
作する時にはＥＰＲＯＭ（Ｉｌｌが接続され、エパリュ
エータ型として動作する時には開発ツール（８）からの
フラットケーブル（９）の他端が接続される複数個のプ
ログラム検査用端子α２を有する。
パッケージａｌのプログラム検査用端子（１２１がピギ
ーバック型として動作するか、或いはエバリュエータ型
として動作するかの切換えは、第２図に示　　　゛す切
換え手段としての信号の多重化拳選択回路例によって行
われる。
すなわち、第２図において、（２１はアドレス端子、Ｉ
２υはアドレス・命令、データ・パスマルチプレクス端
子、■は命令、データ・制御信号マルチプレクス端子、
（至）はマルチプレクサ２１１　、　（２２）からの命
令、データを選択する選択器、九はピギーバック型（Ｐ
Ｇ）とエバリュエータ型（ＥＶ）を切換える信号が供給
される入力端子、（ハ）はエバリュエータ型として動作
中における通常のプログラム実行時とシングルステップ
動作時のプログラム停止時を切換える信号が供給される
入力端子である。アドレス端子■、マルチプレクス端子
（２１１、ａが／ぐツケージａ積上のプログラム検査用
端子１３に対応する。
いま、端子Ｑ４１に例えば１０″の信号が供給されると
、マルチプレクス端子（２ｎ　、　ｕ及び選択器のはピ
ギーバック型として動作するように切換えられ、マルチ
プレクス端子（２１１はパス（ハ）側からのプログラム
アドレスを第３図に示すように出力し、マルチプレクス
端子器はＲＯＭから読み出された命令、データを入力し
、選択器のはマルチプレクス端子（社）からの命令、デ
ータをパス（５）側に通すように働く。
なお、アドレス端子■は端子（２滲に印加される信号と
は無関係に、ピギーバック型又はエバリュエータ型のい
ずれの動作の場合でもパス（ハ）からのプログラムアド
レスを出力するアドレス端子として働く。
次に端子１２４）に例えば”１″の信号が供給されると
、マルチプレクス端子（２１１、（２２１及び選択器器
はエバリュエータ型として動作するように切換えられる
。そして、マルチプレクス端子のは基本クロック、動作
制御信号等の入出力端子として働く。一方、マルチプレ
クス端子（２Ｂは端子（ハ）にホールド（ＨＯＬＤ）信
号が供給されているか否かにより２つの動作の間で切換
わり、例えば端子（ハ）にホールド信号が供給されてな
いときは通常のプログラム実行動作となり、クロックＭ
Ｏ、Ｍｌ　、Ｍ２．Ｍ３を１マシンサイクルとする第１
及び第３のクロックＭＯ，Ｍ２の期間ではパス翰からの
プログラムアドレスを出力し、第２及び第４のクロック
Ｍｌ、Ｍ３の期間ではＲＯＭから読み出された命令、デ
ータを入力する。この入力された命令、データは選択器
（ハ）を介してパス同側に出力される。
また、端子＠にホールド信号が供給されると、マルチゾ
レタス端子Ｑυはシングルステップ動作時のプログラム
停止動作となり、第１のクロックＭ０の期間ではアキュ
ムレータ（図示せず）の内容を内部パス例を介して出力
し、第２のクロックＭ１の期間ではテンポラリレジスタ
（図示せず）の内容を内部パス（至）を介して出力し、
第３のクロックＭ２の期間ではスティタスフラグ、プロ
グラムカウンタ（図示せず）の内容を内部パス弼を介し
て出力し、第４のクロックＭ３の期間ではプログラムカ
ウンタの内容を内部パス（至）を介して出力し、停止時
このサイクルの繰り返しとなる。
第４図は上述したエバリュエータ型として動作時のマル
チプレクス端子ＣＩのデータ内容を示すもので、第４図
Ａはプログラムが通常状態でジンしている時、つまり通
常のプログラム実行時におけるマルチプレクス端子（２
１１のデータ内容、第４図Ｂはシングルステップ時等に
停止している状態、つまりシングルステップ動作時のプ
ログラム停止時におけるマルチプレクス端子Ｑυのデー
タ内容を夫夫表わしている。
そして、ピギーバック型として動作する時にはアドレス
端子■、マルチプレクス端子Ｑυ、（２３にＥＦＲＯＭ
が接続され、エバリュエータ型として動作する時にはア
ドレス端子■、マルチプレクス端子（２Ｄ、＠Ｉ／Ｃ７
ラツトケーブル（９）を介して開発ツール（８）が接続
され、端子（２）に供給される信号のレベルを切換える
だけで、ノ臂ツケージαｌをビギーパツｐｍとｘバリュ
エータ型の両方に共用できる。
〔発明の効果〕
上述の如くこの発明によれば、ピギーバック型としての
第１の動作ではｔ４ツケージのプログラム検査用端子に
書き換え可能なＲＯＭ（ＥＦＲＯＭ）を接続し、エバリ
ュエータ型としての第２の動作ではパッケージのプログ
ラム検査用端子に検査手段を接続し、これを切換え手段
としての多重化・選択回路で自動的に切換えるようＫし
たので大幅な信号線の多重化が可能となり、ピギーバッ
ク型チップ及びエバリュエータ型チップを同一デバイス
として使用でき、またチップを収納する・−ツケージと
して同一の本のを使用できるようＫなる。この結果、ピ
ザ−バック型チップとエバリュエータ型チップを別々に
開発したり、そのパッケージを別々に作る必要がなくな
り、開発期間の短縮化、開発コストの低廉化等が図かれ
る。
また、ビギーバンク型チップ、エバリュエータ型チップ
及びマスクＲＯＭ塔載型チップを同一のピン配置にでき
るため、最終製品となるマスクＲＯＭ塔載？−ドで、エ
バリュエータ型チップによりプログラムの評価が可能と
なり、従来の如くインタフェース基板等を用いる必要は
ない。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す構成図、第２図はこ
の発明の要部の一例を示す構成図、第３図及び第４図は
第２図の動作説明に供するための線図、第５図は慣用の
各チップの入出力ビンを示す模式図、第６図は従来のエ
バリュエータ微チップの接続関係を示す構成図である。 （８）鉱開発ツール、（１１）ｔｉパッケージ、［１２
１はプログラム検査用端子、ＱＤはＥＰＲＯＭ、■はア
ドレス端子、１２ｎ　、■はマルチプレクス端子、（ハ
）は選択器、■は多重化・選択回路である。

Claims (1)

    【特許請求の範囲】
  1. 所定位置に複数個のプログラム検査用端子を有するパツ
    ケージと、該パツケージ内に配され、第１及び第２の動
    作を切換える切換え手段とを備え、上記第１の動作では
    上記プログラム検査用端子に書き換え可能なリードオン
    リメモリを接続し、上記第２の動作では上記プログラム
    検査用端子に検査手段を接続するようにしたことを特徴
    とする記憶装置。
JP60009769A 1985-01-22 1985-01-22 記憶装置 Pending JPS61169941A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP60009769A JPS61169941A (ja) 1985-01-22 1985-01-22 記憶装置
DE3690031A DE3690031C2 (de) 1985-01-22 1986-01-22 Prüfbaueinheit zum Prüfen eines von einem ROM zu speichernden Programms
PCT/JP1986/000022 WO1986004433A1 (fr) 1985-01-22 1986-01-22 Dispositif de memoire
EP86900844A EP0210277B1 (en) 1985-01-22 1986-01-22 Universal package
DE19863690031 DE3690031T1 (ja) 1985-01-22 1986-01-22
NL8620022A NL193331C (nl) 1985-01-22 1986-01-22 Elektronische gegevensverwerkende inrichting.
GB08622674A GB2183065B (en) 1985-01-22 1986-01-22 Storage apparatus
KR1019860700641A KR940004331B1 (ko) 1985-01-22 1986-01-22 데이터 처리장치
AU53903/86A AU594324B2 (en) 1985-01-22 1986-01-22 Storage device
US07/370,063 US5021996A (en) 1985-01-22 1989-06-21 Device for use in developing and testing a one-chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60009769A JPS61169941A (ja) 1985-01-22 1985-01-22 記憶装置

Publications (1)

Publication Number Publication Date
JPS61169941A true JPS61169941A (ja) 1986-07-31

Family

ID=11729469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60009769A Pending JPS61169941A (ja) 1985-01-22 1985-01-22 記憶装置

Country Status (9)

Country Link
US (1) US5021996A (ja)
EP (1) EP0210277B1 (ja)
JP (1) JPS61169941A (ja)
KR (1) KR940004331B1 (ja)
AU (1) AU594324B2 (ja)
DE (2) DE3690031C2 (ja)
GB (1) GB2183065B (ja)
NL (1) NL193331C (ja)
WO (1) WO1986004433A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02255920A (ja) * 1988-12-02 1990-10-16 Nec Corp ピギーバック・チップ

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307464A (en) * 1989-12-07 1994-04-26 Hitachi, Ltd. Microprocessor and method for setting up its peripheral functions
FR2656940A1 (fr) * 1990-01-09 1991-07-12 Sgs Thomson Microelectronics Circuit integre a microprocesseur fonctionnant en mode rom interne et eprom externe.
US5493723A (en) * 1990-11-06 1996-02-20 National Semiconductor Corporation Processor with in-system emulation circuitry which uses the same group of terminals to output program counter bits
JP2761326B2 (ja) * 1992-05-28 1998-06-04 三菱電機株式会社 マルチプロセッサ型ワンチップマイクロコンピュータ
JP3131675B2 (ja) * 1993-10-12 2001-02-05 三菱電機株式会社 ワンチップマイクロコンピュータ及びそのプログラムの開発，評価方法
GB2283344A (en) * 1993-10-26 1995-05-03 Nicholas Kantaris Erasable programmable read only memory (EPROM) and like memory with built in programmer
DE4440438A1 (de) * 1994-11-11 1996-05-15 Brutscher Helmut Einrichtung und Verfahren zur Analyse von Rechnersoftware
US6148360A (en) * 1996-09-20 2000-11-14 Intel Corporation Nonvolatile writeable memory with program suspend command
US6201739B1 (en) * 1996-09-20 2001-03-13 Intel Corporation Nonvolatile writeable memory with preemption pin
US5940861A (en) * 1996-09-20 1999-08-17 Intel Corporation Method and apparatus for preempting operations in a nonvolatile memory in order to read code from the nonvolatile memory
SE507127C3 (sv) * 1996-12-20 1998-05-04 Ericsson Telefon Ab L M Metoder och anordning vid kretskortskonstruktion
US6189070B1 (en) 1997-08-28 2001-02-13 Intel Corporation Apparatus and method for suspending operation to read code in a nonvolatile writable semiconductor memory
US6226728B1 (en) 1998-04-21 2001-05-01 Intel Corporation Dynamic allocation for efficient management of variable sized data within a nonvolatile memory
DE10018173B4 (de) * 2000-04-12 2010-03-18 Robert Bosch Gmbh Verfahren zum Prüfen der Funktionsfähigkeit einer Leiterplatte mit programmiertem Mikrocomputer einer elektrischen Steuer- oder Regeleinrichtung
ATE233000T1 (de) * 2000-06-16 2003-03-15 Europ Technologies S A Vorrichtung zur funktionellen widergabe einer spezifischen integrierten halbleiterschaltung und deren verwendung als emulationsvorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55112746U (ja) * 1979-01-31 1980-08-08

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1540923A (en) * 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer
US4128873A (en) * 1977-09-20 1978-12-05 Burroughs Corporation Structure for an easily testable single chip calculator/controller
DE2808580C2 (de) * 1978-02-28 1982-11-25 Siemens AG, 1000 Berlin und 8000 München Mikrocomputer mit auf einem Chip integrierten Mikroprozessor und Festwertspeicher
US4277827A (en) * 1979-01-02 1981-07-07 Texas Instruments Incorporated Microprocessor based system for the development and emulation of programmable calculator control read only memory software
JPS594051B2 (ja) * 1979-01-29 1984-01-27 富士通株式会社 ワンチツプ・マイクロプロセツサのテスト処理方式
JPS55112746A (en) * 1979-02-19 1980-08-30 Hiroshi Iketani Stand for material plane feeding device in wood machine tool
US4349870A (en) * 1979-09-05 1982-09-14 Motorola, Inc. Microcomputer with programmable multi-function port
US4486827A (en) * 1979-11-09 1984-12-04 Zilog, Inc. Microprocessor apparatus
JPS5772362A (en) 1980-10-23 1982-05-06 Nec Corp Semiconductor device
JPS57123455A (en) * 1981-01-23 1982-07-31 Nec Corp Instruction executing device
JPS57174756A (en) * 1981-04-21 1982-10-27 Toshiba Corp Controlling system for mode setting
JPS57174755A (en) * 1981-04-21 1982-10-27 Toshiba Corp 1-chip microprocessor
US4489414A (en) * 1981-10-28 1984-12-18 Hal Computers Limited Computer peripheral testing equipment
JPS594051A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 半導体素子
FR2531230A1 (fr) * 1982-07-27 1984-02-03 Rank Xerox Sa Ensemble destine au test automatique centralise de circuits imprimes et procede de test de circuits a microprocesseur faisant application de cet ensemble
US4527234A (en) * 1982-08-02 1985-07-02 Texas Instruments Incorporated Emulator device including a semiconductor substrate having the emulated device embodied in the same semiconductor substrate
JPS59146352A (ja) * 1983-02-09 1984-08-22 Nec Corp シングル・チップ・マイクロコンピュータ
JPS59206968A (ja) * 1983-05-11 1984-11-22 Hitachi Ltd Ｅｐｒｏｍ搭載型マイクロコンピユ−タ
JPS59216249A (ja) * 1983-05-23 1984-12-06 Toshiba Corp 集積回路装置
JPS6011941A (ja) * 1983-07-01 1985-01-22 Hitachi Ltd デ−タ処理装置
US4641308A (en) * 1984-01-03 1987-02-03 Texas Instruments Incorporated Method of internal self-test of microprocessor using microcode
US4724531A (en) * 1984-07-18 1988-02-09 Hughes Aircraft Company Gate array with bidirectional symmetry
JPH0611941A (ja) * 1992-06-25 1994-01-21 Canon Inc 画像形成装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55112746U (ja) * 1979-01-31 1980-08-08

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02255920A (ja) * 1988-12-02 1990-10-16 Nec Corp ピギーバック・チップ

Also Published As

Publication number Publication date
DE3690031T1 (ja) 1987-03-12
US5021996A (en) 1991-06-04
GB8622674D0 (en) 1986-10-22
AU5390386A (en) 1986-08-13
NL193331C (nl) 1999-06-02
DE3690031C2 (de) 1994-09-29
GB2183065B (en) 1988-09-14
KR940004331B1 (ko) 1994-05-19
NL193331B (nl) 1999-02-01
NL8620022A (nl) 1986-12-01
GB2183065A (en) 1987-05-28
EP0210277B1 (en) 1993-03-31
EP0210277A4 (fr) 1989-01-19
EP0210277A1 (en) 1987-02-04
KR870700157A (ko) 1987-03-14
AU594324B2 (en) 1990-03-08
WO1986004433A1 (fr) 1986-07-31

Similar Documents

Publication Publication Date Title
JPS60124744A (ja) エラ−・テスト及び診断装置
JPH0317139B2 (ja)
JPS63121934A (ja) 評価用ワンチツプマイクロコンピユ−タ
AU594324B2 (en) Storage device
JPH07271403A (ja) 非運用系メモリ更新方式
US3947822A (en) Processor of micro-computer with division of micro-instruction
JPH11259328A (ja) エミュレーション装置
JP2609456B2 (ja) マルチプロセッサ方式のプログラマブル制御装置
JPH01166138A (ja) 情報処理装置の診断方式
JPH0223432A (ja) 自己診断方式
JPS59211123A (ja) 半導体集積回路
JPS63298463A (ja) システムバス方式
JPH02103482A (ja) 集積回路装置
ITTO20010838A1 (it) Metodo per trasferire dati in un circuito elettronico, circuito elettronico e dispositivo relativo.
JPS61128343A (ja) マイクロコンピユ−タ装置
JPH11272490A (ja) 診断制御システム
JPS58134338A (ja) デイジタル計算機の制御方式
JPS59206946A (ja) マイクロプログラム制御装置
JPH02186790A (ja) 通話路盤制御方式
JP2000267883A (ja) トレーサメモリ制御装置
JPS62204365A (ja) 情報処理システム
JPS6250854B2 (ja)
JPS62204347A (ja) 中央処理装置テストシステム
JPS6265142A (ja) 障害信号発生方式
JPS58140852A (ja) マイクロプログラム制御装置