DE2820913C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine integrierte statische In­ duktionstransistorlogikanordnung (SITL-Anordnung) nach dem Oberbegriff des Anspruchs 1.

Eine integrierte statische Induktionstransistor-Logikschal­ tungsanordnung nach dem Oberbegriff des Anspruchs 1 ist in der Zeitschrift "Electronics" vom 19. August 1976, S. 4E und 6E, sowie in den Fig. 1 bis 3 der folgenden Beschreibung beschrieben. Ferner sei darauf hingewiesen, daß die US-PS 40 09 397 bereits vorschlägt, zur Erhöhung der Schaltgeschwindigkeit einer integrierten Injektionslogik (IIL)-Schaltungsanordnung die Spei­ cherung der Minoritätsladungsträger im Schalttransistor da­ durch zu verringern, daß der Basis-Emitter-Strecke des Schalt­ transistors ein als Diode geschalteter Nebentransistor paral­ lelgeschaltet wird, dessen Basis und Kollektor verbunden sind.

Der Grundaufbau einer solchen SITL-Anordnung ist in der Äqui­ valentschaltung gemäß Fig. 1 gezeigt. Die gezeigte SITL-Anord­ nung weist einen bipolaren Transistor Q ₁ auf, der als Injek­ tor dient, und einen statischen Induktionstransistor (ein statischer Induktionstransistor ist ein Sperrschichtfeldef­ fekttransistor mit triodenartiger Kennlinie) Q ₂, der als Schalttransistor (im folgenden auch Treibertransistor) dient. Der Kollektor des Injektortransistors Q ₁ ist mit dem Gate des Schalttransistors Q ₂ gekoppelt, und die Basis des Injektor­ transistors Q ₁ und die Source des Treibertransistors Q ₂ sind gegenseitig miteinander gekoppelt. Für einen üblichen Betrieb dieser SITL-Anordnung liegt am Emitter des Injektors Q ₁ ein konstantes Potential V _EE , und die Source des Treibertransi­ stors Q ₂ ist geerdet. Die SITL-Anordnung arbeitet in einer Weise ähnlich einer konventionellen integrierten Injektions­ logik (IIL)-Vorrichtung, die Bipolartransistoren verwendet, um als Injektor und Treiber zu dienen, ist aber in vielen Be­ ziehungen der IIL-Vorrichtung überlegen, was im folgenden noch erläutert wird.

Der als Treiber Q ₂ dienende statische Induktions­ transistor ist grundsätzlich eine Majoritätsladungsträgersteuervorrich­ tung und daher nur in einem außerordentlich verminderten Aus­ maß dem sogenannten Minoritätsladungsträgerspeichereffekt ausgesetzt, der zur Begrenzung der Schaltgeschwindigkeit des Treibertran­ sistors in der konventionellen IIL-Vorrichtung beiträgt. In­ folgedessen kann die SITL-Vorrichtung eine wesentlich höhere Geschwindigkeit bei einer Schaltoperation, verglichen mit der üblichen IIL-Vorrichtung, erzeugen. Im folgenden werden die Ladungsträger kurz als Träger bezeichnet.

Ein Beispiel der Grundstruktur einer integrierten SITL-Vorrich­ tung der obenerwähnten Art ist in Draufsicht in Fig. 2 und in einem Vertikalschnitt längs der Linie III-III der Fig. 2 in Fig. 3 gezeigt. Die SITL-Vorrichtung weist ein Halbleiterwafer 10 auf, der aus einem stark dotierten n⁺-Typ-Substrat 13 und einer leicht dotierten n^--Typ-Halbleiterschicht 14 (im folgenden Lage genannt) besteht. In der Halblei­ terlage 14 ist eine stark dotierte p⁺-Type-Zone 11 und eine stark dotierte p⁺-Type-Zone 12 von maschenartiger Gestalt vorge­ sehen. In den oberen Teilen der Lage 14 sind in den durch Zone 12 umgebenden Teilen stark dotierte n⁺-Type-Zonen 15 und 16 vor­ gesehen. Die Zonen 11, 12 und ein Teil der Lage 14, die sand­ wichartig zwischen den Zonen 11 und 12 angeordnet ist, bilden gemeinsam einen lateralen Bipolartransistor, der als Injektor­ transistor Q ₁, wie in Fig. 1 gezeigt, dient. Im einzelnen dient die Zone 11 als Emitter, die Zone 12 arbeitet als Kollektor und der sandwichartige Teil der Lage 14 arbeitet als eine Basis. Andererseits bilden die Zonen bzw. Lagen 12, 13, 14, 15 und 16 gemeinsam einen statischen Induktionstransistor, der als ein Treibertran­ sistor Q ₂, wie in Fig. 1 gezeigt, dient. Insbesondere arbeitet das Substrat 13 als eine Source, die Zone 12 arbeitet als ein Gate und die Zonen 15 und 16 arbeiten als die entsprechenden Drainelektroden. Die Stromkanäle des statischen Induktions­ transistors sind diejenigen Teile der Lage 14, die von der Zone 12 umgeben sind. An entsprechenden Stellen sind Drainelektroden D ₁ und D ₂, eine Gate/Kollektor-Elektrode G/C, eine Emitterelektrode E und eine Source/Basis-Elektrode S/B vorgesehen. Eine Passivie­ rungsfilmlage 17, wie beispielsweise ein Siliciumdioxydfilm oder eine Siliciumnitritfilmlage ist an der freiliegenden Oberseite des Halbleiterwafers 10 ausgebildet.

Bei einer derartig einfachen Struktur erhält man eine integrierte SITL-Vorrichtung, deren Leistung-Verzögerungsprodukt für niedrigen Strombetrieb bis hinab zu 0,002 pJ oder weniger verringert wird. Ferner wurde ein Muster einer solchen SITL-Vorrichtung gemäß der Struktur der Fig. 2 und 3 verwirklicht und zeigte eine minimierte Verzögerungs­ zeit von 13,8 Nanosekunden oder weniger im Betrieb mit einer Ver­ lustleistung von 230 Mikrowatt. Bei diesem Muster hatte die Halb­ leiterlage 14 eine Störstellenkonzentration von ungefähr 10¹⁴ Atome/cm³ und eine Dicke von ungefähr 6 Mikrometern, wobei die Gate­ zone 12 eine Störstellenkonzentration von ungefähr 10¹⁷ Atome/cm³ oder mehr hatte und eine Dicke von ungefähr 2 Mikrometern aufwies, und der Gatemaskenabstand ist auf ungefähr 6 Mikrometer eingestellt. Die obenerwähnte Verzögerungszeit der SITL-Vorrichtung wird durch mehrere Faktoren bestimmt, wie beispielsweise durch eine Verzögerung zum Aufla­ den der Gatekapazität des Treibertransistors, und durch einen Trägerspeichereffekt infolge überschüssiger Minoritätsträger, die vom Gate in den Stromkanal injiziert werden. Die Verzögerungszeit kann durch Minimierung der Dicke der einen hohen Wider­ standswert aufweisenden Lage 14 und durch Minimierung der effektiven Fläche des Gates 12 reduziert werden.

Die SITL-Vorrichtung hat zahlreiche hervorragende Merkmale, wobei aber noch ein zu verbesserndes Problem verbleibt. Dieses Problem wird durch den Minoritätsträger-Speichereffekt reprä­ sentiert, der in einem als Treibertransistor der SITL-Vorrich­ tung dienenden statischen Induktionstransistor entsteht und hervorgerufen wird durch die überschüssigen Minoritätsträger, die in den Stromkanal vom Gate injiziert werden, wenn sich der Treibertransistor im leitenden Zustand befindet. Der durch den Injektortransistor gelieferte Strom wird nach Laden der Gate­ kapazität des Treibertransistors bis zu einem erforderlichen Potential sein Fließen zur Ladung der Gatekapazität bis zu einem übermäßig hohen Potential fortsetzen, weil der Injektorstrom normalerweise im wesentlichen konstant gehalten wird. Infolge­ dessen ist die Gatesperrschicht des Treibertran­ sistors tief in Vorwärtsrichtung oder Durchlaßrichtung vorge­ spannt, so daß eine übermäßig große Trägermenge injiziert wird, wodurch der oben beschriebene Trägerspeichereffekt hervorgerufen wird. Da ein statischer Induktionstransistor grundsätzlich eine Majoritätsträgersteuervorrichtung ist, ist das Ausmaß des sich am Stromkanal des als Treiber dienenden statischen Induk­ tionstransistors entwickelnden Minoritätsträgerspeichereffekts sehr klein, verglichen mit dem in einem Bipolartransistor. Der Trägerspeichereffekt ist jedoch ein großes Hindernis bei der weiteren Vergrößerung der Betriebsgeschwindigkeit der SITL-Vorrichtung.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierte statische Induktionstransistor-Logikschaltungsanordnung ge­ mäß dem Oberbegriff des Anspruchs 1 derart auszubilden, daß sie durch Verringerung des Minoritätsladungsträger-Speicher­ effekts mit einer im Vergleich zum Stand der Technik höheren Geschwindigkeit betreibbar ist.

Weitere Vorteile, Ziele und Einzelheiten der Erfindung ergeben sich aus der Beschrei­ bung von Ausführungsbeispielen anhand der Zeichnung; in der Zeichnung zeigt

Fig. 1 ein Schaltbild einer Äquivalentschaltung einer SITL-Vorrichtung bekannter Art;

Fig. 2 eine schematische Draufsicht auf ein Beispiel einer integrierten SITL-Vorrichtung bekannter Art;

Fig. 3 einen Vertikalschnitt längs der Linie III-III der Fig. 2;

Fig. 4 einen Vertikalschnitt eines Ausführungsbeispiels der SITL-Vorrichtung gemäß der Erfindung;

Fig. 5 ein Schaltbild der Äquivalentschaltung der SITL- Vorrichtung der Fig. 4;

Fig. 6 und 7 Vertikalschnitte verschiedener Ausführungsbei­ spiele der erfindungsgemäßen SITL-Vorrichtung.

Ein Ausführungsbeispiel der verbesserten SITL-Vorrichtung der Erfindung ist im Vertikalschnitt in Fig. 4 gezeigt. Die SITL- Vorrichtung weist ein Halbleiterwafer 110 auf, der aus einem stark dotierten n⁺-Type-Substrat 113 und einer leicht dotierten n^--Type-Lage 114 besteht. Die Halbleiterlage 114 kann beispiels­ weise durch das übliche Epitaxialwachstumsverfahren oder ein Diffusionsverfahren hergestellt werden. In der beispielsweise aus Silicium hergestellten Halbleiterlage 114 sind einzelne stark dotierte p⁺-Type-Zonen 121, 122, 123, 124 und 125 vorgesehen. Die Zonen 122-125 müssen auf dem gleichen Potential gehalten werden, so daß sie elektrisch miteinander verbunden sind. Im allgemeinen können sämtliche Zonen 122-125 vorzugsweise in einer kontinuierlichen Form, wie beispielsweise in der Form eines Gitters oder einer Maschenform ausgebildet sein. An denjenigen Stellen in der Halbleiter­ lage 114, die durch die entsprechenden Zonen 122-125 umgeben sind, werden gesonderte stark dotierte n⁺-Type-Zonen 115, 116 und 117 vorgesehen. Auf den Zonen 121, 122, 115, 116 sind jeweils Ohm'sche Elektroden 133, 134, 135 und 136 abgeschieden. Es ist ebenfalls eine Ohm'sche Elektrode 137 abgeschieden, um eine Ohm'sche Verbindung zwischen den zwei Zonen 117 und 125 herzustellen. Bezugszeichen 118 bezeichnet einen Passivierungsfilm aus einem Isoliermaterial, wie beispielsweise Siliciumdioxyd, welcher die freiliegenden Teile der Oberfläche oder Oberseite der Halbleiterlage 114 bedeckt.

Im Ausführungsbeispiel der Fig. 4 besitzen die n⁺-Type-Lage 113 und die n⁺-Type-Zonen 115-117 eine Störstellenkonzentra­ tion von 10¹⁸ ∼ 10²¹ Atome/cm³. Die n^--Type-Lage 114 besitzt eine Störstellenkonzentration von 10¹¹ ∼ 10¹⁵ Atome/cm³. Jede der p⁺-Type-Zonen 121-125 besitzt eine Störstellenkonzentra­ tion von 10¹⁷ ∼ 10²¹ Atome/cm³.

Die Äquivalentschaltung der in Fig. 4 dargestellten SITL- Vorrichtung ist in Fig. 5 gezeigt. In dieser Figur stellt das Bezugszeichen Q _i einen pnp-Bipolartransistor dar, der als der Injektionstransistor der SITL-Vorrichtung dient, und das Bezugszeichen Q _d repräsentiert einen n-Kanal-stati­ schen-Induktionstransistor, der als Treibertransistor dient. Der Treibertransistor Q _d hat zwei gesonderte Drains D ₁ und D ₂, ein Gate G _d und eine Source S _d . Der Injektortransistor Q _i hat einen Emitter E, einen mit dem Gate G _d des Treibertran­ sistors verbundenen Kollector C und eine mit der Source des Treibertransistors verbundene Basis B. Ferner ist ein zusätzlicher n-Kanal-statischer-Induktionstransistor Q _b eingeführt, um einen Strompfad über Gate und Source des Treibertransistors Q _d vorzusehen. Dieser zusätzliche Transistor Q _b , der im folgenden Nebenwegtransistor bezeichnet wird, steht mit seinem Gate G _b in Verbindung mit dem Gate G _d des Treibertransistors Q _d , während die Drainelektrode D _b mit dem Gate G _b verbunden ist, und eine Source S _b mit der Source S _d des Treibertransistors in Verbindung steht.

Im folgenden wird auf die Beziehung zwischen Fig. 4 und Fig. 5 eingegangen. Der Treibertransistor Q _d weist Lagen 113, 114 und Zonen 115, 116, 122, 123, 124 auf. Im einzelnen dient die Lage 113 als die Source S _d ; die Zonen 122-124 dienen als das Gate G _d ; die Zonen 115, 116 dienen als die Drainelektroden D ₁ und D ₂ und diejenigen Teile der Lage 114, die von den ent­ sprechenden Zonen 122-124 umgeben sind, dienen als gesonderte Stromkanäle. In ähnlicher Weise wird der Nebenwegtransistor Q _b durch die als Source S _b dienende Lage 113, die als Drain D _b dienende Zone 117 und die als Gate G _b wirkenden Zonen 124, 125 und den Teil der Lage 114 gebildet, der als der Stromka­ nal dient und durch die Zonen 124 und 125 umgeben ist. Anderer­ seits bilden die Zonen 121 und 122 den Emitter und den Kollek­ tor des Injektortransistors Q _i . Ebenfalls dient ein Teil der Lage 114, angeordnet zwischen dem Emitter und dem Kollektor, als die Basis B des Injektortransistors Q _i . Wie man erkennt, ist der Kollektor des Injektortransistors Q _i bzw. das Gate des Nebenwegtransistors Q _b mit dem Gate des Treibertransistors Q _d vereinigt und werden dadurch auf dem gleichen Potential mit dem des Treibergate gehalten. In ähnlicher Weise ist die Source des Nebenwegtransistors Q _b und die Basis des Injektor­ transistors Q _i auf dem gleichen Potential mit dem Sourcepoten­ tial des Treibertransistors Q _d gehalten.

Die Arbeitsweise des oben erläuterten Ausführungsbeispiels der Erfindung wird im folgenden erklärt.

Es sei nunmehr angenommen, daß eine bestimmte Spannung V _EE konstant an den Emitter E des Injektortransistors Q _i angelegt ist, um diesen Transistor leitend zu machen, und daß eine be­ stimmte (nicht gezeigte) externe Vorrichtung an Gate G _d und Source S _d des Treibertransistors Q _d angeschlosen ist. In dem Falle, daß die externe Vorrichtung der vorhergehenden Stufe eingeschaltet ist und der vom leitenden Injektortransistor gelieferte Strom vollständig in der externen Vorrichtung ver­ sinkt oder verschwindet, so wird das Gate des Treibertransistors beispielsweise auf der einen niedrigen Pegel aufweisenden Span­ nung, wie beispielsweise 0,1 bis 0,2 Volt gehalten. Unter die­ ser Bedingung werden sowohl Treibertransistor als auch Neben­ wegtransistor in den Aus-Zustand gebracht, weil die Stromka­ näle dieser Transistoren durch die Gate-Kanal-Verarmungsschich­ ten abgeschnürt sind, und weil auf diese Weise hohe Potentialbarrieren in den Stromkanälen entwickelt sind.

Als nächstes sei die Arbeitsweise des oben erwähnten Ausfüh­ rungsbeispiels beschrieben, wenn die externe Vorrichtung in der vorhergehenden Stufe abgeschaltet ist. Nach dem Abschal­ ten der externen Vorrichtung fließt der Strom, der ein fast konstanter Strom ist und vom Injektortransistor geliefert wird, sodann zum Gate der Treiber und Nebenweg­ transistoren hin. Infolgedessen wird der Treibertransistor unmittelbar nach dem Ausschalten der externen Vorrichtung der vorhergehenden Stufe eingeschaltet. Im wesentlichen gleichzeitig mit dem Einschalten des Treiber­ transistors ändert sich andererseits das Verhalten des Neben­ wegtransistors und er wird leitend, weil an seine Drainelektrode eine erforderliche Spannung nicht kleiner als V _go angelegt wur­ de. Daher wird ein großer Teil des vom Injektortransistor ge­ lieferten Stroms durch den Nebenweg- oder Bypathtransistor abgeleitet und somit wird ein weiterer Anstieg des Treiber­ gatepotentials nur um einen kleinen Wert gestattet.

Wenn, wie oben beschrieben, der Treibertransistor eingeschal­ tet ist, so wird das Treibergatepotential im wesentlichen da­ ran gehindert, einen weiteren Anstieg zu bewirken, und zwar infolge der Wirkung des Nebenwegtransistors. Auf diese Weise wird kaum eine unnötige übermäßige Minoritätsträgerinjektion in dem Stromkanal des Treibertransistors auftreten. Der Innenwiderstand des Nebenwegtran­ sistors muß im leitenden Zustand relativ höher gehal­ ten werden als der des Treibertransistors im leitenden Zustand. Diese Bedingung kann erreicht werden durch Einstellung der Breite des Stromkanals des Nebenwegs derart, daß die Breite etwas kleiner ist als diejenige jedes der Stromkanäle des Trei­ bertransistors. Alternativ kann für den gleichen Zweck die Störstellenkonzentration derart bestimmt sein, daß sie etwas niedriger ist als die der Stromkanäle des Treibertransistors.

Wenn die externe Vorrichtung der vorhergehenden Stufe wieder eingeschaltet wird, so wird der Treibertransistor unmittelbar ausgeschaltet, und zwar wegen dem minimierten Minoritätsträger­ speichereffekt im Treibertransistor.

Eine Abwandlung der SITL-Vorrichtung der Fig. 4 ist im Vertikalschnitt in Fig. 6 gezeigt. Bei diesem Ausführungsbei­ spiel ist die Störstellenkonzentration derjenigen Teile 200, 201, 202 und 203, die tatsächlich als die Basis des Injektor­ transistors und die Stromkanäle der Treiber- und Nebenweg­ transistoren dienen, so eingestellt, daß sie niedriger ist als diejenige der verbleibenden Teile in der Lage 114 mit Ausnahme der Gates 122-125 und des Emitters 121. Beispielswei­ se ist die erstgenannte Störstellenkonzentration auf ungefähr 10¹¹ bis ungefähr 10¹⁵ Atome/cm³ eingestellt und die letztere Störstellenkonzentration ist mit ungefähr 10¹⁵ Atome/cm³ oder mehr bestimmt. Bei dieser Anordnung wird die Injektion der Minoritätsträger hauptsächlich in die realen Stromkanalzonen 201-203 von den Gatezonen 122-125 gestattet und auch effektiv in die Basiszone 200 von der Emitterzone 121. Weil die Dif­ fusionspotentialdifferenz groß ist, ist die Injektion der Löcher von den P⁺ -Type-Gatezonen 122-125 in die n-Type-Zonen 201′-203′, die zwischen den n^--Type-Zonen 201-203 bzw. den n⁺-Type-Zonen 115-117 angeordnet sind, nicht sehr intensiv.

Eine weitere Abwandlung der SITL-Vorrichtung der Fig. 4 ist im Vertikalschnitt in Fig. 7 gezeigt, wo die Gates von sowohl dem Treibertransistor als auch dem Nebenwegtransistor in win­ zigen p⁺-Type-Zonen 122 B, 123 A, 123 B, 124 A, 124 B und 125 A gebildet sind, und wobei der Kollektor des Injektortransistors als eine p⁺ -Type-Zone 122 A gesondert von der Gatezone 122 B gebildet ist. Sämtliche der entsprechenden Gate und Kollektor- Zonen 122 A, 122 B, . . . 125 A sind elektrisch und gegenseitig verbunden mit leitenden Lagen 210, 211 und 212 aus leitendem Material wie beispielsweise Aluminium, Molybdän, einem einen niedrigen Widerstandswert aufweisenden Polysilicium. Die leitenden Lagen 210, 211, 212 sind von der einen hohen Wi­ derstandswert aufweisenden Lage 114 und auch von den Drain­ zonen 115, 116, 117 isoliert, und zwar durch Isolationslagen 213-223 aus einem Isolatormaterial, wie beispielsweise SiO₂, Si₃N₄, Al₂O₃ und einer Kombination aus irgendwelchen dieser Materialien, wobei eine Struktur mit Ausnehmungen gebildet wird. Die Bezugszeichen 224-228 repräsentieren jeweils Isolierla­ gen aus einem Isolatormaterial, wie beispielsweise SiO₂, Si₃N₄, Al₂O₃, einem einen hohen Widerstandswert aufweisenden Polysilicium, Polyimidharz, usw. Die Elektrode 137 ist von der einen hohen Widerstandswert aufweisenden Lage 114 und von der Drainzone 117 durch die Isolierlagen 216, 222 und 228 ge­ trennt, und in ähnlicher Weise ist die Elektrode 133 von der einen hohen Widerstandswert aufweisenden Lage 114 durch die Isolierlagen 223, 224 und 229 getrennt.

Dieses Ausführungsbeispiel kann weiter verbesserte Betriebs­ charakteristika aufweisen, was im folgenden im einzelnen be­ schrieben wird. Jede der Gatezonen 122 B, . . ., 124 A kann leicht in einer winzigen Abmessung als stark dotierte Zone ausgebildet werden, und zwar durch Verwendung eines selektiven Diffusionsverfahrens zur Bildung der Gatezonen vor der Bildung der Isolierlagen 225, . . ., 227 und der leiten­ den Lagen 210, . . ., 212. Zudem sind diejenigen Teile dieser Gatezonen, mit Ausnahme derjenigen, die die effektiven Strom­ kanäle berühren, mit den Isolierlagen bedeckt, um dadurch von jeder benachbarten, einen hohen Widerstandswert aufweisen­ den Zone der Lage 114 getrennt zu sein. Daher kann die Gate­ kapazität des Treibertransistors stark minimiert werden. Dar­ über hinaus wird gestattet, daß fast alle in die Gatezonen von dem Emitter des Injektortransistors injizierten Träger exclusiv in die Stromkanäle gezogen werden, so daß der Mino­ ritätsträgerspeichereffekt des Treibertransistors stark re­ duziert wird.

Claims (3)

1. Integrierte statische Induktionstransistor-Logikschaltungs­ anordnung mit einem Injektortransistor (Q _i ) und einem als sta­ tischem Induktionstransistor ausgebildeten Schalttransistor (Q _d ), bei welcher
der Kollektor des Injektortransistors (Q _i ) mit der Gateelektro­ de des Schalttransistors (Q _d ) verbunden ist und als Eingangsan­ schluß dient,
die Basis des Injektortransistors (Q _i ) mit der Sourceelektrode (S _d ) des Schalttransistors (Q _d ) verbunden ist und auf einem fe­ sten Bezugspotential liegt,
der Emitter des Injektortransistors (Q _i ) auf einem konstanten Potential (V _EE ) liegt, und
die Drainelektrode (D ₁, D ₂. . .) des Schalttransistors (Q _d ) als Ausgangsanschluß dient,
und mit
einem Halbleitersubstrat (113) eines ersten Leitfähigkeitstyps,
einer auf dem Halbleitersubstrat (113) angeordneten Halbleiter­ schicht (114) des ersten Leitfähigkeitstyps,
einer in der Halbleiterschicht (114) angeordneten Emitterzone (121) vom zweiten Leitfähigkeitstyp, die die Emitterzone des Injektortransistors (Q _i ) bildet,
mindestens einer weiteren Zone (122-124) vom zweiten Leitfä­ higkeitstyp, die den Kollektor des Injektortransistors (Q _i ) und die Gatezone (G _d ) des Schalttransistors (Q _d ) bildet, und
mindestens eine an der Oberfläche der Halbleiterschicht (114) an­ geordnete stark dotierte Zone (115, 116) vom ersten Leitfähig­ keitstyp, die die Drainelektrode (D ₁, D ₂, . . .) des Schalttran­ sistors (Q _d ) bildet,
wobei
das Halbleitersubstrat (113) als Sourcezone des Schalttransi­ stors (Q _d ) dient,
die Halbleiterschicht (114) als Basiszone des Injektortransi­ stors (Q _i ) dient, und
die von der weiteren Zone (122-124) umgebenen Teile der Halb­ leiterschicht (114) als Kanal des Schalttransistors (Q _d ) die­ nen,
dadurch gekennzeichnet, daß ein als statischer Induktionstransistor ausgeführter Neben­ wegtransistor (Q _b ) vorgesehen ist,
dessen Gateelektrode und dessen Drainelektrode mit der Gate­ elektrode des Schalttransistors (Q _d ) verbunden sind,
dessen Sourceelektrode mit der Sourceelektrode des Schalttran­ sistors (Q _d ) verbunden ist,
der eine Gatezone (124, 125) vom zweiten Leitfähigkeitstyp auf­ weist, die gleichfalls in der Halbleiterschicht (114) vorgese­ hen ist,
der eine stark dotierte Drainzone (11) vom ersten Leitfähig­ keitstyp aufweist, die ebenfalls an der Oberfläche der Halblei­ terschicht (114) angeordnet ist,
bei dem das Halbleitersubstrat (114) ebenfalls als Sourcezone dient und
bei dem der von der seiner Gatezone (124, 125) umgebene Teil der Halb­ leiterschicht (114) als Kanal des Nebenwegtransistors (Q _b ) dient,
wobei die Breite des Kanals des Nebenwegtransistors (Q _b ) klei­ ner ist als die Breite des Kanals des Schalttransistors (Q _d )
oder die Störstellenkonzentration im Kanal des Nebenwegtransi­ stors (Q _b ) geringer ist als die Störstellenkonzentration im Kanal des Schalttransistors (Q _d ).

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Störstellenkonzentration der Teile (200-203) der Halbleiter­ schicht (114), die als Basiszone des Injektortransistors und als Kanäle des Schalt- und des Nebenwegtransistors dienen, eine niedrigere Störstellenkonzentration aufweisen, als die übrigen Teile der Halbleiterschicht (114).

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sämtliche Gatezonen gegenseitig mittels eines leitenden Ma­ terials (210, 211, 212) verbunden sind.