DE2848576C2

DE2848576C2 -

Info

Publication number: DE2848576C2
Application number: DE2848576A
Authority: DE
Inventors: Jan Eindhoven Nl Lohstroh
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1977-11-17
Filing date: 1978-11-09
Publication date: 1988-08-04
Also published as: GB2008317B; DE2848576A1; GB2008317A; BE872064A; CH638341A5; BE872065A; IT7829767A0; FR2409600B1; ES475104A1; JPS5478987A; IT1100271B; FR2409600A1; US4595942A; NL7712649A; CA1129972A; BR7807508A; JPS5928058B2

Description

Die Erfindung bezieht sich auf eine integrierte logische Schaltung entsprechend dem Oberbegriff des Patentanspruchs 1.

Eine solche Schaltung ist aus "1975 I.E.E.E. International Solid-State Circuits Conference", Digest of Technical Papers, Februar 1975, S. 168 und 169 bekannt und wird als sehr attraktiv für groß integrierte Schaltungen (LSI) betrachtet. Die Basiszelle ist ein NICHT-UND-Gatter, in dem die Kopplungsdioden an den Signalausgängen als Schottky-Dioden ausgebildet sind. Außerdem enthält die Zelle auch eine Schottky-Diode, die zu dem Kollektor-Basis- Übergang des Transistors parallelgeschaltet ist. Diese Schottky- Diode (Anklammerungsdiode) weist eine andere Diodendurchlaßspannung als die Kopplungsdioden auf. Der Hub des logischen Signals, d. h. der Spannungsunterschied zwischen den Signalen, die eine logische "1" bzw. eine logische "0" darstellen, ist gleich dem Unterschied zwischen den Diodendurchlaßspannungen der beiden voneinander verschiedenen Arten Schottky-Dioden. Dieser Hub kann dadurch verhältnismäßig klein sein, wodurch die Schaltgeschwindigkeit der Zelle günstig beeinflußt wird. Die Mindestverzögerungszeit der Zelle ist mit der der TTL-Version mit Schottky-Diode und geringer Verlustleistung vergleichbar, die auch kurz als "LS TTL" bezeichnet wird. Weiter ist die Zelle besonders gedrängt und ist auch das Produkt der Verzögerungszeit und der Verlustleistung günstig niedrig.

Obgleich diese attraktive LSI-Logik vor nun schon fast drei Jahren angekündigt wurde, hat sie, sofern der Anmelderin bekannt ist, bisher nicht zu Erzeugnissen geführt, die auf dem Markt Eingang gefunden haben.

Aus "IEE Conference an Integrated Circuits Digest of Technical Papers, Mai 1967, 278 bis 283" ist es bekannt, bei einer integrierten logischen Schaltung einen zum Basis-Kollektor-Übergang des Schalttransistors parallelen Hilfstransistor zu verwenden. Dieser unter bestimmten Bedingungen parasitär auftretende Hilfstransistor, der vom Leitungstyp her komplementär zum Schalttransistor ist, verbessert das Sachverhalten der logischen Schaltung, indem beim Abschalten des Schalttransistors die in der Basis gespeicherten Ladungsträger über den Hilfstransistor abgeleitet werden.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine integrierte logische Schaltung der eingangs genannten Art so auszubilden, daß sie einfacher herzustellen und damit billiger ist, wobei die günstigen elektrischen Eigenschaften und die für die Integration erwünschte hohe Packungsdichte zum größten Teil erhalten bleiben können.

Diese Aufgabe wird erfindungsgemäß mit den kennzeichnenden Merkmalen des Patentanspruches 1 gelöst.

Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt

Fig. 1 das elektrische Schaltbild des bekannten NICHT-UND-Gatters,

Fig. 2 schematisch einen Teil einer Draufsicht auf eine erste Ausführungsform der integrierten Schaltung nach der Erfindung,

Fig. 3 und 4 schematisch Querschnitte durch diesen Teil der ersten Ausführungsform längs der Linien III-III bzw. IV-IV der Fig. 2,

Fig. 5 schematisch einen Teil einer zweiten Ausführungsform der integrierten Schaltung nach der Erfindung, und

Fig. 6 schematisch einen Querschnitt durch diese zweite Ausführungsform längs der Linie VI-VI.

Das elektrische Schaltbild des vorgenannten bekannten NICHT-UND-Gatters, das in Fig. 1 dargestellt ist, enthält einen Signaleingang 1, der durch die Basis eines Bipolartransistors T gebildet wird, und mehrere Signalausgänge 2, 3, 4 und 5, die je über eine Diode 6 mit dem Kollektor des Bipolartransistors T gekoppelt sind. Der Signaleingang 1 ist mit Mitteln zum Zuführen von Strom versehen, die durch die Stromquelle I dargestellt sind.

Der Transistor T ist ein Planartransistor, dessen Kollektor-Basis-Übergang von einer Schottky-Diode 7 überbrückt ist. Dank dieser Anklammerungsdiode weist der Transistor die hohe Schaltgeschwindigkeit auf, die für logische Schaltungen jetzt verlangt wird. Wenn die Anklammerungsdiode 7 fortgelassen wird, wird der Transistor im leitenden Zustand weit in Sättigung gesteuert. Der Transistor enthält dann eine große Menge gespeicherter Ladung, hauptsächlich in Form von Minoritätsladungsträgern, die sich im Kollektorgebiet befinden. Das Ausschalten des Transistors verläuft dementsprechend träge. Die Anklammerungsdiode 7 verhindert, daß der Transistor in Sättigung gesteuert wird, so daß die genannte Ladungsspeicherung vermieden wird.

Wenn beim Betrieb der Signaleingang 1 nicht angeschlossen ist, wird der Signaleingang 1 von dem zugeführten Strom I bis zu der Emitter-Basis- Spannung des Transistors T aufgeladen, die zu dem leitenden Zustand gehört. Diese Diodendurchlaß- oder Übergangsspannung V _BE ist für einen Siliziumtransistor z. B. etwa 700 bis 750 mV.

Wenn die Spannung am Signaleingang die Diodendurchlaßspannung V _BE erreicht, wird der Transistor T leitend und wird der Strom I als Basisstrom benutzt. Der an einem oder mehreren der Signalausgänge verfügbare Strom wird dann über den Transistor T abgeführt, wobei die Spannung am betreffenden Signalausgang gleich der Diodendurchlaßspannung V _D ₁ der Kopplungsdioden 6 zuzüglich der Kollektor-Emitter-Spannung des leitenden Transistors T sein wird. Diese Kollektor-Emitter-Spannung ist gleich der Spannung V _BE abzüglich der Diodendurchlaßspannung V _D ₂ der Anklammerungsdiode 7. Wenn die Spannung V _D ₂ größer als die Spannung V _D ₁ ist, ist die Signalausgangsspannung kleiner als V _BE und wird der Transistor eines nächstfolgenden mit dem betreffenden Signalausgang verbundenen NICHT-UND-Gatters im nicht-leitenden Zustand gehalten.

Der Hub des logischen Signals, d. h. der Unterschied zwischen dem hohen und dem niedrigen Signalpegel, ist gleich dem Unterschied zwischen den Diodendurchlaßspannungen V _D ₂ der Anklammerungsdiode 7 und V _D ₁ der Kopplungsdioden 6.

Die Schottky-Anklammerungsdiode 7 ist ein PtSi-Si-Kontakt mit einer Diodendurchlaßspannung V _D ₂ von etwa 500 mV. Die Schottky-Kopplungsdioden 6 sind Ti-Si-Kontakte mit einer Diodendurchlaßspannung von etwa 350 mV. Der logische Hub beträgt dann etwa 150 mV. Dieser verhältnismäßig kleine logische Hub hat einen günstigen Effekt auf die Verzögerungszeit der Gatterschaltung. Beim Umschalten von dem hohen auf den niedrigen Signalzustand oder umgekehrt braucht nur ein geringer Spannungsunterschied überbrückt zu werden. Das Umschalten kann also in entsprechend kurzer Zeit vor sich gehen.

Die beschriebene bekannt logische Schaltung verdankt ihre günstigen schalttechnischen Eigenschaften also hauptsächlich zwei Ursachen: An erster Stelle wird ein schneller mit Hilfe der Schottky-Diode 7 außer Sättigung gehaltener Planartransistor T verwendet und an zweiter Stelle wird eine geeignete Metallisierung mit Metall-Halbleiter-Kontakten verschiedener Zusammensetzung gewählt, die Schottky-Dioden mit einem günstigen kleinen Diodendurchlaßspannungsunterschied von etwa 150 mV ergeben. Sowohl im Schalttransistor T als auch beim Bestimmen des gewünschten logischen Hubes spielt also die gewählte Metallisierung eine wesentliche entscheidende Rolle.

Die vorliegende Erfindung schafft die Möglichkeit, statt dieser entscheidenden komplexen Metallisierung, die notwendigerweise aus leitenden Schichten verschiedener Materialien aufgebaut ist, eine viel einfachere Metallisierung zu verwenden, die z. B. auch in bereits bekannten Erzeugnissen Anwendung gefunden hat.

Die erste Ausführungsform, die weiter an Hand der Fig. 2, 3 und 4 beschrieben wird, enthält einen Halbleiterkörper 20 mit einer Hauptoberfläche 21, an die mehrere Oberflächengebiete 22 bis 28 von einem ersten Leitungstyp grenzen, die sich auf einem gemeinsamen Substratgebiet 29 von einem zweiten dem ersten entgegengesetzten Leitungstyp befinden. Das Substratgebiet 29 kann eine gemeinsame Halbleiterschicht sein, die z. B. auf einem Substrat angebracht ist. Im vorliegenden Beispiel wird ein p-leitendes Halbleitersubstrat aus Silizium mit einem spezifischen Widerstand von z. B. 10 bis 15 Ω · cm verwendet.

An der Hauptoberfläche 21 sind die Oberflächengebiete 22 bis 28 je von einer Isolierzone 30 umgeben, mit deren Hilfe die Oberflächengebiete wenigstens beim Betrieb elektrisch gegeneinander isoliert sind. Die Isolierzonen können völlig oder teilweise aus Isoliermaterial bestehen. Auch können p-leitende Zonen verwendet werden, die sich von der Hauptoberfläche her in einer n- leitenden Oberflächenschicht erstrecken. Die p-leitenden Isolierzonen erstrecken sich über einen Teil der Dicke der Oberflächenschicht oder durchdringen völlig die Oberflächenschicht, so daß sie bis in das Substrat 29 reichen. Durch das Anlegen einer Spannung in der Sperrichtung über den zwischen den Isolierzonen 30 und den Oberflächengebieten 22 bis 28 und zwischen dem Substrat 29 und den Oberflächengebieten 22 bis 28 gebildeten pn-Übergängen kann auf übliche Weise beim Betrieb eine elektrische Isolierung zwischen den Oberflächengebieten 22 bis 28 sichergestellt werden.

Wenigstens eines (22) der Oberflächengebiete 22 bis 28 dient als Kollektorgebiet eines Bipolartransistors. Dieses Kollektorgebiet 22 enthält einen hochohmigen Teil 31 und einen niederohmigen Teil 32, wobei der niederohmige Teil 32 sich an und längs der Grenzfläche zwischen dem Kollektorgebiet 22 und dem Substratgebiet 29 erstreckt.

Der Bipolartransistor enthält weiter eine an die Hauptoberfläche 21 grenzende Emitterzone 33 vom ersten Leitungstyp, die im Halbleiterkörper 20 durch eine bis zu der Hauptoberfläche 21 reichende Basiszone 34 vom zweiten Leitungstyp von dem Kollektorgebiet 22 getrennt ist. Die n-leitende Emitterzone 33 bildet mit der p- leitenden Basiszone 34 einen ersten pn-Übergang 35 mit einer ersten Diodendurchlaßspannung V _BE und die p-leitende Basiszone 34 bildet mit dem n-leitenden Kollektorgebiet 22 einen zweiten pn-Übergang 36.

Auf der Hauptoberfläche 21 ist eine elektrisch isolierende Schicht 37 vorhanden, die in der Draufsicht nach Fig. 2 annahmeweise durchsichtig ist. Die Schicht 37 besteht z. B. aus einem Isoliermaterial, wie Siliziumdioxid oder Siliziumnitrid oder einer Kombination dieser Materialien. Eine erste Öffnung 38 in der Isolierschicht 37 liegt über der Emitterzone 33. Eine zweite Öffnung 39 liegt neben der Emitterzone 33 über der Basiszone 34. Außerdem sind neben der Basiszone 34 über dem Kollektorgebiet 22 mehrere dritte Öffnungen 40 vorhanden. In Fig. 2 sind die dargestellten Öffnungen in der Isolierschicht 37 mit einem Kreuzchen versehen.

Die Isolierschicht 37 trennt Leiterbahnen 11, 12, 13, 14, 15 und 41 von dem Halbleiterkörper 20, die für elektrischen Anschluß bis in die ersten, zweiten und dritten Öffnungen 38, 39 bzw. 40 reichen. In Fig. 2 sind der Deutlichkeit halber alle Leiterbahnen fortgelassen.

Die Leiterbahnen 12, 13, 14 und 15, die bis in die dritten Öffnungen 40 reichen, sind über je einen gleichrichtenden Übergang 16, der an das Kollektorgebiet 22 grenzt, mit diesem Kollektorgebiet gekoppelt. In diesem Beispiel sind die gleichrichtenden Übergänge 16 Metall-Halbleiter- oder Schottky-Übergänge. Es handelt sich um Platinelsilizidkontakte, wie sie z. B. in der US-PS 38 55 612 beschrieben sind. Die gleichrichtenden Übergänge 16 weisen eine Diodendurchlaßspannung V _D ₁ auf. Für die Wirkung der Schaltung ist es erforderlich, daß Übergänge 16 mit einer Diodendurchlaßspannung V _D ₁ verwendet werden, die kleiner als die Diodendurchlaßspannung V _BE des Emitter- Basis-pn-Übergangs 35 des Transistors ist.

Nach der Erfindung weist der niederohmige Teil 32 des Kollektorgebiets 22 in einer zu der Hauptoberfläche 21 praktisch parallelen Richtung einen beschränkten Umfang auf, wobei sich dieser Teil 32 einerseits unter der Emitterzone 33 und unter den gleichrichtenden Übergängen 16 erstreckt und andererseits unter der Basiszone 34 und der über dieser Zone liegenden zweiten Öffnung 39 ein Gebiet freiläßt, in dem der hochohmige Teil 31 des Kollektorgebietes unmittelbar unter Bildung eines dritten pn-Übergangs 42 an das Substratgebiet 29 grenzt. Die zwischen dem zweiten und dem dritten pn-Übergang 36 bzw. 42 gemessene Dicke des hochohmigen Teiles 31 des Kollektorgebietes 22 ist vorzugsweise kleiner als 5 µm. Dadurch ist in der npn-Transistorstruktur auf zweckmäßige Weise und praktisch ohne daß für den Transistor eine größere Halbleiteroberfläche erforderlich ist, ein vertikaler komplementärer Hilfstransistor eingebaut, dessen Emitter durch die Basiszone 34, dessen Basis durch den hochohmigen Teil 31 des Kollektorgebietes 22 zwischen den beiden pn-Übergängen 36 und 42 und dessen Kollektor durch das Substratgebiet 29 gebildet wird.

Durch zusätzliche Maßnahmen, in diesem Beispiel dadurch, daß die vergrabene Schicht 32 mit einem geringeren Umfang als üblich ausgeführt ist, wodurch unter dem Basiskontakt das Substratgebiet bis in verhältnismäßig geringe Entfernung von dem Basis-Kollektor-Übergang 36 reicht, wirkt der betreffende Teil des Substratgebietes auf zweckmäßige Weise als Kollektor des komplementären Hilfstransistors mit dem angrenzenden hochohmigen Teil 31 und der Basiszone 34 zusammen. Dadurch fließt, wenn der Invertertransistor übersteuert ist (wie nachstehend noch auseinandergesetzt werden wird), ein erheblicher Teil des in der Basiszone 34 fließenden Stromes durch den Hilfstransistor und wird die Speicherung beweglicher Ladungsträger in dem übersteuerten Invertertransistor wesentlich beschränkt.

In Fig. 2 sind auch Oberflächengebiete 23 bis 27 dargestellt, die identische, wenigstens ähnliche Schaltungselemente enthalten. Diese Gebiete dienen also je als Kollektorgebiet eines Planar-npn-Transistors mit einer Anzahl von Signalausgangsbahnen, die über eine Diode mit dem betreffenden Kollektorgebiet gekoppelt sind. Die Anzahl von Dioden kann von Transistor zu Transistor zwischen 1 und z. B. 4 oder 5 variieren und wird von der von der integrierten Schaltung zu erzeugenden logischen Funktion abhängig sein.

Die Kollektorgebiete oder Inseln 22 bis 27 sind zu beiden Seiten eines langgestreckten Oberflächengebietes 28 angeordnet, aus dem die Signaleingänge 11 Strom empfangen. In diesem Gebiet 28 sind eine Anzahl lateraler pnp-Transistoren angebracht, die eine gemeinsame p-leitende Emitterzone 43 aufweisen. Das Gebiet 28 dient als eine gemeinsame n-leitende Basiszone. Die pnp- Transistoren enthalten je eine gesonderte p-leitende Kollektorzone 44, die über eine Öffnung 45 in der Isolierschicht 37 mit einem Signaleingang 11 verbunden ist. Die gemeinsame Emitterzone 43 ist über eine Öffnung 46 mit einer Leiterbahn 47 verbunden, die mit einem schematisch dargestellten Anschluß 48 für eine Speisequelle versehen ist.

Die gemeinsame Basiszone 28 enthält einen hochohmigen Teil 49 und einen niederohmigen Teil 50 in Form einer vergrabenen Schicht. Weiter ist in der Basiszone 28 ein niederohmiges n-leitendes Oberflächengebiet 51 vorhanden, das z. B. zugleich mit der Emitterzone 33 angebracht sein kann und das die gesonderte Kollektorzone 44 wenigstens teilweise gegeneinander abschirmt. Das Gebiet 51 bildet auf entsprechende Weise auch eine Abschirmung zwischen den Emitter- und Kollektorzonen einerseits und den Isolierzonen 30 andererseits. Die vergrabene Schicht 50 und das Oberflächengebiet 51 dienen zur Herabsetzung des Basisreihenwiderstandes und zur Unterdrückung parasitärer Transistorwirkung zu dem Substrat und/oder den Isolierzonen und zwischen den Kollektorzonen untereinander. Über dem Oberflächengebiet 51 befinden sich Öffnungen 52, 59 in der Isolierschicht 37, durch die die gemeinsame Basiszone 28 mit Leiterbahnen 53 verbunden ist.

Die integrierte Schaltung ist mit einer Metallisierung ausgeführt, die über mehrere Schichten verteilt ist und ohne deren Anwendung sich komplexe LSI- Schaltungen jetzt praktisch nicht realisieren lassen. Dazu besteht die Isolierschicht 37 aus einer ersten oder unteren Schicht 55 mit den Öffnungen 38, 39, 40, 45, 46 und 52 und einer zweiten oder oberen Schicht 56. Auf der unteren Schicht 55 befindet sich ein erstes Niveau von Leiterbahnen, das u. a. die Leiterbahnen 11 bis 15 und 47 enthält. Die Leiterbahnen 41 und 53 bestehen aus zwei Teilen, von denen ein erster Teil 57 bzw. 63 auf dem ersten Niveau liegt und bis in die Öffnungen 38 bzw. 52 reicht und ein zweiter Teil 58 bzw. 64 auf einem zweiten Niveau liegt, das durch die obere Schicht 56 von dem ersten Niveau getrennt ist, und über Öffnungen 59 mit dem ersten Teil 57 bzw. 63 in direkter Verbindung steht.

Die ersten Teile 64 der Leiterbahnen 53 sind z. B. kammförmig, wobei sich die Basis des Kammes praktisch parallel zu der Emitterzone 43 und der Leiterbahn 47 erstreckt und Ansätze oder Zähne des Kammes von der Basis des Kammes bis in die Öffnungen 59 in der Isolierschicht 37 reichen. Die ersten Teile 64 können mit einem schematisch angegebenen Anschluß 54 für die Leiterbahnen 53 verbunden sein.

Die Leiterbahnen 11 bis 15, 47 und 57 des ersten Niveaus können z. B. aus Aluminium oder aus einem anderen geeigneten leitenden Material bestehen. Erwünschtenfalls kann zur Vermeidung direkten Kontakts zwischen dem Aluminium und dem in den Öffnungen in der Isolierschicht gebildeten Platinelsilizid eine Sperrschicht verwendet werden. Als Sperrschicht kann z. B. Titan-Platin oder Titan-Wolfram oder Rhodium verwendet werden.

Die Leiterbahnen 58 und 64 des zweiten Niveaus bestehen z. B. aus Aluminium oder Titan- Platin-Gold.

Vorzugsweise ist in allen Öffnungen 38, 39, 40, 45, 46 und 52 in der ersten Isolierschicht 37 und namentlich in den ersten, zweiten und dritten Öffnungen 38, 39 bzw. 40 dasselbe Material in direktem Kontakt mit dem Halbleiterkörper. Im vorliegenden Beispiel ist dieses Material das genannte Platinelsilizid, das in den Öffnungen 40 eine Schottky-Diode bildet und das in den anderen Öffnungen einen gut leitenden Übergang zwischen den Leiterbahnen und den in diesen Öffnungen daran grenzenden Halbleitergebieten bildet.

Die mit der Emitterzone 33 verbundene Leiterbahn 41 ist mit einem schematisch angegebenen Anschluß 60 versehen und das Substratgebiet 29 weist einen Anschluß 61 auf, der mit dem Anschluß 60 zu einem gemeinsamen Anschluß 62 für eine Speisequelle zusammengebaut sein kann.

Der Anschluß 62 kann mit einem geeigneten Bezugspotential, z. B. Erde, verbunden werden. Zwischen den Anschlüssen 62 und 48 wird eine geeignete Strom- oder Spannungsspeisequelle eingeschaltet. Der Anschluß 54 wird mit einem geeigneten Bezugspotential verbunden, wobei die pnp-Transistoren leitend sind. Weiter ist die integrierte Schaltung mit einem oder mehreren nicht dargestellten Signaleingängen, über die einer oder mehreren Leiterbahnen 11 Eingangssignale zugeführt werden können, und mit einem oder mehreren nicht dargestellten Signalausgängen versehen, über die von der integrierten Schaltung erzeugte Ausgangssignale entnommen werden können. Der Vollständigkeit halber sei noch erwähnt, daß das zweite Niveau von Leiterbahnen erwünschtenfalls völlig oder teilweise mit einer weiteren Isolierschicht abgedeckt werden kann.

Die beschriebene Ausführungsform weist eine Kombination von Eigenschaften auf, die für LSI- Schaltungen besonders geeignet ist. Zunächst ist der für diese integrierte Schaltung benötigte Herstellungsvorgang erheblich einfacher als für die beschriebene bekannte Schaltung. Die integrierte Schaltung nach der Erfindung kann durch denselben bekannten Vorgang hergestellt werden, durch den z. B. auch LS TTL und I²L hergestellt werden können. Im Gegensatz zu der beschriebenen bekannten Schaltung sind LS TTL und I²L beide käuflich erhältliche Erzeugnisse. Ein Vergleich der integrierten Schaltung nach der Erfindung mit diesen beiden käuflich erhältlichen Erzeugnissen liefert ein gutes Bild der besonderen Eignung und der Anwendbarkeit der vorgeschlagenen neuen LSI- Logik. Bei einem derartigen Vergleich ist dann nicht nur von Bedeutung, daß die zu vergleichenden Erzeugnisse durch den gleichen oder nahezu den gleichen Vorgang hergestellt werden, sondern auch, daß vergleichbare Entwurfregeln für die Topologie oder das Layout eingehalten werden. Die nachstehenden Ergebnisse basieren auf einem Vergleich, bei dem für alle drei Erzeugnisse davon ausgegangen wird, daß das kleinste in den Masken zu bildende Detail mindestens eine Länge von 5 µm aufweisen muß. Weiter ist für die integrierte Schaltung nach der Erfindung eine n-leitende epitaktische Schicht mit einer Dicke von etwa 3 µm und einem spezifischen Widerstand von etwa 0,7 Ω · cm angewendet. Wie erwähnt, waren die Schottky-Kopplungsdioden von einem auch in LS TTL üblichen Typ mit einem Platinelsilizidübergang. Die Diodendurchlaßspannung dieser Dioden war etwa 0,48 V.

Bekanntlich ist die übliche I²L verhältnismäßig langsam im Vergleich zu LS TTL. Während die minimale Verzögerungszeit eines I²L-Inverters mit einem einzigen Ausgang etwa 10 bis 20 Nanosekunden beträgt, liegt für LS TTL die minimale Verzögerungszeit in der Nähe von etwa 5 bis 7 Nanosekunden. Die hier gegebenen Schaltzeiten werden in I²L- bzw. LS TTL-Schaltungen mit einer epitaktischen Schicht mit einer Dicke von etwa 3 µm erzielt. Der spezifische Widerstand der epitaktischen Schicht beträgt I²L-Schaltungen etwa 0,7 Ω · cm, während für LS TTL-Schaltungen von einem Wert von etwa 0,3 Ω · cm ausgegangen ist.

Es ist nun sehr überraschend, daß die minimale Verzögerungszeit für die Schaltung nach der Erfindung etwa 3 bis 3,5 Nanosekunden beträgt. Diese minimale Verzögerungszeit wurde bei einem Strompegel von etwa 400 µA gemessen. Dabei war die Emitter-Basis-Diodendurchlaßspannung etwa 760 mV und die Kollektor-Emitter- Spannung V _CE des leitenden Invertertransistors etwa 60 mV. der Hub des logischen Signals war etwa 220 mV.

Trotz der Tatsache, daß in LS TTL der Invertertransistor mit Hilfe einer Schottky- Anklammerungsdiode außer Sättigung gehalten wird, und der Invertertransistor in der Schaltung nach der Erfindung wohl in Sättigung gerät, weist die letztere Schaltung dennoch eine etwa zweimal kürzere Verzögerungszeit auf. Der vergleichbare I²L-Inverter, der auch in Sättigung gerät, weist dagegen eine drei- bis sechsmal längere Verzögerungszeit auf. Offenbar ist die Beschränkung des Umfangs der vergrabenen Schicht, wie angegeben ist, eine unerwartet wirksame Maßnahme, wobei einerseits der innere Reihenwiderstand im Kollektorgebiet nicht oder nahezu nicht vergrößert wird, während andererseits ein besonders wirksamer komplementärer Hilfstransistor erhalten wird, der die Folgen der Steuerung des Invertertransistors in den Sättigungszustand drastisch beschränkt und der das Ausmaß, in dem der Invertertransistor in den Sättigungszustand gesteuert wird, genau regelt.

Eine andere für Vergleich vielfach angewandte Größe ist das Produkt der Verzögerungszeit τ und der Verlustleistung D. Für LS TTL beträgt dieser τ D-Produkt etwa 19 pJ, für I²L und die Schaltung nach der Erfindung liegt das τ D-Produkt in nahezu der gleichen Größenordnung, und zwar 0,5 bis 2 pJ. Die integrierte Schaltung nach der Erfindung hält auch diesen Vergleich also glanzreich aus.

Eine dritte Größe, die für LSI- Schaltungen besonders wichtig ist, ist die Packungsdichte oder die Anzahl von Gatterschaltungen, die durchschnittlich pro Quadratmillimeter Halbleiteroberfläche verwirklicht werden kann. In dieser Hinsicht ist, wie bekannt, I²L mit einer Packungsdichte von 200 bis 25° Gattern/mm² LS TTL deutlich überlegen, die eine Packungsdichte von 15 bis 20 Gattern/mm² aufweist. Die Packungsdichte der integrierten Schaltung nach der Erfindung ist 120 bis 18° Gatter/mm². Dies ist also um einen Faktor von etwa 6 günstiger als für LS TTL und um weniger als einen Faktor 2 schlechter als für I²L.

Die vorliegende Erfindung schafft somit eine erhebliche Verbesserung im Vergleich zu LS TTL und ist namentlich für Anwendungen, bei denen eine für übliche I²L zu hohe Schaltgeschwindigkeit erforderlich ist, deutlich konkurrierend in bezug auf I²L. Schaltgeschwindigkeiten von einigen Nanosekunden können in I²L praktisch nur erzielt werden, wenn dielektrische Isolierung verwendet wird. Der zugehörige Herstellungsvorgang ist aber verwickelter als der übliche Herstellungsvorgang, wodurch leicht ein verhältnismäßig hoher Selbstkostenpreis erhalten wird. Weiter können aus entsprechenden Gründen wie bei I²L auch bei der integrierten Schaltung nach der Erfindung die Schaltgeschwindigkeiten durch Anwendung dielektrischer Isolierung verringert werden.

Im zweiten Ausführungsbeispiel, das an Hand der Fig. 5 und 6 beschrieben werden wird, sind noch eine Anzahl weiterer Maßnahmen zur Verbesserung der integrierten Schaltung angewandt. In diesem Beispiel sind für entsprechende Teile namentlich für den Invertertransistor und die Kopplungsdioden die gleichen Bezugsziffern wie im ersten Beispiel verwendet.

In der Draufsicht nach Fig. 5 sind die Leiterbahnen auf dem ersten Niveau zum Teil wohl dargestellt. Es handelt sich unter anderem um die Leiter 11, 12 und 57. Der Deutlichkeit halber sind die dargestellten Leiterbahnen schraffiert.

Eine erste Maßnahme zur Verbesserung der Schaltgeschwindigkeit ist, daß der nicht aktive Teil der Basiszone 34 vergrößert ist und deutlich größer ist als für das Anbringen eines Basiskontakts notwendig ist, während die vergrabene Schicht 32 in der Ausdehnung doch auf das Gebiet unter der Emitterzone 33 und dem aktiven Teil der Basiszone 34 beschränkt ist.

In diesem Zusammenhang ist unter dem aktiven Teil der Basiszone 34 derjenige Teil zu verstehen, der erforderlich ist, um darin eine Emitterzone 33 bilden zu können. Diesem aktiven Teil schließt sich ein nicht aktiver Teil der Basiszone 34 an, der für elektrischen Anschluß der Leiterbahn 11 erforderlich ist.

Wenn in den vorliegenden Beispielen von einer Emitterzone 33 von z. B. 12 µm × 12 µm mit einer zugehörigen Kontaktöffnung 38 von etwa 6 µm × 6 µm ausgegangen und eine Mindestgröße von 3 µm für den Abstand an der Halbleiteroberfläche zwischen dem Emitter- Basis-Übergang 35 und dem Basis-Kollektor-Übergang 36 eingehalten wird, ist der aktive für die Emitterzone erforderliche Teil der Basiszone 18 µm × 18 µm. Neben der Emitterzone ist aber mindestens eine Kontaktöffnung zur Kontaktierung der Basis erforderlich. Diese Kontaktöffnung 39 ist z. B. 5 µm × 10 µm. Wenn außerdem ein Mindestabstand von etwa 6 µm zwischen den Leitern 57 und 11, die bis in die Öffnung 38 und 39 reichen, berücksichtigt wird, wir die Basiszone 34 insgesamt eine Größe von 18 µm × 32 µm aufweisen. Der nicht aktive für Kontaktierung bestimmte Teil der Basiszone 34 ist also mindestens 18 µm × 14 µm. Bei den gegebenen Abmessungen weist der nicht aktive Teil eine mehr als 20% kleinere Oberfläche als der aktive Teil auf.

Im vorliegenden zweiten Beispiel ist eine Basiszone 34 von 37 µm × 18 µm mit darin derselben Emitterzone von 12 µm × 12 µm angewendet. Der aktive Teil weist somit auch in diesem Falle eine Oberfläche von 18 µm × 18 µm auf. Der nicht aktive Teil weist in diesem Falle Abmessungen von 18 µm × 19 µm auf. In diesem zweiten Beispiel ist der nicht aktive Teil also etwa 35% größer in Oberfläche als im ersten Beispiel. Außerdem weist in diesem zweiten Beispiel der nicht aktive Teil sogar eine größere Oberfläche als der aktive Teil auf. Vorzugsweise ist im Rahmen der vorliegenden Erfindung der nicht aktive Teil der Basiszone 34, der den Emitter des vertikalen komplementären Hilfstransistors enthält, mindestens gleich groß wie der aktive Teil.

Im zweiten Beispiel wird die größere Basiszone 34 dazu benutzt, die Kontaktöffnung 39 zu vergrößern. Statt einer Öffnung von 5 µm × 10 µm ist in diesem Falle eine Öffnung 39 von 10 µm × 10 µm verwendet. Die Öffnung 39 ist hier somit zweimal breiter als minimal erforderlich ist. An sich ist diese Verbreiterung der Öffnung 39 für die gute Wirkung der integrierten Schaltung nicht notwendig. Unabhängig von der tatsächlich vorhandenen Öffnung 39 wird die Erweiterung der Basiszone 34, wie im Rahmen der vorliegenden Erfindung vorgeschlagen wird, vorzugsweise derartig sein, daß der nicht aktive Teil der Basiszone 34 so groß ist, daß genügend Raum zur Verfügung steht, um eine Kontaktöffnung 39 benutzen zu können, deren Breite größer als die Kleinstabmessung der Öffnungen 40 für die Kopplungsdioden ist. Vorzugsweise ist der verfügbare Raum genügend groß für eine Kontaktöffnung mit einer Breite, die mindestens gleich dem Zweifachen der Kleinstabmessung der Öffnungen 40 ist. In den beiden Ausführungsbeispielen weisen die Öffnungen 40 Abmessungen von 5 µm × 22 µm auf.

Der Vollständigkeit halber sei bemerkt, daß sich die obenerwähnten Abmessungen der Einfachheit halber auf die Masken beziehen, die für die unterschiedlichen photolithographischen Behandlungen bei der Herstellung erforderlich sind. In den integrierten Schaltungen selber sind bekanntlich die wirklichen Abmessungen etwas abweichend, unter anderem weil bei Belichtung und Entwicklung des photoempfindlichen Lackes keine wirklich exakte Abbildung der Masken erhalten wird, da bei Ätzbehandlungen oft Unterätzung stattfindet und da bei Diffusion von Verunreinigungen auch laterale, seitliche Diffusion auftritt.

Durch die angegebene Vergrößerung der Basiszone 34 erhalten die einander gegenüberliegenden Teile der pn-Übergänge 36 und 42 auch eine größere Oberfläche. Tatsächlich ist also der eingebaute vertikale pnp-Hilfstransistor vergrößert, wodurch überschüssiger Basisstrom des leitenden Invertertransistors zweckmäßiger und bei einer niedrigeren Spannung über dem pn-Übergang 36 abgeführt werden kann. Der leitende Invertertransistor wird in geringerem Maße übersteuert und die Ladungsspeicherung im Kollektorgebiet 22 wird dementsprechend herabgesetzt.

Im Obenstehenden ist von einem Invertertransistor mit einer einzigen Emitterzone 33 und einer einzigen Basiskontaktöffnung 38 ausgegangen. Unter anderem in Abhängigkeit von dem gewünschten Strompegel können auch z. B. zwei leitend miteinander verbundene Emitterzonen verwendet werden. Auch können mehrere Basiskontaktöffnungen, z. B. zwei Kontaktöffnungen auf einander gegenüberliegenden Seiten einer einzigen Emitterzone, vorhanden sein. Bei Anwendung mehrerer Basiskontaktöffnungen braucht nicht notwendigerweise unter jedem der Basiskontakte ein Hilfstransistor eingebaut zu sein. Vorzugsweise ist das Kollektorgebiet 22 des Invertertransistors praktisch rechteckig und liegen die Öffnungen 38, 39 und 40 in der Isolierschicht in einer gleichen Richtung nebeneinander, wobei die Öffnung(en) 39 und die zugehörige(n) Emitterzone(n) 33 zwischen den Öffnung(en) 40 für die Kopplungsdioden einerseits und der Öffnung oder mindestens einer der Öffnungen 38 für den Basiskontakt andererseits liegt (liegen). Der gewünschte eingebaute vertikale Hilfstransistor ist z. B. unter der zuletzt genannten äußeren Kontaktöffnung 39 vorhanden. Die vergrabene Schicht 32 erstreckt sich vorzugsweise ununterbrochen von unter der Emitterzone 33 bis unter die Kopplungsdiode 16.

Eine weitere Maßnahme zur Verbesserung der Schaltgeschwindigkeit ist, daß ein verbesserter lateraler Hilfstransistor durch Hinzufügung einer weiteren Oberflächenzone 71 eingebaut ist, die während der Herstellung zugleich mit der Basiszone 34 gebildet werden kann. Die Zone 71 weist den gleichen Leitungstyp wie die Basiszone 34 und wie die Isolierzone 30 auf und fällt an der Halbleiteroberfläche teilweise mit der Isolierzone 30 zusammen. Die Zonen 71 und 30 überlappen sich. Es ist von Bedeutung, daß die Basiszone 34 und die Isolierzone 30 durch verschiedene Diffusionsbearbeitungen erhalten werden, wodurch ihr gegenseitiger Abstand an der Halbleiteroberfläche verhältnismäßig groß sein muß. Die Basiszone 34 und die Zone 71 werden dagegen durch dieselbe Diffusionsbearbeitung gleichzeitig erhalten, so daß ihr gegenseitiger Abstand verhältnismäßig klein sein kann. Sie weisen praktisch die gleiche Eindringtiefe in den Halbleiterkörper und in einer Richtung quer zu der Hauptoberfläche praktisch den gleichen Dotierungskonzentrationsverlauf auf. Ein üblicher Abstand zwischen der Basiszone 34 und der Isolierzone 30 ist z. B. etwa 10 µm. Der Abstand zwischen der Basiszone 34 und der weiteren Oberflächenzone 71 braucht nicht mehr als 5 µm zu betragen. Die Zonen 34 und 71 bilden den Emitter und den Kollektor eines effektiven lateralen Hilfstransistors, dessen Basisdicke 5 µm oder weniger ist. Auch dieser Hilfstransistor führt, wenn der Invertertransistor leitend ist, Strom ab, wodurch der Invertertransistor in geringerem Maße übersteuert wird.

Wie erwähnt, ist die Basisdicke des lateralen Hilfstransistors vorzugsweise höchstens 5 µm. Im vorliegenden Beispiel gelten die angegebenen Abstände von 10 und 5 µm für die bei der Herstellung zu verwendenden Masken und sind die entsprechenden Abmessungen in der integrierten Schaltung vor allem durch das Auftreten seitlicher Diffusion kleiner. Der Abstand zwischen der Basiszone 34 und der Isolierzone 30 beträgt durchschnittlich etwa 7 µm. Die Basisdicke des lateralen Hilfstransistors ist tatsächlich etwa 3 µm.

In dieser Ausführungsform mit einem lateralen komplementären Hilfstransistor bildet die zusätzliche Oberflächenzone 71 das Gebiet vom zweiten Leitungstyp, das auf zweckmäßige Weise als Kollektor des Hilfstransistors dient.

Die weitere Oberflächenzone 71 kann eine geschlossene Geometrie aufweisen und als ein Ring die Basiszone 34 umgeben, wobei sie zwischen der Basiszone 34 einerseits und den Kopplungsdioden 16 andererseits verläuft. Vorzugsweise ist die weitere Zone 71 aber auf der Seite der Kopplungsdioden 16 offen und umgibt sie die Basiszone 34 nur an dem den Kopplungsdioden nicht zugekehrten Teil des Basiszonenrandes. Im vorliegenden Beispiel ist die Zone 71 daher U-förmig.

Der Anwendung einer Zone 71 mit einer nichtgeschlossenen Geometrie liegt die Erkenntnis zugrunde, daß eine derartige Zone auf der den Kopplungsdioden 16 zugekehrten Seite der Basiszone 34 praktisch überflüssig ist. Namentlich wenn die Kopplungsdioden Schottky-Dioden sind, ist die Lebensdauer für die Minoritätsladungsträger im Kollektorgebiet 22 an den gleichrichtenden Übergängen 16 sehr kurz. Vor allem die erste der Basiszone 34 am nächsten liegende Kopplungsdiode wird Minoritätsladungsträger aus dem Kollektorgebiet absaugen und erfüllt damit praktisch die gleiche Funktion wie die Zone 71. Dadurch wird aber durch die erste Kopplungsdiode ein etwas größerer Strom als durch die übrigen weiter entfernten Kopplungsdioden fließen. Dieser Unterschied in Stromgröße ist jedoch derart gering, daß dadurch die gute elektrische Wirkung der Schaltung gar nicht beeinträchtigt wird. Die Invertertransistoren weisen eine reichlich genügende Verstärkung auf, um diese Stromunterschiede auffangen zu können.

Die für die weitere Oberflächenzone 71 gewählte Form weist den wichtigen Vorteil auf, daß kein zusätzlicher Raum an der Halbleiteroberfläche benötigt wird. Eine geschlossene Form oder ein geschlossener Ring, die oder der das ganze Kollektorgebiet umgibt, würde den für die Kopplungsdioden verfügbaren Raum beschränken. Eine geschlossene Form oder ein geschlossener Ring, die oder der die Basiszone 34 umgibt und zwischen der Basiszone 34 und der ersten Kopplungsdiode 6 verläuft, würde einen größeren Abstand zwischen dieser Basiszone 34 und der ersten Kopplungsdiode 16 notwendig machen.

Eine andere Maßnahme, durch die die Schaltgeschwindigkeit vergrößert werden kann, ist der Ersatz des für die Stromzufuhr verwendeten lateralen pnp- Transistors 43, 28, 44 aus dem ersten Beispiel durch einen Widerstand in Kombination mit einer möglichst niedrigen Speisespannung von 1 V oder weniger. Vorzugsweise ist die Speisespannung höchstens gleich der Summe der Diodendurchlaßspannung V _BE des Invertertransistors und des Hubes des logischen Signals, oder mit anderen Worten, höchstens gleich annähernd 2V _BE-V _D ₁, wobei V _D ₁ die Diodendurchlaßspannung der Kopplungsdioden ist.

Auch die letztere Maßnahme ist im zweiten Beispiel angewandt. Die Kollektorgebiete 22 bis 26 der Invertertransistoren sind auf den gegenüberliegenden Seiten eines gemeinsamen Oberflächengebietes oder inselförmigen Gebietes 72 angeordnet. Diese Insel 72 enthält eine Anzahl von Widerständen 73, die mit je einem Signaleingangsleiter 11 verbunden sind. Weiter sind die Widerstände 73 mit Anschlußkontakten in Form einer leitenden Schicht 74 versehen, die, gleich wie die mit der Emitterzone 33 verbundenen leitenden Schichten 57, zu dem ersten Niveau von Leiterbahnen gehören. Die leitenden Schichten 74 dienen zum Anschluß an eine in Fig. 5 nicht dargestellte, in der Zeichnungsebene der Fig. 5 waagerecht verlaufende praktisch in der Mitte über den Widerständen 73 liegende Speiseleitung 75. Diese waagerechte Speiseleitung 75 gehört zu den Leiterbahnen des zweiten Niveaus und weist Ansätze auf, die in der Ebene der Fig. 5 abwechselnd nach oben und nach unten gerichtet sind und die mit den Schichten 74 über eine Öffnung in der Isolierschicht 56, die die Leiterbahnen verschiedener Niveaus voneinander trennt, verbunden sind.

Auch die zweite Speiseleitung 58 gehört zu den Leiterbahnen des zweiten Niveaus und ist in der Zeichnung der Fig. 5 nicht dargestellt. Die Speiseleitung 58 erstreckt sich praktisch parallel zu der Speiseleitung 75 und liegt über der Emitterzone 33.

Schließlich zeigt Fig. 5 einige Signaleingangsleiter 11 und Signalausgangsleiter 12, die zu dem ersten Niveau von Leiterbahnen gehören. Sofern Signale anderer weiter entfernter Teile der integrierten Schaltung den dargestellten Invertertransistoren zugeführt werden müssen, sind in einer zu den Speiseleitungen parallelen Richtung mindestens zwei Lagen verfügbar, die zwischen den elektrischen Anschlüssen der Widerstände 73 liegen. Obendrein kann manchmal eine Lage zwischen den Widerständen und den Invertertransistoren, wie unten in Fig. 5 angegeben ist, verwendet werden. Ferner können mit Hilfe des zweiten Niveaus von Leiterbahnen auch sich kreuzende Signalleiter gebildet werden.

Die Widerstände 73 weisen eine für integrierte Schaltungen übliche Struktur auf. Es sind p-leitende Zonen, die zugleich mit den Basiszonen 34 erzeugt werden können. Diese Zonen 73 liegen in den gemeinsamen Insel 72 über einer zu der Insel 72 gehörigen vergrabenen Schicht 76. An dem mit der Speiseleitung 75 verbundenen Ende der Widerstände 73 ist zugleich mit den Emitterzonen 33 eine höher dotierte n-leitende Oberflächenzone 77 angebracht. Der an der Grenze der Zonen 73 und 77 gebildete pn-Übergang 78 ist durch die darauf liegende leitende Schicht 74 kurzgeschlossen. Über die Oberflächenzonen 77 ist die Speiseleitung 75 direkt mit der gemeinsamen Insel 72 verbunden.

Übrigens dürfte es einleuchten, daß nicht alle Widerstände auf einer Seite mit der gemeinsamen Insel 72 über eine angrenzende Oberflächenzone 77 und einen kurzgeschlossenen pn-Übergang 78 verbunden zu sein brauchen. Meistens ist z. B. auch eine einzige Verbindung zwischen der Speiseleitung 75 und der gemeinsamen Insel 72 an sich bereits genügend. Über die Verbindung mit der Speiseleitung brauchen nur die Leckströme der verschiedenen pn-Übergänge abgeführt zu werden, so daß der Strom durch diese Verbindung verhältnismäßig klein ist.

Der Flächenwiderstand der Zonen 73 beträgt z. B. etwa 200 Ω. Die Widerstände weisen z. B. je einen Wert von etwa 800 Ω auf.

Die Speiseleitung 75 ist mit einem Anschluß 48 und die Speiseleitung 58 ist, wie das Substratgebiet 29, mit dem Anschluß 62 verbunden. Zwischen den Anschlüssen 48 und 62 kann eine Speisespannung von z. B. etwa 920 mV angeboten werden. Diese Speisung ist in Fig. 6 schematisch durch die Spannungsquelle 79 dargestellt.

Die gewählte Speisespannung ist gleich der Summe der Diodendurchlaßspannung V _BE des Invertertransistors und des logischen Hubes. Der logische Hub ist gleich der Spannung V _BE abzüglich der Diodendurchlaßspannung V _D ₁ und der Kollektor-Emitter-Spannung V _CE des leitenden Invertertransistors.

Beim Betrieb ist der Ausgang einer ersten Gatterschaltung mit einem leitenden Invertertransistor an den Eingang einer zweiten Gatterschaltung angeschlossen, deren Invertertransistor dann nichtleitend ist. Über dem zu der ersten Gatterschaltung gehörigen Widerstand wird ein Spannungsabfall auftreten, der gleich dem logischen Hub ist. Das Eingangssignal ist ja hoch und gleich der Basis-Emitter-Durchlaßspannung V _BE. Über dem zu der zweiten Gatterschaltung gehörigen Widerstand wird ein Spannungsabfall auftreten, der zweimal größer als der logische Hub ist. Hier ist das Eingangssignal niedrig und etwa gleich der Summe der Diodendurchlaßspannung V _D ₁ und der Spannung V _CE des leitenden Transistors. Der durch den zweiten Widerstand fließende Strom, der über den Kollektor des leitenden Transistors abgeführt wird, ist also etwa zweimal größer als der durch den ersten Widerstand fließende Strom, der als Basisstrom dem leitenden Transistor zugeführt wird. Der leitende Transistor ist somit deutlich weniger übersteuert als bei einer idealeren Stromquellenspeisung der Fall gewesen wäre. Im letzteren Falle wären die Basis- und Kollektorströme praktisch gleich groß gewesen, während im vorliegenden Beispiel infolge der niedrigen Speisespannung in Vereinigung mit den Widerständen 73 ein Unterschied gleich einem Faktor 2 auftritt. Die Ladungsspeicherung im Invertertransistor ist damit entsprechend herabgesetzt.

Auch bei Anwendung einer höheren Speisespannung kann es vorteilhaft sein, die Ströme über Widerständen den Basen der Invertertransistoren zuzuführen. Der Widerstandswert der Widerstände muß dann größer sein. Nötigenfalls können die Widerstände auf an sich bekannte Weise mit Hilfe von Ionenimplantation hergestellt werden. In diesem Falle können einfach Widerstandszonen mit einem Flächenwiderstand von z. B. etwa 2 kΩ erhalten werden. Auch können die Widerstände statt in dem Halbleiterkörper auf dem Körper angebracht werden, z. B. mit einer durch Niederschlagen oder auf andere Weise erhaltenen Schicht aus Widerstandsmaterial, wie Titan, Tantal oder polykristallinem Halbleitermaterial.

In den beschriebenen Beispielen wird über den vertikalen und/oder den horizontalen komplementären Hilfstransistor Strom zu dem Anschluß 61 abgeführt. Dieser elektrische Anschluß 61 bildet den Anschluß des Kollektors des Hilfstransistors. Zur Herabsetzung des Reihenwiderstandes kann es in diesem Zusammenhang günstig sein, das Substrat 29 nicht oder nicht nur auf der Unterseite anzuschließen, sondern auf der Oberseite des Halbleiterkörpers die tiefen p-leitenden Zonen 30 an vorzugsweise in regelmäßigen Abständen voneinander liegenden Stellen mit einer Leiterbahn und z. B. mit der Speiseleitung 58 zu verbinden. Wenn die Isolierzonen über ihre ganze Tiefe oder über einen Teil ihrer Tiefe aus Isoliermaterial bestehen, empfiehlt es sich, an regelmäßig angeordneten Stellen zwischen oder neben den Gatterschaltungen tiefe von der Halbleiteroberfläche bis zu dem Substratgebiet reichende Halbleiterzonen anzubringen, die an der Halbleiteroberfläche mit einer Leiterbahn verbunden sind und die auf diese Weise für die gewünschte Stromableitung sorgen können.

Die beschriebenen integrierten logischen Schaltungen können völlig auf übliche Weise mit Hilfe in der Halbleitertechnik gebräuchlicher Verfahren hergestellt werden.

Es ist einleuchtend, daß die Erfindung nicht auf die beschriebenen Ausführungsformen beschränkt ist, sondern daß im Rahmen der Erfindung für den Fachmann viele Abwandlungen möglich sind. So können andere Halbleitermaterialien, wie Germanium oder A^IIIB^V- Verbindungen, verwendet werden. Weiter können in den Beispielen die Leitungstypen verwechselt werden, wobei die elektrischen Spannungen und Stromrichtungen dementsprechend angepaßt werden.

Die Dicke der Oberflächenschicht ist vorzugsweise nicht größer als etwa 6,5 µm. Mit Vorteil wird eine Dicke von höchstens etwa 3,5 µm verwendet. Die Oberflächenschicht ist meistens eine epitaktische Schicht, aber kann auch auf andere Weise, z. B. durch Diffusion oder Ionenimplantation, gebildet werden. Die Kollektorgebiete können auch als gesonderte Gebiete durch Dotierung in einem Substrat vom entgegengesetzten Leitungstyp angebracht werden. Der spezifische Widerstand, oder im allgemeinen die Dotierungskonzentration der Oberflächenschicht kann innerhalb weiter Grenzen angepaßt werden. Z. B. kann statt der epitaktischen Schicht von 0,7 Ω · cm auch mit Vorteil eine epitaktische Schicht von ewa 0,3 Ω · cm verwendet werden. Dieser spezifische Widerstand beeinflußt unter anderem den Reihenwiderstand der Kopplungsdioden.

Sowohl für den vertikalen als auch für den lateralen Hilfstransistor gilt, daß die Basisdicke des Hilfstransistors zwischen dem Emitter und dem Kollektor vorzugsweise etwa 3 µm oder weniger beträgt.

Der Invertertransistor kann auch symmetrisch zu dem nicht aktiven Teil der Basiszone, der den Emitter des Hilfstransistors enthält, ausgeführt sein. In diesem Falle wird der betreffende Basiskontakt zentral angeordnet sein, wobei auf zwei gegenüberliegenden Seiten dieses Kontakts eine Emitterzone und eine oder mehrere Kopplungsdioden vorhanden sind. Auf jeder dieser Seiten wird eine vergrabene Schicht vorhanden sein, die ununterbrochen von unter der Emitterzone bis unter die Kopplungsdioden reicht. Wenn in einen derartigen symmetrischen Transistor ein lateraler Hilfstransistor eingebaut ist, wird das Gebiet, das als dessen Kollektor dient, aus zwei Teilen bestehen, die neben den beiden anderen einander gegenüberliegenden Seiten der Basiszone, die nicht den Kopplungsdioden zugekehrt sind, liegen.

Die Aktivatorkonzentration in dem Teil des Substratgebietes, der als Kollektor des vertikalen Hilfstransistors der Basiszone des Invertertransistors gegenüber angeordnet ist, ist vorzugsweise um mindestens einen Faktor 10 und mit Vorteil um mindestens einen Faktor 100 niedriger als die Aktivatorkonzentration in dem niederohmigen Teil des Kollektorgebietes des Invertertransistors.

Die Kopplungsdioden 16 können auch mit Hilfe anderer Materialien als das genannte Platinelsilizid erhalten werden. Z. B. kann Aluminium, Plantinsilizid oder Titan Anwendung finden. Dieses Material kann nur in den Öffnungen in der Isolierschicht vorhanden sein, wie bei den beschriebenen Platinelsilizidübergängen, oder als Schicht einen Teil der Leiterbahnen bilden, wie bei Titan häufig der Fall ist. Die Titanschicht ist dann mit einer gut leitenden Schicht aus z. B. Gold überzogen, wobei nötigenfalls eine Sperrschicht aus z. B. Platin zwischengefügt sein kann.

Claims

1. Integrierte logische Schaltung mit einem Signaleingang (I), der durch eine Basis eines Bipolartransistors (T) gebildet wird, mit mehreren Signalausgängen (2-5), die über je eine Diode (6) mit dem Kollektor des Bipolartransistors gekoppelt sind, wobei der Signaleingang mit Mitteln (I) zum Zuführen von Strom versehen ist, wobei die Schaltung einen Halbleiterkörper (20) mit einer Hauptoberfläche (21) enthält, an die mehrere Oberflächengebiete (22-28) von einem ersten Leitungstyp grenzen, die sich auf einem gemeinsamen Substratgebiet (29) von einem zweiten, dem ersten entgegengesetzten Leitungstyp befinden, wobei jedes dieser Oberflächengebiete an der Hauptoberfläche von einer Isolierzone (30) umgeben ist, mit deren Hilfe die Oberflächengebiete im Betrieb elektrisch gegeneinander isoliert sind, wobei eines (22) dieser Oberflächengebiete vom ersten Leitungstyp als Kollektorgebiet des Bipolartransistors (T) dient, wobei dieser Bipolartransistor weiter eine an die Hauptoberfläche (21) grenzende Emitterzone (33) vom ersten Leitungstyp enthält, die in dem Halbleiterkörper durch eine bis zu der Hauptoberfläche reichende Basiszone (34) vom zweiten Leitungstyp von dem Kollektorgebiet (22) getrennt ist und mit dieser Basiszone einen ersten PN-Übergang (35) bildet, wobei die Basiszone mit dem Kollektorgebiet einen zweiten PN-Übergang (36) bildet, wobei das Kollektorgebiet (22) einen hoch- (31) und einen nieder- (32) ohmigen Teil enthält, wobei sich der niederohmige Teil (32) an und längs der Grenzfläche zwischen dem Kollektorgebiet (22) und dem Substratgebiet (29) erstreckt, und wobei auf der Hauptoberfläche (21) eine elektrisch isolierende Schicht (55) mit wenigstens einer ersten, über der Emitterzone (33) liegenden Öffnung (38), mit wenigstens einer zweiten, neben der Emitterzone (33) über der Basiszone (34) liegenden Öffnung (39) und mit mehreren dritten, neben der Basiszone über dem Kollektorgebiet (22) liegenden Öffnungen (40) vorhanden ist, wobei die Isolierschicht Leiterbahnen (11-15, 47, 57) von dem Halbleiterkörper (20) trennt, die als elektrischer Anschluß bis in die ersten, zweiten und dritten Öffnungen (38, 39, 40) reichen, und wobei die bis in die dritten Öffnungen (40) reichenden Leiterbahnen (12-15) je über einen gleichrichtenden Übergang (16), der an das Kollektorgebiet (22) grenzt, mit dem Kollektorgebiet gekoppelt sind, dadurch gekennzeichnet, daß der niederohmige Teil (32) des Kollektorgebietes (22) in einer zu der Hauptoberfläche (21) praktisch parallelen Richtung einen beschränkten Umfang aufweist, wobei sich dieser Teil (32) einerseits unter der Emitterzone (33) und unter den gleichrichtenden Übergängen (16) erstreckt und andererseits unter der Basiszone (34) und der über dieser Zone liegenden zweiten Öffnung (39) in der Isolierschicht (55) ein Gebiet freiläßt, in dem der hochohmige Teil (31) des Kollektorgebietes (22) direkt unter Bildung eines dritten PN-Überganges (42) an das Substratgebiet (29) grenzt, wobei der an den hochohmigen Teil (31) des Kollektorgebietes (22) grenzende Teil des Substratgebietes (29) einen Kollektor eines komplementären Hilfstransistors bildet, dessen Emitter durch die Basiszone (34) und dessen Basis durch das Kollektorgebiet (22) vom ersten Leitungstyp gebildet werden, wobei das Substratgebiet (29) mit einem elektrischen Anschluß (61) versehen ist, und daß der nicht aktive Teil der Basiszone (34), über dem eine zweite Öffnung (39) vorhanden ist, mindestens so groß wie der sich dem nicht aktiven Teil anschließende aktive, die Emitterzone (33) umgebende, Teil der Basiszone (34) ist, so daß, wenn der Bipolartransistor (T) übersteuert ist, ein erheblicher Teil des in seiner Basiszone (34) fließenden Stromes durch den Hilfstransistor fließen kann und die Speicherung beweglicher Ladungsträger in dem übersteuerten Bipolartransistor erheblich herabgesetzt wird.

2. Integrierte logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zwischen dem zweiten (36) und dem dritten (42) PN-Übergang gemessene Dicke des hochohmigen Teiles (31) des Kollektorgebietes höchstens 5 µm beträgt.

3. Integrierte logische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Konzentration an Aktivatoren im Substratgebiet an der Grenze zum hochohmigen Teil (31) des Kollektorgebietes (22) vom ersten Leitungstyp mindestens um einen Faktor 10 niedriger als die Konzentration an Aktivatoren im niederohmigen Teil (32) dieses Kollektorgebietes ist.

4. Integrierte logische Schaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die zweite Öffnung (39) eine Kleinstabmessung (Breite) aufweist, die größer als die Kleinstabmessung (Breite) der dritten Öffnungen (40) über dem Kollektorgebiet (22) vom ersten Leitungstyp ist.

5. Integrierte logische Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Kleinstabmessung der zweiten Öffnung (39) mindestens zweimal größer als die Kleinstabmessung der dritten Öffnungen (40) ist.

6. Integrierte logische Schaltung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß, auf die Hauptoberfläche gesehen, die ersten (38), zweiten (39) und dritten (40) Öffnungen eine Reihe bilden, wobei zwischen einer oder mehreren dritten Öffnungen (40) einerseits und einer zweiten Öffnung (39), die sich über einem Teil der Basiszone (34) befindet, der den Emitter des Hilfstransistors bildet, andererseits, mindestens eine erste, über einer Emitterzone (33) liegende Öffnung (38) vorhanden ist.

7. Integrierte logische Schaltung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß an der Hauptoberfläche neben der Basiszone (34) eine an das Kollektorgebiet (22) vom ersten Leitungstyp grenzende weitere Oberflächenzone (71) vom zweiten Leitungstyp vorhanden ist, die von der Hauptoberfläche bis zu praktisch der gleichen Tiefe wie die Basiszone (34) in den Halbleiterkörper reicht, wobei diese weitere Oberflächenzone als Kollektor des Hilfstransistors dient und mit dem Substratgebiet verbunden ist.

8. Integrierte logische Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß der Abstand an der Hauptoberfläche zwischen der Basiszone (34) und der weiteren Oberflächenzone (71) höchstens 5 µm beträgt.

9. Integrierte logische Schaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Isolierzonen (30) Oberflächenzonen vom zweiten Leitungstyp sind, die sich von der Hauptoberfläche bis zu einer größeren Tiefe in den Halbleiterkörper als die weitere Oberflächenzone (71) erstrecken, wobei die weitere Oberflächenzone direkt mit der an das Kollektorgebiet (22) vom ersten Leitungstyp grenzenden Isolierzone (30) dadurch verbunden ist, daß sich diese beiden Zonen an der Hauptoberfläche überlappen.

10. Integrierte logische Schaltung nach Anspruch 7, 8 oder 9, dadurch gekennzeichnet, daß die Basiszone (34) an der Hauptoberfläche nur teilweise von der weiteren Oberflächenzone (71) umgeben ist, wobei der an der Hauptoberfläche liegende Umfang der Basiszone zum Teil einer oder mehreren dritten Öffnungen (40) und zum verbleibenden Teil der weiteren Oberflächenzone (22) gegenüberliegt.

11. Integrierte logische Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß die Basiszone (34) praktisch rechteckig ist, die weitere Oberflächenzone (71) praktisch U-förmig ist und die Basiszone auf drei Seiten umgibt und die dritten Öffnungen (40) in der Isolierschicht auf der vierten Seite der Basiszone (34) neben dieser Basiszone angeordnet sind.