DE3204376A1 - Ram-halbleiterspeicher in zuordnung zu einem mikrocomputersystem - Google Patents

Ram-halbleiterspeicher in zuordnung zu einem mikrocomputersystem

Info

Publication number
DE3204376A1
DE3204376A1 DE19823204376 DE3204376A DE3204376A1 DE 3204376 A1 DE3204376 A1 DE 3204376A1 DE 19823204376 DE19823204376 DE 19823204376 DE 3204376 A DE3204376 A DE 3204376A DE 3204376 A1 DE3204376 A1 DE 3204376A1
Authority
DE
Germany
Prior art keywords
address
semiconductor memory
microcomputer system
bus
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823204376
Other languages
English (en)
Other versions
DE3204376C2 (de
Inventor
Joji Yokohama Kanagawa Fukuda
Yutaka Atsugi Kanagawa Okubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE3204376A1 publication Critical patent/DE3204376A1/de
Application granted granted Critical
Publication of DE3204376C2 publication Critical patent/DE3204376C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Bus Control (AREA)
  • Read Only Memory (AREA)

Description

f:O.: ;.;">> 320A376
TER MEER · MÜLLER · STEINMEISTER* :·- Sony - S82P7
Beschreibung
Die Erfindung betrifft eine Halbleiterspeicheranordnung mit wahlfreiem Zugriff (Random-Speicher), der mit einem Mikrocomputersystem verbunden ist. Die Erfindung bezieht sich insbesondere auf eine Steuerschaltung für einen solchen Random-Speicher.
Bekanntermaßen enthält ein Mikrocomputersystem üblicherweise eine das Kernstück bildende zentrale Prozessoroder Recheneinheit (CPU), einen Festwert- oder Lesespeicher (ROM) für ein Prüf- oder Überwachungsprogramm oder andere Systemprogramme, einen Speicher mit wahlfreiem Zugriff (RAM) sowie einige andere periphere Einheiten.
Die über eine EIN-AUS-Schnittstelle in das Mikrocomputersystem eingegebenen Daten gelangen über die CPU in den RAM, wo sie entsprechend dem im ROM enthaltenen Programm abgearbeitet bzw. verarbeitet werden und über die EIN/ AUS-Schnittstelle in Form von Ergebnissen wieder auslesbar sind.
Üblicherweise enthält jede CPU eine feste Anzahl von Adreßzuordnungen, d. h. die Gesamtkapazität des RAM, der direkt von der CPU aus gesteuert wird, ist begrenzt. Im Falle eines 8-Bit-Mikroprozessors,etwa des Typs Z80-CPU der Firma Zilog beispielsweise, beträgt die maximale Speicherkapazitätszuordnung 64 KBytes. Der Mikrocomputer ist also nur in der Lage, eine vergleichsweise geringe Anzahl von Daten zu verarbeiten.
Um die Kapazität des Speichers zu vergrößern, ist die Verwendung einer Speicherbank bekannt, die eine Mehrzahl von RAM-Gruppen enthält, die durch, einen entsprechenden Befehl umschaltbar sind. Für eine solche Speicherbank
TER MEER · MÜLLER · STEINMeIstER" " -:·- Sony - S82P7
muß bei einer Kapazitätsänderung auch die Software, d. h. das Programm zur Adressenzuordnung für die RAMs zusammen mit der Verdrahtung geändert werden, d. h. also, es muß in die Hardware des möglicherweise bereits fertiggestellten und hinsichtlich der Speicherkapazität zu erweiternden Mikrocomputersystems eingegriffen werden.
Eine andere Möglichkeit zur Vergrößerung der Speicherkapazität besteht in der Verwendung von auswechselbaren magnetischen Platten oder Scheiben (gegebenenfalls auch Magnetbandkassetten), also eines üblicherweise unter dem Begriff "Floppy-Disk" bekannten Systems.
Wie bekannt, enthält ein Floppy-Disk von 8 Zoll Durchmesser 77 Spuren mit jeweils 26 Sektoren. Beispielsweise kann ein Sektor 128 Daten-Bytes speichern. Die Lese/ Schreib-Steuerung für das Floppy-Disk erfolgt üblicherweise durch den sogenannten Floppy-Disk-Controller (FDC), der zwischen der EIN/AUS-Schnittstelle und dem Floppy-Disk liegt. Zur Ansteuerung gibt die CPU einen Disk-Aktivierungsbefehl über den Adreßbus an die FDC-Einheit, die gleichzeitig mit der Spur- und der Sektoradresse versorgt wird. Sodann wird ein Lese/Schreib-Kopf für das Floppy-Disk entsprechend der geforderten Spur und des jeweiligen Sektors aktiviert, um Daten über den Datenbus einzulesen oder einzuschreiben.
Floppy-Disk-Systeme benötigen damit jedoch elektromechanisch zu betätigende Elemente und Baugruppen, die massebehaftet sind mit der Folge, daß die Zugriffszeit größer wird als es aufgrund der Elektronik des Halbleiter-RAM-Systems möglich wäre, obgleich der Vorteil besteht, daß für das Floppy-Disk-System jeweils nur eine EIN/AUS-Adresse von der CPU erforderlich ist.
TER MEER - MÜLLER · STElPsfMErSTER - ' -·· '--".:., Sony - S82P7
Inzwischen jedoch ist die Halbleiter-Fertigungstechnologie erheblich weiterentwickelt worden und die Preise von Halbleiterspeicherbauelementen werden laufend niedriger, so daß es zunehmend wirtschaftlich wird, Mikrocomputer mit einem für große Datenmengen geeigneten Halbleiter-RAM-System auszurüsten.
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Halbleiter-Speichersystem insbesondere für wahlfreien Zugriff für Kleinrechner oder Mikrocomputer zu schaffen.
Die Halbleiterspeicheranordnung gemäß der Erfindung ist in zusammengefaßter Lehre im Patentanspruch 1 angegeben. Vorteilhafte Weiterbildungen der Erfindung sind in Unteransprüchen gekennzeichnet.
Die erfindungsgemäße Halbleiterspeicheranordnung mit RAM-Charakter könnte als Quasi-Floppy-Disk-Speichersystem, jedoch in Halbleiter-RAM-Ausführung, bezeichnet werden. Der Quasi-Floppy-Diskspeicher wird beim Lesen und Einschreiben von Daten in den Halbleiter-RAM ähnlich wie ein Floppy-Disksystem behandelt. Erfindungsgemäß werden bei der Zuordnung der Spur- und der Sektoradressen für den RAM diese Adressen mit dem Ausgang eines 128-stufigen Zählers gemischt, welcher innerhalb eines jeweiligen Sektors eine jeweilige Adresse für den RAM erzeugt.
Da die Erzeugung und Steuerung der RAM-Adressen erfindungsgemäß auf elektronischem Wege erfolgt,im Unterschied zur elektromechanischen Kopfsteuerung bei herkömmlichen Floppy-Disk-Systemen, kann mit einem für herkömmliche Floppy-Disk-Systeme geeigneten Programm jetzt wesentlich rascher die Adressenermittlung erfolgen, beispielsweise 100-mal so schnell wie bei der Steuerung in
TER MEER · MÜLLER · STEINMEISTER
Sony - S82P7
_ *7 —
einem herkömmlichen Floppy-Disk-System.
Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnung in einer beispielsweisen Ausführungsform näher erläutert. Darin zeigen:
Fig. 1 das Blockschaltbild eines Mikrocomputersystems, das e.bindungsgemäß mit einem Halbleiter-RAM-Speicher ausgerüstet ist und 10
Fig. 2A bis 2D Signalverlaufe und zeitkorrelierte Signalzuordnungen an verschiedenen Punkten der Schaltungsanordnung nach Fig. 1.
In der Blockschaltbildanordnung der Fig. 1 ist mit Bezugshinweis 1 eine zentrale Prozessoreinheit (CPU) beispielsweise des Mikroprozessors Z80-CPU der Firma Zilog bezeichnet. An die CPU 1 ist ein Datenbus 2, ein Kontrollbus 3 und ein Adreßbus 4 in bekannter Weise angeschlossen. Diese Bus-Leitungen führen unter anderem zu einem Festwertspeicher (ROM) 5 bzw. zu einem Random-Speicher (RAM) 6.
Der ROM 5,der üblicherweise als Halbleiterspeicher ausgeführt ist, enthält das Basis-Systemprogramm einschließlieh eines Monitor-Programms. Der RAM 6 ist ebenfalls ein Halbleiterspeicher und die Adressen dieser Speicher ROM 5 und RAM 6 stehen unter direktem Zugriff der CPU I über den Adreßbus 4.
In diesem Fall liegt im Verlauf der genannten Bus-Leitungen außerdem ein Doppelweg-Buspufferregister 7. Wie in der Zeichnung der Fig. 1 angedeutet, kann ein herkömmliches Floppy-Disk-System 9 an das Bus-Pufferregister 7 über einen Floppy-Disk-Controller (FDC) 8 ange-
35 schlossen sein.
TERMEER-MULLER-STEiNMSSTER" "· - -'-■ Sony - S82P7
Gemäß der Erfindung ist bei diesem Aufbau ein sogenannter dynamischer Halbleiter-Random-Speicher (DRAM) 20 vorgesehen. Die Gesamtkapazität des DRAM 20 beträgt etwa 250 KBytes, was beispielsweise der gesamten Speicherkapazität eines üblichen Floppy-Disk entspricht. Heutzutage stehen 64 KBit-Speicher zur Verfügung, so daß beispielsweise 32 Chips solcher 64 KBit-Speicher zu einer Speicherbank zusammengestellt werden, die im gegebenen Beispiel den DRAM 20 mit einer Speicherkapazität von 250 KBytes bilden.
Bezugshinweis 18 bezeichnet einen Adressendecoder, der Chip-Aktivierungs- oder Chip-Auswahlsignale für den ROM 5, den RAM 6, den FDC 8 und den Decoder 14 des Speichersystems liefert.
Der Datenbus 2 vom Doppelweg-Pufferspeicher 7 innerhalb des Bus ist an oin Datenpufferregistcr 11, ein Spur-Adreßregister 12 bzw. an ein Sektor-Adreßregister 13 angeschlossen, wie aus der Fig. 1 ersichtlich. Dem Decoder 14 wird ein Identifizierungssignal zugeführt, welches angibt, ob die Signale auf dem Datenbus 2 Spuradreß-, Sektoradreß- oder aktuelle Nutzdaten sind.
Beim erfindungsgemäßen Speichersystem sind vier EIN/AUS-Adressen zur Festlegung der Statusbedingung, der Sektoradresse, der Spuradresse und der aktuellen Nutzdaten zwischen der CPU 1 und dem Speichersystem belegt.
Der Decoder 1.4. wird durch das vom Decoder 18 gelieferte Decodierungssignal ausgewählt, während das Decodierungssignal vom Decoder 14 den Registern 11, 12, 13 und einem Zustands- oder Statuscontroller 21 als sogenanntes ID-Signal zugeführt wird.
TER MEER · MÜLLER · STEINMeVsTER' -. Sony - S82P7
Weiterhin gelangt ein Lese/Schreib-Steuersignal vom Kontrollbus 3 zur Zeittakt- und Auffrisch-Steuerung 15,der außerdem ein Systemtakt vom Systemtaktgenerator 10 zugeführt wird. Dieser Systemtakt wird,wie bekannt, außerdem für die CPU 1 benötigt. Die Zeittakt- und Auffrischüberwachung 15 erzeugt ein Steuersignal für die Register 11, 12 und 13.
Das ID-Datensignal vom Decoder 14 gelangt in das Pufferregister 11 und die Zeittakt- und Auffrischsteuerung 15. Weiterhin gibt der Decoder 14 das ID-Spursignal an das Spur-Adressenregister 12 und das ID-Sektoradreßsignal an das Sektor-Adreßregister 13 ab.
Die Zeittakt- und Auffrisch-Steuerung 15 liefert ein Zeittaktsignal an einen Zähler 16, der.die Adresse innerhalb eines jeweiligen Speichersektors liefert. Der Zähler 16 ist als 128-stufiger Zähler aufgebaut; er liefert ein 7-Bit-Ausgangssignal an einen Multiplexer 17.
Dem Multiplexer 17 wird ein Zeilen/Spalten-Umschaltimpuls R/C von der Zeittakt- und Auffrisch-Steuerung 15 zugeführt.
25
Von dem 5-Bit-Ausgangssignal des Registers 12 gelangen die zwei oberen Bits (höchstsignifikante Ziffernstellen) zur Zeittakt- und Auffrisch-Steuerung 15, die daraufhin
ein Auswahlsignal CASi an den DRAM 20 abgibt. 30
Der Ausgang des Registers 13 ist ein 6-Bit-Signal und der LSB-Anteil dieses Ausgangs gelangt zusammen mit den 7 Bits des 128-stufigen Zählers 16 als Zeilen-Adresse zum Multiplexer 17.
TER MEER · MÜLLER · STEINMEISTER -- Sony - S82P7
- 10 -
Der Rest der 5 Bits vom Register 13 sowie die 3 Bits vom Register 12 gelangen als Spalten-Adreßsignal ebenfalls auf den Multiplexer 17.
Die so durch Synthese zusammengesetzte 8-Bit-Zeilen- und Spaltenadresse gelangt unter Steuerung durch die Zeittakt- und Auffrisch-Steuerung 15 in Zeitunterteilung auf den DRAM 20. .
Nachfolgend wird die Betriebsweise des erfindungsgemäßen Quasi-Floppy-Disk-Systems beschrieben:
Wie bekannt, benötigt ein dynamischer RAM eine Auffrischsteuerung der Art, daß die vom Multiplexer 17 gelieferte Zeilenadresse stets durch das RAS-Signal gemäß Fig. 2C getastet wird. Die Fig. 2B verdeutlicht die als Ausgang vom Multiplexer gelieferte Adresse, während die Fig. 2A den Zeilen/Spalten-Umschaltimpuls R/C angibt, der von der Zeittakt- und Auffrisch-Steuerung 15 an den Multiplexer 17 geliefert wird.
Wird eine Lese- oder Schreiboperation von der CPU I gefordert, so wird mit einem durch Decodierung der oberen zwei Bits des Ausgangs vom Register 12, welches die Spuradresse enthält, gewonnene CASi-Signal eine von vier der 64 KBytes-Speichergruppen im DRAM 20 ausgewählt und die Spaltenadresse wird zu einem bestimmten Zeitpunkt freigegeben, wie die Fig. 2D erkennen läßt.
Entspricht die Anforderung auf dem Kontrollbus 3 einem Lesebefehl, so werden die der bestimmten Adresse des DRAM 20 zugeordneten Daten über den Puffer 11 auf den Datenbus 2 gegeben. Entspricht die Anforderung dagegen einem Schreibbefehl, so werden die über den Datenbus 2 angelieferten Daten in der speziellen Adresse des DRAM 20
TER MEER · MÜLLER · STEINMEISTER -':.. Sony - S82P7
- 11 -
ebenfalls über den Puffer 11 gespeichert.
Aus der obigen Erläuterung ist für den Fachmann ersichtlich, daß der Halbleiter-Random-Speicher gemäß der Erfindung sich im Prinzip als Floppy-Disk-Speicher betreiben läßt, jedoch mit einer um ein Vielfaches höheren Zugriff sgeschwindigkeit. Genau wie bei einem Floppy-Disk-Speicher wird divi Spur-Zuordnungsnummer oder Spuradresse und die Sektor-Zuordnungsnummer oder -adresse der Speichersteuerschaltung zum Einschreiben oder Auslesen von 128 Datenbytes zugeführt, was beispielsweise der Datenkapazität eines Speichersektors entspricht.
Damit ergibt sie* als erheblicher Vorteil,daß alle Systemprogramme für Floppy-Disk-Speicher auch für das Halbleiter-Speichersystem gemäß der Erfindung verwendbar sind. Damit wird auch deutlich, warum der Erfindungsgegenstand oben auch als "Quasi-Floppy-Disk-Speicher" bezeichnet wurde.
20
Als Hauptvorteil der Erfindung sei nochmals betont, daß bereits existierende bekannte Betriebsprogramme für Floppy-Disk-Einheiten auch in Verbindung mit der Erfindung verwendbar sind, als besonderer Vorteil jedoch eine erheblich gesteigerte Zugriffsgeschwindigkeit erreicht wird.

Claims (5)

PATENTANWÄLTE TER MEER-MÜLLER-STEINMEISTER Beim Europäischen Patentamt zugelassene Vertreter — ProfeMlonal Representative* before the European Patent Office Msndatalre« agrees pres !'Office european des brevets Dipl-Chem. Dr. N, tar Meer Dipl.-lng· H. Steinmeister ?Srna°sse ί ^ Artur-Ladebeck-Strasse 51 D-8OOO MÜNCHEN 22 D-4800 BIELEFELD 1 Case S82P7 09. Februar 19.82 SONY CORPORATION 7-35 Kitashinagawa 6-chome Shinagawa-ku Tokyo 141, Japan RAM-Halbleiterspeicher in Zuordnung zu einem Mikrocomputer sy stem Priorität: 09. Februar 1981, Japan, Nr. 17742/81 Patentansprüche
1. Halbleiterspeicheranordnung mit wahlfreiem Zugriff (RAM) in Zuordnung zu einem Mikrocomputersystem, gekennzeichnet durch - einen dynamischen Random-Halbleiterspeicher (DRAM 20) mit mindestens einer, Daten- und einem Adressenbusan-
TER MEER · MÜLLER · STEtNMEfäTER ",-".:.. Sony - S82P7
schluß (2, 4),
- ein an den Datenbus (2) des Mikrocomputersystems (T, 5, 6, 10) angeschlossenes Spurzuordnungsregister (12),
- ein ebenfalls an den Datenbus des Mikrocomputersy-
stems angeschlossenes Sektorzuordnungsregister (13),
- einen mit dem DRAM-Speicher (20) verbundenen Zeitsteuerkreis (15) ,
- einen Adreßzähler (16), der in Abhängigkeit von durch den Zeitsteuerkreis gelieferten Zeittaktsignalen die jeweilige Adresse für einen Speichersektor liefert und
- einen Adreßdaten-Multiplexer (17) zur zeitunterteilten Sortierung der Ausgänge des Spurzuordnungsregisters (12), des SektorZuordnungsregisters (13) und des Adreßzählers (16) und zur Bildung einer zusammengesetzten und dem DRAM-Speicher (20) zuzuführenden Adresse.
2. Halbleiterspeicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Zeitsteuerkreis (15) über einen Kontrollbus (3) ein vom Mikrocomputersystem geliefertes Lese/Schreib-Steuersignal zuführbar ist.
3. Halbleiterspeicheranördnung nach Anspruch 1, gekennzeichnet durch einen an den Adressenbus (4) des Mikrocomputersystems angeschlossenen Adressendecoder (14) zur Decodierung eines Aktivierungssignals für das Spurzuordnungsregister (12) , das Sektorzuordnungsregister (13) und den Zeitsteuerkreis (15).
4. Halbleiterspeicheranordnung nach Anspruch 2, gekennzeichnet durch einen zwisehen den Datenbus und den Random-Speicher geschalte-
TER MEER · MÜLLER · STEINMEiSTER "* ""- --"-Γ.. Sony - S82P7
ten Datenpuffer (7) .
5. Halbleiterspeicheranordnung nach einem der vorstehenden Ansprüche, gekennzeichnet
durch eine wahlweise ansteuerbare Anschlußeinheit mit einer Umsetzer- und Treiberschaltung (PDC 8) für eine Floppy-Disk-Einheit (9).
DE19823204376 1981-02-09 1982-02-09 Ram-halbleiterspeicher in zuordnung zu einem mikrocomputersystem Granted DE3204376A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56017742A JPS57132256A (en) 1981-02-09 1981-02-09 Memory device

Publications (2)

Publication Number Publication Date
DE3204376A1 true DE3204376A1 (de) 1982-11-18
DE3204376C2 DE3204376C2 (de) 1991-02-28

Family

ID=11952196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823204376 Granted DE3204376A1 (de) 1981-02-09 1982-02-09 Ram-halbleiterspeicher in zuordnung zu einem mikrocomputersystem

Country Status (9)

Country Link
US (1) US4456971A (de)
JP (1) JPS57132256A (de)
AT (1) AT384496B (de)
AU (1) AU551872B2 (de)
CA (1) CA1182216A (de)
DE (1) DE3204376A1 (de)
FR (1) FR2499733B1 (de)
GB (1) GB2093236B (de)
NL (1) NL8200470A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3516413A1 (de) * 1984-05-07 1985-11-07 Sharp K.K., Osaka Speicherdateisystem fuer einen personal computer

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5971558A (ja) * 1982-10-18 1984-04-23 Toshiba Corp マイクロコンピユ−タシステム
JPS603081A (ja) * 1983-06-18 1985-01-09 Dainippon Printing Co Ltd Ｉｃカ−ド
US4792896A (en) * 1983-12-07 1988-12-20 516277 Ontario Limited Storage controller emulator providing transparent resource sharing in a computer system
US4896262A (en) * 1984-02-24 1990-01-23 Kabushiki Kaisha Meidensha Emulation device for converting magnetic disc memory mode signal from computer into semiconductor memory access mode signal for semiconductor memory
JPH0673101B2 (ja) * 1984-12-26 1994-09-14 富士通株式会社 半導体ディスク装置
GB2172126A (en) * 1985-01-24 1986-09-10 John Richard Mumford Interchangeable solid state memory device
US4958315A (en) * 1985-07-02 1990-09-18 The United States Of America As Represented By The Secretary Of The Navy Solid state electronic emulator of a multiple track motor driven rotating magnetic memory
US4823324A (en) * 1985-09-23 1989-04-18 Ncr Corporation Page mode operation of main system memory in a medium scale computer
JPS6270953A (ja) * 1985-09-24 1987-04-01 Mitsubishi Electric Corp 半導体デイスク装置
US4918645A (en) * 1987-09-17 1990-04-17 Wang Laboratories, Inc. Computer bus having page mode memory access
JPH01214925A (ja) * 1988-02-24 1989-08-29 Mitsubishi Electric Corp メモリカード・システムにおけるメモリカードの内部データの論理フォーマット生成方法およびそのシステム
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5592643A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in acomputer system and having a parallel data interface
US5604881A (en) * 1988-12-22 1997-02-18 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having a multiplexed optical data interface
US5592642A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having an optical and parallel data interface
US5592646A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having a parallel and multiplexed optical data interface
US5592645A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having a frequency modulated (FM) data interface
US5592644A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having an optical data interface
US5359726A (en) * 1988-12-22 1994-10-25 Thomas Michael E Ferroelectric storage device used in place of a rotating disk drive unit in a computer system
US5535328A (en) * 1989-04-13 1996-07-09 Sandisk Corporation Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells
US7190617B1 (en) * 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
EP0935255A2 (de) * 1989-04-13 1999-08-11 SanDisk Corporation EEprom-System mit Blocklöschung
US5226168A (en) * 1989-04-25 1993-07-06 Seiko Epson Corporation Semiconductor memory configured to emulate floppy and hard disk magnetic storage based upon a determined storage capacity of the semiconductor memory
US5131089A (en) * 1989-06-12 1992-07-14 Grid Systems Corporation Solid state disk drive emulation
AU5941890A (en) * 1989-06-30 1991-02-06 Poqet Computer Corporation A method and apparatus for information management in a computer system
SG48069A1 (en) * 1989-07-28 1998-04-17 Seiko Epson Corp Information processing system and semiconductor auxiliary storage for use in the system
GB2251324B (en) * 1990-12-31 1995-05-10 Intel Corp File structure for a non-volatile semiconductor memory
GB2251323B (en) * 1990-12-31 1994-10-12 Intel Corp Disk emulation for a non-volatile semiconductor memory
GB9104001D0 (en) * 1991-02-26 1991-04-10 Distribution Systems & Compute Electronic data storage arrangement
US5269019A (en) * 1991-04-08 1993-12-07 Storage Technology Corporation Non-volatile memory storage and bilevel index structure for fast retrieval of modified records of a disk track
US5663901A (en) 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US5778418A (en) * 1991-09-27 1998-07-07 Sandisk Corporation Mass computer storage system having both solid state and rotating disk types of memory
US5313421A (en) * 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US7071060B1 (en) 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
US5712180A (en) * 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5479656A (en) * 1992-05-13 1995-12-26 Rawlings, Iii; Joseph H. Method and system for maximizing data files stored in a random access memory of a computer file system and optimization therefor
GB9218067D0 (en) * 1992-08-25 1992-10-14 Int Computers Ltd Data storage appratus
US5479633A (en) * 1992-10-30 1995-12-26 Intel Corporation Method of controlling clean-up of a solid state memory disk storing floating sector data
US5740395A (en) * 1992-10-30 1998-04-14 Intel Corporation Method and apparatus for cleaning up a solid state memory disk storing floating sector data
US5581723A (en) * 1993-02-19 1996-12-03 Intel Corporation Method and apparatus for retaining flash block structure data during erase operations in a flash EEPROM memory array
JP2784440B2 (ja) * 1993-04-14 1998-08-06 インターナショナル・ビジネス・マシーンズ・コーポレイション データ・ページの転送制御方法
WO1995013583A1 (en) * 1993-11-09 1995-05-18 Conner Kenneth H First come memory accessing without conflict
US5765175A (en) * 1994-08-26 1998-06-09 Intel Corporation System and method for removing deleted entries in file systems based on write-once or erase-slowly media
JPH07261948A (ja) * 1995-01-17 1995-10-13 Hitachi Ltd カード型外部記憶装置
JP2857602B2 (ja) * 1995-07-13 1999-02-17 日立マクセル株式会社 半導体ファイルメモリ装置
US5845313A (en) * 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US6757800B1 (en) 1995-07-31 2004-06-29 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6801979B1 (en) 1995-07-31 2004-10-05 Lexar Media, Inc. Method and apparatus for memory control circuit
US5930815A (en) * 1995-07-31 1999-07-27 Lexar Media, Inc. Moving sequential sectors within a block of information in a flash memory mass storage architecture
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6081878A (en) 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US5907856A (en) * 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
US6125435A (en) * 1995-09-13 2000-09-26 Lexar Media, Inc. Alignment of cluster address to block addresses within a semiconductor non-volatile mass storage memory
JPH08279283A (ja) * 1995-12-28 1996-10-22 Hitachi Maxell Ltd 半導体外部記憶装置
US5928370A (en) * 1997-02-05 1999-07-27 Lexar Media, Inc. Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure
US6122195A (en) * 1997-03-31 2000-09-19 Lexar Media, Inc. Method and apparatus for decreasing block write operation times performed on nonvolatile memory
US6034897A (en) * 1999-04-01 2000-03-07 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
US6411546B1 (en) 1997-03-31 2002-06-25 Lexar Media, Inc. Nonvolatile memory using flexible erasing methods and method and system for using same
US6076137A (en) 1997-12-11 2000-06-13 Lexar Media, Inc. Method and apparatus for storing location identification information within non-volatile memory devices
GB9801373D0 (en) 1998-01-22 1998-03-18 Memory Corp Plc Memory system
US6374337B1 (en) 1998-11-17 2002-04-16 Lexar Media, Inc. Data pipelining method and apparatus for memory control circuit
ATE340405T1 (de) 1999-04-01 2006-10-15 Lexar Media Inc Raumverwaltung in einem nichtflüchtigen speicher mit hoher kapazität
US6141249A (en) * 1999-04-01 2000-10-31 Lexar Media, Inc. Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time
JP2001067302A (ja) * 1999-08-30 2001-03-16 Toshiba Corp 情報処理装置、及び記憶媒体制御方法
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US6567307B1 (en) 2000-07-21 2003-05-20 Lexar Media, Inc. Block management for mass storage
GB0123417D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Improved data processing
GB0123419D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Data handling system
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123412D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system sectors
GB0123421D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Power management system
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
US6950918B1 (en) 2002-01-18 2005-09-27 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6957295B1 (en) 2002-01-18 2005-10-18 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
WO2005059854A2 (en) 2003-12-17 2005-06-30 Lexar Media, Inc. Electronic equipment point-of-sale activation to avoid theft
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7594063B1 (en) * 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US20140366577A1 (en) * 2013-06-18 2014-12-18 Pioneer Energy Inc. Systems and methods for separating alkane gases with applications to raw natural gas processing and flare gas capture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2609698A1 (de) * 1975-03-06 1976-09-16 Olivetti & Co Spa Elektronischer rechner

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044339A (en) * 1975-12-15 1977-08-23 Honeywell Inc. Block oriented random access memory
US4056848A (en) * 1976-07-27 1977-11-01 Gilley George C Memory utilization system
US4130868A (en) * 1977-04-12 1978-12-19 International Business Machines Corporation Independently controllable multiple address registers for a data processor
US4333089A (en) * 1978-07-21 1982-06-01 Radio Shack Keyboard and control system
JPS6019808B2 (ja) * 1980-09-25 1985-05-18 日本電気株式会社 磁気デイスク装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2609698A1 (de) * 1975-03-06 1976-09-16 Olivetti & Co Spa Elektronischer rechner

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3516413A1 (de) * 1984-05-07 1985-11-07 Sharp K.K., Osaka Speicherdateisystem fuer einen personal computer

Also Published As

Publication number Publication date
DE3204376C2 (de) 1991-02-28
GB2093236A (en) 1982-08-25
ATA48182A (de) 1987-04-15
AT384496B (de) 1987-11-25
CA1182216A (en) 1985-02-05
US4456971A (en) 1984-06-26
FR2499733A1 (fr) 1982-08-13
AU551872B2 (en) 1986-05-15
AU7962982A (en) 1982-08-19
JPS57132256A (en) 1982-08-16
NL8200470A (nl) 1982-09-01
GB2093236B (en) 1984-12-12
FR2499733B1 (fr) 1985-08-09

Similar Documents

Publication Publication Date Title
DE3204376C2 (de)
DE69609306T2 (de) Verfahren zum ausführbarmachen einer multimediaanwendung auf hardwareplattformen mit verschiedenen ausstattungsgraden, physikalische aufzeichnung und vorrichtung zur ausführung einer solchen anwendung
DE3438869C2 (de)
DE3724317C2 (de)
EP0981783B1 (de) Mikroprozessorsystem für kfz-regelungssysteme
DE2030760C2 (de) Paritätsprüfschaltung für eine Speicherschaltung
DE4423949A1 (de) E/A-Hilfssystem und Exklusiv-Steuerverfahren, Datenspeicherverfahren und Speicherinitialisierungsverfahren in einem E/A-Hilfssystem
DE2230987C2 (de)
DE2813128A1 (de) Mikroprogrammspeicher
DE2921387A1 (de) Vorrichtung zur ermittlung von fehlerhaften sektoren und zuweisung von ersatzsektoren in einem plattenspeicher
DE19716197A1 (de) Mikroprozessorsystem für sicherheitskritische Regelungen
DE69020384T2 (de) Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher.
DE2926322C2 (de) Speicher-Subsystem
DE2746505A1 (de) Dv-system mit einer einrichtung zum adressieren in einem festwertspeicher abgelegter mikroprogramme
CH668834A5 (de) Verfahren zum kanalisieren des datenstroms von einer mehrzahl datenquellen an einen datenschreiber und einrichtung zur ausfuehrung dieses verfahrens.
DE2758829A1 (de) Multiprozessor-datenverarbeitungssystem
DE3685844T2 (de) Elektronische schaltung zur verbindung eines prozessors mit einem leistungsfaehigen speicher.
DE3013064C2 (de) Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher
DE3811145C2 (de)
DE68925376T2 (de) In Direktabbildung und in Bankabbildung wirksamer Informationsprozessor und Verfahren zum Schalten der Abbildungsschemas
EP0933708B1 (de) Integrierter Speicher mit Fehlerkorrekturdaten in einer Betriebsart
DE1524773B2 (de) Adressierungssystem für Speichervorrichtungen
CH495584A (de) Datenverarbeitungsanlage
DE2343501C3 (de) Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von Ein-/Ausgabe-Programmen bestimmten Registern
DE3729494C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 13/12

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee