DE3880908T2

DE3880908T2 - Emittergekoppelte logikschaltung.

Info

Publication number: DE3880908T2
Application number: DE8888306498T
Authority: DE
Inventors: Masayuki Kokado
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-07-21
Filing date: 1988-07-15
Publication date: 1993-09-23
Anticipated expiration: 2008-07-16
Also published as: EP0300698A2; EP0300698A3; EP0300698B1; JPS6424628A; US4928025A; DE3880908D1

Description

Die vorliegende Erfindung betrifft allgemein eine emittergekoppelte Logikschaltung, und im besonderen eine emittergekoppelte Logikschaltung, die in der Lage ist, einen Belastungskondensator mit einer großen Kapazität zu treiben.
Eine emittergekoppelte Logischaltung (hiernach einfach auf eine ECL-Schaltung Bezug genommen) wird verwendet, um die Operation einer Logikschaltung zu beschleunigen. Ein Transistor einer ECL-Schaltung wird nicht bis in den Sättigungszustand angesteuert, und wird zwischen einem aktiven Zustand und einem abgeschalteten Zustand geschaltet. In dem Fall, wo die ECL- Schaltung einen Belastungskondensator mit einer großen Kapazität treibt, wird die Operation der ECL-Schaltung verzögert. Daher ist es wünschenswert, die Operation der ECL-Schaltung zu beschleunigen.
Es ist bekannt, daß sich eine Belastungskapazität, die mit einem Ausgangsanschluß der ECL-Schaltung gekoppelt ist, mit der Integrationsdichte einer Halbleiter-integrierten Schaltung, welche die ECL-Schaltung ausführt, vergrößert. Dies deshalb, weil ein auf dem Halbleiterchip gebildetes Verdrahtungsmuster verlängert werden kann, so wie sich die Integrationsdichte vergrößert. Wenn ein Potential des Ausgangsanschlusses der ECL- Schaltung von einem hohen Pegel (hiernach einfach auf "H" Bezug genommen) auf einen niedrigen Pegel (hiernach einfach auf "L" Bezug genommen) geschaltet wird, wird eine in der Belastungskapazität gespeicherte Ladung durch eine Verbraucherimpedanz, welche mit dem Ausgangsanschluß gekoppelt ist, entladen. Daher wird die Verbraucherimpedanz verringert, und eine Zeit, die für das Potential notwendig ist, am Ausgangsanschluß vollständig "L" zu erreichen, kann verringert werden. Auf eine derartige Zeit wird als Abfallzeit Bezug genommen.
Wie sich jedoch die Verbraucherimpedanz verringert, erhöht sich der in der ECL-Schaltung verbrauchte Strom. Es sollte erwähnt werden, daß nicht zugelassen werden kann, daß die Verbraucherimpedanz einen vorbestimmten Wert übersteigt, weil es hinsichtlich des gesamten Stromverbrauchs im integrierten Schaltkreis eine Grenze gibt. Aus diesem Grund kann die Zeit, die für das Potential beim Ausgangsanschluß der ECL-Schaltung benötigt wird, auf "L" (die Abfallzeit) geschaltet zu werden, nicht wirksam verkürzt werden.
Eine andere ECL-Schaltung ist in der US-A-4 539 493 vorgeschlagen worden. Diese vorgeschlagene ECL-Schaltung verwendet eine Emitterfolgerschaltung und nützt die Tatsache aus, daß, wenn der Ausgang der ECL-Schaltung von "H" auf "L" geschaltet wird, ein Umkehrlogik-Ausgang von "L" auf "H" geschaltet wird. Die Pegeländerung des Umkehrlogik-Ausganges wird einer Basis des Emitterfolgertransistors durch eine kapazitative Kopplung zugeführt. Dadurch wird der Basispegel des Emitterfolgertransistors erhöht, so daß die Änderung von "H" auf "L" schneller durchgeführt werden kann. Die Operationsgeschwindigkeit der vorgeschlagenen ECL-Schaltung hängt jedoch von der Größe der Belastungskapazität ab. Eine ähnliche ECL-Schaltung wurde in der US-A-4 276 485 geoffenbart, und besitzt einen ähnlichen Nachteil.
Daher ist es wünschenswert, eine emittergekoppelte Logikschaltung vorzusehen, in welcher die obigen Nachteile der herkömmlichen ECL-Schaltungen reduziert oder eliminiert werden.
Es ist auch wünschenswert, eine emittergekoppelte Logikschaltung vorzusehen, in welcher die Abfallzeit mit einer minimalen Stromerhöhung in der ECL-Schaltung reduziert werden kann.
In der JP-A-61-16621 offenbart Hitachi eine ECL-Schaltung mit einem einzelnen Ausgangsanschluß, der an eine Schaltung für eine variable Impedanz verbunden ist, gemäß dem Oberbegriff des beigefügten Anspruches 1.
Gemäß der vorliegenden Erfindung wird eine emittergekoppelte Logikschaltung vorgesehen, umfassend eine Mehrzahl von Transistoren, die Stromschalter bilden, zum Empfangen von Eingangssignalen und zum Abgeben von zumindest einem ersten Ausgabesignal, wobei die Emitter der Mehrzahl der Transistoren miteinander verbunden sind; erste Emitterfolgermittel zum Abnehmen des ersten Ausgabesignals und zu dessen Zuführen zu einem ersten Ausgangsanschluß; und Mittel für variable Impedanz, die zwischen eine negative Stromquellenleitung und zumindest dem ersten Ausgabeanschluß geschaltet sind, zum variablen Liefern einer Impedanz, die mit diesem Ausgabeanschluß gekoppelt werden soll; gekennzeichnet dadurch, daß zweite Emitterfolgermittel vorgesehen sind, zum Abnehmen eines zweiten Ausgabesignals, welches zum ersten Ausgabesignal komplementär ist; und dadurch, daß die Mittel für variable Impedanz so angeordnet sind, daß sie eine niedrigere Impedanz liefern, wenn sowohl das erste als auch das zweite Ausgabesignal auf einem hohen Pegel liegen, als wenn eines der beiden Ausgabesignale auf einem niedrigen Pegel liegt.
Beispielhaft wird auf die beigefügten Zeichnungen Bezug genommen, in denen :
Fig. 1 ein Schaltdiagramm einer herkömmlichen ECL-Schaltung ist;
Fig. 2 ein Schaltdiagramm ist, zum Erklären des Prinzips der vorliegenden Erfindung;
Fig. 3 ein Schaltdiagramm einer bevorzugten Schaltstruktur einer in Fig. 2 gezeigten Schaltung für variable Impedanz ist;
Fig. 4 ein Schaltdiagramm einer Modifikation der Schaltung für variable Impedanz ist;
Fig. 5 ein Schaltdiagramm einer anderen Modifikation der Schaltung für variable Impedanz ist;
Fig. 6 ein Schaltdiagramm einer Anwendung der vorliegenden Erfindung ist; und
Fig. 7(A) und 7(B) Ansichten sind, welche Wellenformen an Teilen der in Fig. 6 gezeigten Schaltung zeigen.
Um das Verstehen der vorliegenden Erfindung zu erleichtern, wird zuerst eine Beschreibung einer herkömmlichen ECL-Schaltung mit Bezug auf Fig. 1 gegeben.
Bezugnehmend auf Fig. 1 bilden die Transistoren Q1 und Q2 zusammen mit einem Transistor Q3 einen Stromschalter. Die Emitter der Transistoren Q1, Q2 und Q3 sind gemeinsam und auch mit einer Konstantstromquelle 11 verbunden. Die Eingänge A und B werden den Basen der Transistoren Q1 bzw. Q2 zugeführt, und ein Referenzpotential VREF wird einer Basis angelegt. Ein Emitterfolgertransistor Q4 ist mit einem Kollektor des Transistors Q3 verbunden. Ein Emitter des Transistors Q4 ist mit einem Ausgangsanschluß der ECL-Schaltung verbunden. Ein Ausgang A+B, welcher das Ergebnis einer ODER-Operation ist, wird am Ausgangsanschluß 10 erhalten. Ein Umkehrlogik-Ausgangssignal wird am Emitter eines Transistors Q5 erhalten, welcher mit einer Konstantstromquelle 12 verbunden ist. Eine Bezugsaufschrift VCC bezeichnet eine positive Stromquellenspannung (einen Massepegel im dargestellten Beispiel), und ein Bezugszeichen VEE bezeichnet eine negative Stromquellenspannung.
Wie vorher beschrieben, erhöht eine Kapazität eines Belastungskondensators CL, welcher zwischen den Ausgangsanschluß 10 und die Masse gekoppelt ist, die Integrationsdichte eines integrierten Schaltkreises, welcher die dargestellten ECL-Schaltungsvergrößerungen durchführt. Das deswegen, weil ein Verdrahtungsmuster in der ECL-Schaltung verlängert wird. Wenn das Potential am Ausgangsanschluß 10 von "H" auf "L" geschaltet wird, wird eine im Belastungskondensator CL gespeicherte Kapazität über eine Verbraucherimpedanz Z entladen. Eine Abfallzeit des Potentials am Ausgangsanschluß 10 kann verringert werden, falls die Verbraucherimpedanz Z verkleinert wird. Wie sich jedoch die Verbraucherimpedanz Z verringert, erhöht sich der in der ECL-Schaltung verbrauchte Strom. Es sollte erwähnt werden, daß nicht zugelassen werden kann, daß die Verbraucherimpedanz Z einen vorbestimmten Wert herabsetzt, weil es eine Grenze für den gesamten in der integrierten Schaltung verbrauchten Strom gibt. Aus diesem Grund kann die Zeit, die notwendig ist, das Potential am Ausgangsanschluß der ECL-Schaltung auf "L" zu schalten (die Abfallzeit), nicht zufriedenstellend verkürzt werden.
Die vorliegende Erfindung ist darauf gerichtet, den obigen Nachteil der herkömmlichen ECL-Schaltung zu überwinden.
Fig. 2 ist ein Schaltdiagramm zum Erklären des Prinzips der vorliegenden Erfindung. In Fig. 2 sind die gleichen Elemente wie jene in Fig. 1 mit den gleichen Bezugszeichen angegeben. Die Emitter der Transistoren Q1, Q2 und Q3 sind gemeinsam verbunden, und ein Stromschalter wird durch die Transistoren Q1, Q2 und Q3 gebildet. Der Ausgang des Stromschalters wird vom Emitterfolgertransistor Q4 abgenommen, und dann dem Ausgangsanschluß 10 zugeführt.
Eine Schaltung 20 für variable Impedanz ist zwischen den Ausgangsanschluß 10 und die negative Stromquellenspannung -VEE geschaltet. Die Schaltung 20 für variable Impedanz kann zwei verschiedene Impedanzen liefern, abhängig von einem Pegel des Ausgangs, der am Ausgangsanschluß 10 erhalten wird, und vom Umkehrlogik-Ausgang, der am Emitter des Transistors Q5 erhalten wird. Eine Impedanz, welche von der Schaltung 20 für variable Impedanz geliefert wird, wenn beide der Ausgänge auf "H" gesetzt sind, wird kleiner als eine Impedanz, welche von der Schaltung für variable Impedanz geliefert wird, wenn eines der beiden Ausgangssignale auf "L" liegt. Es ist daher möglich, die im Belastungskondensator CL gespeicherte Ladung schnell zu entladen, wenn das Potential am Ausgangsanschluß 10, oder das Ausgangssignal von "H" auf "L" geschaltet wird. Im Detail, wenn die Potentiale am Ausgangsanschluß 10 und am Emitter des Transistors Q5 beide auf "H" liegen, das heißt, wenn der Abfall des Potentials am Ausgangsanschluß 10 aufgrund des Belastungskondensators CL verzögert ist, wird die von der Schaltung 20 für variable Impedanz gelieferte Impedanz verkleinert, so daß die im Belastungskondensator CL gespeicherte Ladung schnell über die Schaltung 20 entladen werden kann. Wenn andererseits eines der beiden Potentiale am Ausgangsanschluß 10 und am Emitter des Transistors Q5 auf "L" gehalten wird (auf diesen Zustand wird als stationärer Zustand Bezug genommen), wird die Impedanz, die von der Schaltung 20 für variable Impedanz geliefert wird, erhöht, sodaß der in der gesamten ECL-Schaltung verbrauchte Strom reduziert werden kann.
Fig. 3 zeigt eine detaillierte Konfiguration eines Beispiels einer Schaltung für variable Impedanz, die von einer bevorzugten Ausführungsform der vorliegenden Erfindung vorgesehen wird. Bezugnehmend auf Fig. 3 bilden die Transistoren Q11, Q12 durch Verbinden ihrer Emitter miteinander ein Paar, und dadurch bilden sie einen Stromschalter. Die Transistoren Q13 und Q14 bilden durch Verbinden ihrer Emitter miteinander ein Paar, und bilden dadurch einen Stromschalter. Die Kollektoren der Transistoren Q11 und Q13 sind mit dem Emitter des in Fig. 2 gezeigten Transistors Q4 über einen Anschluß 21 verbunden. Die Anschlüsse 22 und 23 sind mit den Emittern der Transistoren Q4 beziehungsweise Q5 verbunden. Die Kollektoren der Transistoren Q12 und Q14 sind mit einer Basis eines Transistors Q15 und über einen Widerstand RC auch mit einem Anschluß 24 verbunden. Die auf Masse gelegte, positive Stromquellenspannung VCC wird dem Anschluß 24 angelegt. Die Basen der Transistoren Q12 und Q14 sind mit einem Anschluß 25 verbunden, an welchen eine Referenzspannung VBB angelegt ist. Die Referenzspannung VBB ist eine Konstantspannung zwischen "H" und "L", welche am Ausgangsanschluß erhalten werden. Die Emitter der Transistoren Q11 und Q12 sind mit dem ersten Kollektor eines Transistors Q16 verbunden, welcher als Konstantstromquelle dient, und die Emitter der Transistoren Q13 und Q14 sind mit einem zweiten Kollektor des Transistors Q16 verbunden.
Ein Kollektor des Transistors Q15 ist mit dem Anschluß 24 verbunden, und ein Emitter eines Transistors davon ist über eine Pegelschiebediode D1, einen Widerstand RF und eine Diode D2 mit einem Anschluß 26 verbunden. Die negative Stromquellenspannung -VEE wird dem Anschluß 26 angelegt. Eine Basis des Transistors Q16 ist mit einer Kathode der Diode D1 verbunden, und sein Emitter ist über einen Widerstand RE mit dem Anschluß 26 verbunden. Der EIN/AUS-Zustand des Transistors Q16 wird vom Transistor Q15 gesteuert.
In Operation, wenn das Potential am Anschluß 10 von "H" auf "L" fällt, besitzen beide Emitter der Transistoren Q4 und Q5, das heißt die Anschlüsse 22 und 23, vorübergehend "H"-Potentiale aufgrund der Entladung des Belastungskondensators CL, bis das Potential am Anschluß 10 die Referenzspannung VBB erreicht. Die Transistoren Q11 und Q13 werden daher freigegeben zu leiten, während die Transistoren Q12 und Q14 weggeschaltet sind. Zu dieser Zeit liegt das Basispotential des Transistors Q15 auf dem Massepegel (GND), und der Emitter des Transistors Q16 besitzt ein Potential (GND - 3VBE), wo VBE eine Basis-Emitter-Spannung jedes der dargestellten Transistoren bezeichnet. Daher kann ein Strom IEF, welcher durch die Widerstände RE vom Anschluß 21 fließt, als (VEE - 3VBE)/RE dargestellt werden. Es wird nun angenommen, daß die negative Stromquellenspannung -VEE gleich ist -3,6 [V]. Mit dem Widerstand RE gleich 1,2 [kX] ist der Strom IEF ungefähr 1 [mA]. Ein Strom IRC, welcher durch den Widerstand RC fließt, ist null. Ein Strom IRF, welcher durch den Widerstand RF fließt, kann beschrieben werden als (VEE - 3VBE)/RF. In dem Fall, wo der Widerstand RF 10 [kX] ist, ist der Strom IRF ungefähr 0,12 [mA].
Wenn einer der beiden Anschlüsse 22 und 23 auf "H" liegt und der andere auf "L" im stationären Zustand, zum Beispiel wenn der Anschluß 23 auf "H" und der Anschluß 22 auf "L" liegt, leiten die Transistoren Q12 und Q13, und die Ströme IEF und IRC werden identisch. In diesem Fall ist das Basispotential des Transistors Q15 (GND - IRC.RC), und das Emitterpotential des Transistors Q16 ist (GND - IRC.RC - 3VBE). Beide Ströme IEF und IRC fließen durch den Widerstand RE, und so kann jeder der Ströme IEF und IRC ausgedrückt werden als (VEE - 3VBE)/(2RE + RC), und ist ungefähr 0,12 [mA], wo RC = 7,6 [kX]. Der Strom IRF kann ausgedrückt werden als (VEE - 3VBE)2RE/[(2RE + RC)RF] und ist ungefähr 0,03 [mA].
Wenn die Potentiale beider Anschlüsse 22 und 23 auf "L" liegen, ist der Strom IRF null, und der Strom IRC kann dargestellt werden als (VEE - 3VBE)/(RE + Rc). Falls die oben beschriebenen Werte angenommen werden, wird der Strom IRC ungefähr 0,14 [mA]. Und der Strom IRF kann dargestellt werden als (VEE - 3VBE)RC/[RF(RE + RC)] und ist ungefähr 0,10 [mA].
Auf diese Weise wird die in Fig. 2 gezeigte Schaltung 20 für variable Impedanz auf eine niedrige Impedanz während der Übergangszeitperiode geändert, in welcher das Potential des Ausgangsanschlusses 10 von "H" auf "L" geschaltet wird. Dadurch wird der Strom IEF ungefähr 1 [mA], wie vorher beschrieben, so daß die Schaltung 20 für variable Impedanz ermöglicht, daß die im Belastungskondensator CL gespeicherte Ladung schnell entladen wird. Andererseits wird im stationären Zustand die Schaltung 20 für variable Impedanz auf einen Zustand hoher Impedanz geändert, und erlaubt, daß der Strom IEF mit einem Wert von nur 0,12 [mA] durch sie fließt. Weiters ist ein Stromfluß durch die gesamte Schaltung von Fig. 3 1,12 [mA] während der Übergangsperiode, während der Stromfluß durch sie im stationären Zustand nur 0,24 [mA] ist. Weiters wird die Größe des Stromes IEF bestimmt in Abhängigkeit vom Widerstand RE während der Übergangszeitperiode und wird im stationären Zustand bestimmt in Abhängigkeit von den Widerständen RE und RC. Daher wird es möglich, einen solchen optimalen Wert des Stroms IEF zu erhalten, daß der Strom IEF während der Übergangsperiode relativ groß ist, und daß er im stationären Zustand relativ klein ist, durch Einstellen des Widerstandes RE auf einen kleinen Wert und durch Einstellen des Widerstandes RC auf einen großen Wert.
Fig. 4 zeigt eine Abwandlung der Schaltung 20 für variable Impedanz. Die dargestellte Abwandlung ist von der Schaltstruktur von Fig. 3 in den folgenden Punkten verschieden. Erstens wird ein Multiemittertransistor Q17 anstelle der Transistoren Q12 und Q14 verwendet. Ein erster Emitter des Transistors Q17 ist mit dem Emitter des Transistors Q11 verbunden, und ein zweiter Emitter davon ist mit dem Emitter des Transistors Q13 verbunden. Zweitens werden Transistoren Q18 und Q19 anstelle des Transistors Q16 verwendet. Ein Kollektor des Transistors Q18 ist mit dem Emitter des Transistors Q13 und dem zweiten Emitteranschluß des Transistors Q17 verbunden. Ein Kollektor des Transistors Q19 ist mit dem Emitter des Transistors Q11 und dem ersten Emitter des Transistors Q17 verbunden. Ein Emitter des Transistors Q18 ist mit der negativen Stromquellenspannung -VEE über einen Widerstand RE1 verbunden, und ein Emitter des Transistors Q19 ist mit der negativen Stromquellenspannung -VEE über einen Widerstand RE2 verbunden.
In Operation, wenn beide Anschlüsse 22 und 23 auf "H" liegen, wird der Strom IEF dargestellt als (VEE - 3VBE)/RE, wo RE1 = RE2 = 2RE, und beträgt ungefähr 1 [mA]. Der Strom IRC ist null, und der Strom IRF wird dargestellt als (VEE - 3VBE)/RF. Mit dem Widerstand RF gleich 12 [kX] wird der Strom IRF ungefähr 0,1 [mA].
Wenn einer der beiden Anschlüsse 22 und 23 auf "H" liegt, wird jeder der Ströme IEF und IRC dargestellt als (VEE - 3VBE)/(2RE + RC) und ist ungefähr 0,12 [mA]. Wenn weiters beide Anschlüsse 22 und 23 auf "L" liegen, ist der Strom IEF null, und der Strom IRC wird ausgedrückt als (VEE - 3VBE)/(RE + RC) und ist ungefähr 0,14 [mA]. Der Strom IRF wird ausgedrückt als [RE(VEE - 3VBE)/RF]/[(RE + RC)] und ist ungefähr 0,14 [mA].
Die Fig. 5 zeigt eine andere Abwandlung der in Fig. 2 gezeigten Schaltung 20 für variable Impedanz. Die Emitter der Transistoren Q20 und Q21 sind miteinander verbunden, und dadurch bilden die Transistoren Q20 und Q21 einen Stromschalter. Die Basen der Transistoren Q20 und Q21 sind mit den Anschlüssen 22 bzw. 25 verbunden. Ein Kollektor des Transistors Q20 ist mit dem Anschluß 21 verbunden, und ein Kollektor des Transistors Q21 ist über den Widerstand RC mit der positiven Stromzuführung VCC verbunden. Die Emitter der Transistoren Q22 und Q23 sind miteinander verbunden, und dadurch bilden die Transistoren Q22 und Q23 einen Stromschalter. Ein Kollektor des Transistors Q23 ist mit den Emittern der Transistoren Q20 und Q21 verbunden, und ein Kollektor des Transistors Q23 ist über den Widerstand RC mit der positiven Stromquelle VCC verbunden. Eine Basis des Transistors Q22 ist mit einem Emitter eines Transistors Q24 verbunden, welcher ein Emitterfolger ist. Einer Basis des Transistors Q23 wird einer Referenzspannung VBB1 zugeführt, welche einer Spannung (VBB - VBE) gleichgesetzt werden kann. Der Transistor Q24 wird verwendet, um einen Potentialpegel zu verringern, um eine passende Vorspannung dem Transistor Q22 anzulegen. Ein Kollektor des Transistors Q24 ist mit der positiven Stromquelle VCC verbunden, und seine Basis ist mit dem Anschluß 23 verbunden. Ein Emitter des Transistors Q24 ist mit einer Konstantstromquelle 27 verbunden. Die Emitter der Transistoren Q22 und Q23 sind mit dem Kollektor des Transistors Q16 verbunden, welcher als Konstantstromquelle dient. Der Kollektor des Transistors Q20 ist mit einem Kollektor eines Transistors Q25 verbunden. Der Transistor Q25 ist vorgesehen, um den Ausgangsanschluß 10 der ECL-Schaltung davor zu schützen, auf geerdeten Zustand gesetzt zu werden, in welchem der Strom IEF null wird, wenn einer der beiden Anschlüsse 22 oder 23 auf "L" liegt. Der Emitteranschluß des Transistors Q15 ist mit der Basis des Transistors Q25 über die Dioden D1 und D2 verbunden, die für die Pegeljustierung verwendet werden. Die Basis des Transistors Q25 ist auch mit der Basis des Transistors Q16 und über einen Widerstand RF auch mit der negativen Stromquelle -VEE verbunden.
Ein Emitter des Transistors Q25 ist mit der negativen Stromquelle -VEE über einen Widerstand RG verbunden.
In Operation, wenn beide Anschlüsse 22 und 23 auf "H" liegen, fließt ein Strom durch die Transistoren Q20, Q22 und Q16 in dieser Reihenfolge, und wird dargestellt als (VEE - 4VBE)/RE. Zu dieser Zeit wird ein Strom, welcher durch den Transistor Q25 fließt, ausgedrückt als (VEE - 4VBE)/RG. Daher ist der Strom IEF eine Summe des Stromflusses durch den Transistor Q16 und des Stromflusses durch den Transistor Q25 und wird dargestellt als (VEE - 4VBE)(1/RE + 1/RG). Wenn einer oder beide der Anschlüsse 22 und 23 auf "L" liegen, wird der Transistor Q20 im AUS-Zustand erhalten, und daher wird dem Strom ein Pfad freigegeben der aus dem Widerstand RC und den Transistoren Q21, Q22 und Q16 gebildet wird, oder ein Pfad, der durch den Widerstand RC und die Transistoren Q23 und Q16 gebildet wird. Zu dieser Zeit wird der Strom, welcher durch den Transistor Q16 fließt, ausgedrückt als (VEE - 4VBE)/(RE + RC). Der Strom, welcher durch den Transistor Q25 fließt, ist RE/RG-male größer als der Stromfluß durch den Transistor Q16, das heißt (VEE - 4VBE)[1/(RE + RC)](RE/RG). Weil der Transistor Q20 im AUS-Zustand gehalten wird, ist der Strom IEF gleich dem Strom, welcher durch den Transistor Q25 fließt. Mit Hinsicht auf den Strom IEF, falls der Fall, wo die Anschlüsse 22 und 23 beide auf "H" liegen, mit den anderen Fällen verglichen wird, ist (VEE - 4VBE)(1/RE + 1/RG) immer größer als (VEE - 4VBE)[1/(RE + RC)](RE/RG), für jeden positiven Widerstandswert des Widerstandes RC. Als Ergebnis hat der Strom IEF im Übergangszustand, wo beide Anschlüsse 22 und 23 auf "H" liegen, einen Wert größer als die Werte für die anderen Zustände.
Fig. 6 zeigt eine Anwendung der ECL-Schaltung der vorliegenden Erfindung. Die Basiseingänge A und B der Transistoren Q1 und Q2 werden mit der Referenzspannung VREF, welche der Basis des Transistors Q3 angelegt ist, verglichen. Das OR-Operationsergebnis A+B wird am Ausgangsanschluß 10 erhalten, und das NOR-Operationsergebnis wird am anderen Ausgangsanschluß 11 der ECL-Schaltung erhalten. Um die NOR-Operation auszuführen, sind Emitterfolgertransistoren Q6 und Q7 vorgesehen. Eine Schaltung 30 für variable Impedanz ist auf der Seite der OR-Operation vorgesehen, und eine Schaltung 31 für variable Impedanz ist auf der Seite der NOR-Operation vorgesehen. Die Schaltung 30 für variable Impedanz ist gebildet durch Ersetzen der in Fig. 3 gezeigten Transistoren Q12 und Q14 durch einen Transistor Q26, der zwei Emitter besitzt, wie der in Fig. 4 gezeigte Transistor Q17. Andererseits ist die Schaltung 31 für variable Impedanz die gleiche wie jene in Fig. 4 gezeigte. Ein Emitter des Transistors Q7 ist mit der Basis des Transistors Q13 der Schaltung 31 für variable Impedanz verbunden, und ein Emitter des Transistors Q6 ist mit den Kollektoren der Transistoren Q11 und Q13, und auch mit dem Emitter des Transistors Q11 verbunden. Die Emitter der Transistoren Q5 und Q7 sind mit der negativen Stromquelle -VEE über die Widerstande R&sub3; bzw. R&sub4; verbunden.
In Operation, wenn der Pegel des Transistors Q5 wie in Fig. 7(B) geschaltet ist, falls die Schaltung 30 für variable Impedanz nicht in der ECL-Schaltung vorgesehen ist, variiert das Potential am Ausgangsanschluß 10, wie durch eine unterbrochene Linie, gezeigt in Fig. 7(A), gezeigt, und die Abfallzeit des Potentials am Ausgangsanschluß 10 würde verlängert sein. Andererseits variiert in der dargestellten Schaltung mit der Schaltung 30 für variable Impedanz das Potential am Ausgangsanschluß 10, wie durch eine ausgezogene Linie in Fig. 7(A) gezeigt, so daß die Abfallzeit beträchtlich verringert werden kann.
Die vorliegende Erfindung ist nicht auf die oben beschriebenen Ausführungformen beschränkt; anstelle des Transistors Q16 kann das in Fig. 4 gezeigte Transistorpaar Q18 und Q19 verwendet werden. Weiters umfaßt die vorliegende Erfindung eine emittergekoppelte Logikschaltung mit drei oder mehr Eingängen.

Claims

1. Emittergekoppelte Logikschaltung, umfassend eine Mehrzahl von Transistoren (Q1, Q2, Q3), die Stromschalter bilden, zum Empfangen von Eingangssignalen und zum Abgeben von zumindest einem ersten Ausgabesignal, wobei die Emitter der Mehrzahl der Transistoren wechselweitig miteinander verbunden sind; erste Emitterfolgermittel (Q4) zum Extrahieren des ersten Ausgabesignals und zu dessen Zuführen zu einem ersten Ausgangsanschluß; und Mittel (20) für variable Impedanz, die zwischen eine negative Stromquellenleitung (VEE) und zumindest dem ersten Ausgabeanschluß geschaltet sind, zum variablen Liefern einer Impedanz, die mit diesem Ausgabeanschluß gekoppelt werden soll;

gekennzeichnet dadurch, daß:

zweite Emitterfolgermittel (Q5) vorgesehen sind, zum Abnehmen eines zweiten Ausgabesignals, welches zum ersten Ausgabesignal komplementär ist; und dadurch, daß die Mittel (20) für variable Impedanz so angeordnet sind, daß sie eine niedrigere Impedanz liefern, wenn sowohl das erste als auch das zweite Ausgabesignal auf einem hohen Pegel liegen, als wenn eines der beiden Ausgabesignale auf einem niedrigen Pegel liegt.

2. Emittergekoppelte Logikschaltung, wie in Anspruch 1 beansprucht, dadurch gekennzeichnet, daß die Schaltung für variable Impedanz umfaßt ein erstes Paar von Transistoren (Q11, Q12), deren Emitter miteinander verbunden sind; ein zweites Paar von Transistoren (Q13, Q14), deren Emitter miteinander verbunden sind, wobei ein Kollektor eines (Q11) dem ersten, paarbildenden Transistoren und ein Kollektor eines (Q13) der zweiten, paarbildenden Transistoren miteinander verbunden sind, wobei ein Kollektor des anderen (Q12) der ersten, paarbildenden Transistoren und ein Kollektor des anderen (Q14) der zweiten, paarbildenden Transistoren miteinander und über einen Widerstand (RC) auch mit einer positiven Stromquelle (VCC) verbunden ist, wobei eine Basis des einen (Q11) der ersten, paarbildenden Transistoren mit dem ersten Ausgabeanschluß der ersten Emitterfolgermittel (Q4) verbunden ist, wobei eine Basis des einen (Q13) der zweiten, paarbildenden Transistoren mit dem zweiten Ausgang der zweiten Emitterfolgermittel (Q5) verbunden ist, wobei den Basen der anderen (Q12, Q14) der ersten und der zweiten, paarbildenden Transistoren eine Referenzspannung (VBB) angelegt ist; wobei Konstantstromquellenmittel zwischen die Emitter jeder der ersten und der zweiten, paarbildenden Transistoren und einer negativen Stromquelle (-VEE) geschaltet sind; und wobei dritte Emitterfolgermittel (Q15) mit den Kollektoren der anderen (Q12, Q14) der ersten und der zweiten, paarbildenden Transistoren verbunden sind, zum Steuern von EIN/AUS-Zuständen der Konstantstrommittel (Q16).

3. Emittergekoppelte Logikschaltung, wie in Anspruchs 2 beansprucht, dadurch gekennzeichnet, daß die anderen Transistoren der ersten und der zweiten, paarbildenden Transistoren von einem Transistor (Q17) mit zwei Emittern gebildet werden.

4. Emittergekoppelte Logikschaltung, wie in Anspruch 2 beansprucht, gekennzeichnet dadurch, daß die Konstantstromquellenmittel zwei Transistoren (Q18, Q19) umfassen, von denen einer mit dem Emitter der ersten, paarbildenden Transistoren (Q11, Q12) verbunden ist, und von denen der andere mit den Emittern der zweiten, paarbildenden Transistoren (Q13, Q14) verbunden ist, und dadurch, daß Basen der zwei Transistoren mit einer negativen Stromquelle über einen dritten Widerstand (RF) und eine Diode (D2) verbunden sind, und auch verbunden sind mit den dritten Emitterfolgermitteln, und daß Emitter der zwei Transistoren mit der negativen Spannungsquelle über entsprechende Emitterwiderstände (RE1, RE2) verbunden sind.

5. Emittergekoppelte Logikschaltung, wie in Anspruch 2 beansprucht, gekennzeichnet dadurch, daß die Konstantstromquelle einen Transistor (Q16) mit zwei Kollektoren umfaßt, von denen einer mit den Emittern der ersten, paarbildenden Transistoren (Q11, Q12) verbunden ist, und von denen der andere mit den Emittern der zweiten, paarbildenden Transistoren (Q13, Q14) verbunden ist, und dadurch, daß eine Basis des einen Transistors der Konstantstromquelle mit der negativen Stromquelle über einen dritten Widerstand (RF) und eine Diode (D2) verbunden ist, und auch mit den dritten Emitterfolgermitteln (Q15), und wobei ein Emitter des einen Transistors mit den zwei Kollektoren mit der negativen Stromquelle (-VEE) über einen Emitterwiderstand (RE) verbunden ist.

6. Emittergekoppelte Logikschaltung, wie in Anspruch 2 beansprucht, dadurch gekennzeichnet, daß die dritten Emitterfolgermittel einen Transistor (Q15) umfassen, von dem eine Basis mit den Kollektoren der anderen (Q12, Q14) der ersten und der zweiten, paarbildenden Transistoren verbunden ist, von dem ein Emitter mit der Konstantstromquelle über eine Pegelschiebediode (D1) verbunden ist, und von dem ein Kollektor mit der positiven Stromquelle (VCC) verbunden ist.

7. Emittergekoppelte Logikschaltung, wie in Anspruch 1 beansprucht, dadurch gekennzeichnet, daß die Mittel für variable Impedanz umfassen, ein erstes Paar von Transistoren (Q20, Q21), deren Emitter miteinander verbunden sind, wobei ein Kollektor und eine Basis eines (Q20) der ersten, paarbildenden Transistoren mit dem ersten Ausgang der ersten Emitterfolgermittel (Q4) verbunden sind, wobei der Basis des anderen der ersten, paarbildenden Transistoren eine Referenzspannung (RREF) angelegt ist; ein zweites Paar von Transistoren (Q22, Q23), von denen Emitter miteinander verbunden sind, wobei ein Kollektor des einen der zweiten, paarbildenden Transistoren mit den Emittern des ersten Paares der Transistoren (Q20, Q21) verbunden ist, wobei ein Kollektor des anderen (Q23) der zweiten, paarbildenden Transistoren mit einem Kollektor des anderen (Q21) der ersten, paarbildenden Transistoren verbunden ist, wobei einer Basis des anderen (Q23) der zweiten, paarbildenden Transistoren eine andere Referenzspannung (VBB1) zugeführt wird; ein Pegeljustiertransistor (Q24) zum Justieren eines Vorspannungspegels, der an eine Basis des einen (Q22) der ersten, paarbildenden Transistoren angelegt werden soll, wobei der Pegeljustiertransistor von den zweiten Emitterfolgermitteln (Q5) gesteuert wird;

Konstantstromquellenmittel (Q16), welche mit den miteinander verbundenden Emittern des zweiten Paares von Transistoren (Q22, Q23) verbunden sind; ein Treibertransistor (Q15) zum Steuern von EIN/AUS-Zuständen der Konstantstromquellenmittel (Q16); und Steuerungsmittel (Q25) zum Bilden eines Strompfades zwischen dem ersten Ausgabeanschluß und der negativen Stromquelle.

8. Emittergekoppelte Logikschaltung, wie in Anspruch 7 beansprucht, gekennzeichnet dadurch, daß die Konstantstromquelle einen Transistor (Q16) umfaßt, von dem ein Kollektor mit den Emittern des zweiten Paares der Transistoren (Q22, Q23) verbunden ist, von dem ein Emitter mit, der negativen Stromquelle über einen Widerstand (RE) verbunden ist, und von dem eine Basis mit einer Basis des Steuerungstransistors (Q25) verbunden ist, und dadurch, daß ein Kollektor des Steuerungstransistors (Q25) mit dem Kollektor des einen (Q20) des ersten Paares von Transistoren verbunden ist, daß ein Emitter des Steuerungstransistors (Q25) mit der negativen Stromquelle über einen Emitterwiderstand (RG) verbunden ist, und daß dessen Basis mit dernegativen Stromquelle über einen Basiswiderstand (RF) verbunden ist.

9. Emittergekoppelte Logikschaltung, wie in Anspruch 7 beansprucht, dadurch gekennzeichnet, daß der Pegeljustiertransistor (Q24) ein Emitterfolger ist, und gekennzeichnet dadurch, daß ein Emitter des Emitterfolgertransistors mit dem Basisanschluß des einen (Q22) der zweiten, paarbildenden Transistoren verbunden ist, dessen Kollektor mit der positiven Stromquelle (VCC) verbunden ist, und dessen Basis mit dem Ausgang der zweiten Emitterfolgermittel verbunden ist.

10. Emittergekoppelte Logikschaltung, wie in Anspruch 7 beansprucht, dadurch gekennzeichnet, daß die dritten Emitterfolgermittel einen Transistor (Q15) umfassen, dessen Basis mit dem einen (Q20) der ersten, paarbildenden Transistoren verbunden ist, dessen Kollektor mit der positiven Stromquelle (VCC) verbunden ist, und dessen Basis mit den Konstantstromquellenmitteln (Q16) über eine Pegelschiebediode (D1, D2) verbunden ist und auch mit einer Basis des Steuerungstransistors (Q25).

11. Emittergekoppelte Logikschaltung, wie in Anspruch 1 beansprucht, dadurch gekennzeichnet, daß die Mittel (20) für variable Impedanz an jedem der ersten und der zweiten Ausgabeanschlüsse vorgesehen sind.