DE2900539C3

DE2900539C3 - Logische Schaltung

Info

Publication number: DE2900539C3
Application number: DE2900539A
Authority: DE
Inventors: Takashi Hadano Matsumoto; Akira Kanagawa Yamagiwa
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-01-09
Filing date: 1979-01-08
Publication date: 1988-03-24
Also published as: GB2012137A; US4516039A; DE2900539B2; DE2900539A1; GB2012137B; JPS5494269A

Description

Die Erfindung betrifft eine logische Schaltung der im Oberbegriff des Anspruchs 1 genannten Art. Eine solche Schaltung ist aus der DE-Z &ldquor;Der Fernmeldeingenieur" Jg. 27, Heft 7 (1973), Seiten 5 bis 17 und 23/24 bekannt.

Der Stand der Technik und die Erfindung werden im folgenden anhand der Zeichnung näher erläutert: Es zeigt

Fig. 1 A das Schaltbild einer CML-Schaltung,

Fig. 1 B ein logisches Symbol für die Schaltung der Fig. 1 A,

Fig. IC die Übertragungskennlinie der Schaltung der Fig. 1 A, wobei die logische Amplitude gleich 1 ist,

Fig. 2 das Schaltbild einer herkömmlichen ECL-Schaltung,

Fig. 3 A das Schaltbild einer NTL-Schaltung,

Fig. 3 B das logische Symbol der Schaltung der Fig. 3 A,

Fig. 3 C die Übertragungskennlinie der Schaltung der Fig. 3 A, wenn die logische Amplitude gleich 1 ist.

Fig. 4 A das Schaltbild einer erfindungsgemäßen logischen Schaltung,

Fig. 4 B die Übertragungskennlinie der Schaltung der Fig. 4 A,

Fig. 4 C einen abgewandelten Aufbau der Schaltung der Fig. 4 A,

Fig. 5 A das Schaltbild einer weiteren Ausführungsform der erfindungsgemäßen logischen Schaltung, bei der mehrere Schaltungen der Fig. 4 A miteinander verbunden sind, die je als logische Grundschaltung verwendet werden,

Fig. 5 B das logische Symbol der Schaltung der Fig. 5 A,

Fig. 6 A das Schaubild einer weiteren Ausführungsform der erfindungsgemäßen logischen Schaltung, bei der die logische Grundschaltun⁰ d?r F* ^p 4 A mit einer Formierschaltung verbunden ist,

Fig. 6 B in einem Diagramm die Übertragungskenniinie der Schaltung der Fig. 6 A und

Fig. 6 C das Schaubild einer Abwandlung der Schaltung der Fig. 6 A.

Als schnell arbeitende logische Schaltung ist ein logischer Stromschaltkreis (CML-Schaltung) mit bipolaren Transistoren bekannt (Fig. 1 A).

Es ist zwar bekannt, daß die logische Arbeitsweise der CML-Schaltung auf dem Betrieb von Transistoren im nichtgesättigten Bereich basiert, trotzdem sei die logische Operation solcher Schaltungen zunächst anhand der Fig. 1 A, 1 B und 1 C erläutert.

Fig. 1 A zeigt den grundsätzlichen Aufbau einer CML-Schaltung, Fig. IB ihr logisches Symbol. Die Schaltung der Fi g. IA enthält zwei Eingänge A und B und zwei Ausgänge, nämlich einen ODER-Ausgang (A + B) und einen NOR-Ausgang (A + B). Die Schaltung besteht aus einem Grundteil 18 der CML-Schaltung und einem Bezugsspannungsgenerator 19. Der Grundteil 18 enthält Transistoren Q_n und Q₁- und Q₃, die mit 6, 7 bzw. 8 bezeichnet sind. Das Eingangssignal A wird der Basis des Transistors Q_n über einen Eingang 1 und das Eingangssignal B der Basis des Transistors Q_n über einen Eingang 2 zugeführt. Die im Bezugsspannungsgenerator 19 erzeugte Bezugsspannung wird über einen Eingang 5 der Basis des Transistors Q_r zugeführt. Die Emitter der Transistoren Q_n, Q_n, und Q_r sind gemeinsam mit einer Konstantstromquelle 9 verbunden. Die Kollektoren der Transistoren Q_n und Q_a sind gemeinsam über einen Widerstand R_h der mit 10 bezeichnet ist, an Masse geführt. Der Kollektor des Widerstandes Q, ist über einen mit 11 bezeichneten Widerstand R₂ an Masse geführt. Je nach dem, ob wenigstens eine der Eingangsspannungen an den Eingängen 1 und 2 höher ist als die Bezugsspannung am Bezugsspannungseingang 5 oder nicht, fließt durch die Transistoren Q_n und Q_a oder durch den Transistor Q_r ein konstanter Strom zur Konstantstromquelle 9. Durch den Spannungsabfall am Widerstand R₁ oder A₂ infolge des fließenden konstanten Stroms entsteht ein NOR- oder ODER-Ausgangssignal. Das heißt, an dem mit den Kollektoren der Transistoren Q_n und Q₁₂ verbundenen Ausgang 4 entsteht ein Ausgangssignal O_NOr, während an dem mit dem Kollektor des Transistors Q_r verbundenen Ausgang 3 ein Ausgangssignal Oor(oder) entsteht. Unter den zu derartigen CML-Schaltungen gehörenden logischen Schaltungen wird eine sogenannte emittergekoppelte logische (ECL)-Schaltung praktisch verwendet, deren logische Amplitude 0,8 V beträgt und von der die Ausgangssignale gemäß Fig. 2 über als Emitterfolger geschaltete Transistoren 12 und 13 abgegriffen werden und bei der eine Quellenspannung von - V_EE gleich -5,2 V verwendet wird. Die Grundlagen der ECL-Schaltung sind in der eingangs genannten Druckschrift dargestellt. Die ECL-Schaltung eignet sich zur Verwendung bei herkömmlichen Schaltungen mit geringer Integrationsdichte, die in einem auf einer gedruckten Schaltung befestigten Gehäuse untergebracht sind. Die logische Amplitude von 0,8 V wird verwendet, um einen Sicherheitsbereich für Störungen vorzusehen, die in einem solchem Fall in den langen Verbindungsdrähten zwischen den Chips entstehen. Die als Emitterfolger geschalteten Transistoren 12 und 13, die mit den Anschlußwiderständen 14 und 15 verbunden sind, dienen dazu, die langen Verbindungsdrähte 16 und 17 zwischen den Schaltungen zu speisen, die Kollektorspannungen der Transistoren On, On und O, im eingeschalteten Zustand auf einem vorbestimmten Pegel zu halten (Fig. 2), und um zu verhindern, daß die Transistoren in ihren gesättigten Bereich gelangen. Die ECL-Schaltung hat jedoch den Nachteil, daß, wenn sie mit hoher Geschwindigkeit arbeitet, der Leistungs-

fi5 verbrauch nicht nur in dem Grundschaltungsteil 18, sondern auch in den als Emitterfolger geschalteten Transistoren 12 und 13 und in den Anschlußwiderständen 14 und 15 hoch wird, und daß zusätzlich zu den

29 OO

integrierten Schaltungen eine große Anzahl von Aischlußwidcrständen wie den Widerständen 14 und 15 notwendig ist.

Abgesehen von den vorstehend beschriebenen ECL-Sehaltungen wurde vorgeschlagen, mit der CML-Schaltung selbst logische Operationen durchzuführen, die in hochintegrierten Schaltungen verwendbar ist. Danach ist aus folgenden Gründen möglich, die Ausgangssignale direkt von den Kollektoren der Transistoren abzugreifen.

1. Da bei der CML-Schaltung weniger Störungen entstehen und sie durch verschiedene Parameter wie die Temperatur und die angelegte Spannung bei hohem Integrationsgrad weniger beeinflußt wird als bei herkömmlicher Integrationsdichte, ist es möglich, eine kleine logische Amplitude zu verwenden, die etwa halb so groß ist wie die herkömmliche Amplitude von 0,8 V. Der Ausdruck &ldquor;hochintegriert" bedeutet bier nicht nur die Erhöhung der Integrationsdichte der Schaltungen auf einem Siliziumplättchen, sondern auch solche Anordnungsmethoden, durch die sich verglichen mit dem herkömmlichen Vorgehen eine wesentlich höhere Integrationsdichte erreichen läßt, indem die integrierten Schaltungen auf mehreren keramischen Substanzen angeordnet werden.

2. Bei der ECL-Schaltung müssen die als Emitterfolger geschalteten Transistoren verwendet werden, um zu verhindern, daß die Transistoren Q_n, Q_a und Q_r im eingeschalteten Zustand in Abhängigkeit von den Vorspannbedingungen in den gesättigten Bereich gelangen. Wie unter ( 1) erwähnt, läßt sich durch die Verwendung einer geringen logischen Amplitude die Schwierigkeit der Sättigung des Transistors vermeiden, so daß die als Emitterfolger geschalteten Transsistoren überflüssig werden. Bei hoher Integrationsdichte ist daher die CML-Schaltung (Fig. 1 A), bei der die Ausgangssignale direkt von den Kollektoren abgegriffen werden, hinsichtlich einer geringen Anzahl von Schaltungselementen und eines möglichst geringen Leistungsverbrauchs vorteilhaft. Die in Fig. 1 A gezeigte CML-Schaltung hat jedoch andere Nachteile.

1. Wird bei der CML-Schaltung in üblicher Weise eine Bezugsspannung von einem Bezugsspannungsgenerator zugeführt, der ständig eine Spannung mit einem festen Wert erzeugt, beginnt die Umschaltung des Stroms nicht, bis die Eingangsspannung einen konstanten Wert überschreitet. Um diese Tatsache genauer zu erläutern, ist in Fig. 1 C die Übergangs- oder Übertragungskennlinie der CML-Schaltung gezeigt. In dem Diagramm der Fig. 1 C ist auf der Abszisse und Ordinate die relative Eingangs- bzw. Ausgangsspannung aufgetragen. Beispielsweise wird bei einem Ausgangssignal 0_NOR die relative Ausgangsspannung bei etwa 1 gehalten, bis die Eingangsspannung sich auf einen Bereich von 0,2 bis 0,3 ändert. Mit anderen Worten, es entsteht eine Übertragungs- oder Umschaltverzögerung der logischen Operation, die der Zeitspanne enspricht während der die Ausgangsspannung unverändert bleibt. Eine abrupte Änderung der Eingangsspannung wird benötigt, um die Übertragungs- oder Umschaltverzögerung zu vermindern. Das heißt, es ist nicht möglich, diese Verzögerung zu vermindern, ohne als Eingangssignal einen Impuls zu verwenden, dessen Anstiegs- und Abfallzeit kurz ist. je kürzer aber die Anstiegs- und Abfallzeit des Impulses ist, um so stärker machen sich Störungen infolge von Reflexionen, Übersprechen oder dergleichen bemerkbar. Bei der normalen CML-Schaltung besteht daher die Schwierigkeit, daß, wenn mit hoher Geschwindigkeit gearbeitet werden soll, die Einschränkungen hinsichtlich der Integrationsdichte sehr einschneidend werden.

2. Gemäß Fig. 1 A benötigt die normale CML-Schaltung zusätzlich zur Grundschaltung 18 die Bezugsspannungsquelle 19.

Um die obigen Schwierigkeiten zu lösen, wurde eine ohne Schaltschwelle arbeitende logische Schaltung (im folgenden als NTL-Schaltung bezeichnet) vorgeschlagen, wie sie in den Fig. 3 A bis 3 C gezeigt ist (US-PS 37 87 737). Ein wesentliches Merkmal der NTL-Schaltung besteht darin, daß der Widerstandswert eines Widerstandes R₀ kleiner ist als der eines Widerstandes R_b, und daß der Arbeitspegel der Transistoren Q_n und Qa ianerhalb eines begrenzten Bereichs gehalten wird, der zwischen dem gesättigten und dem nicht nichtgesättigten Bereich liegt. Die Übertragungs- oder Umschaltkennlinie der Schaltung ist so gewählt, daß die in Relativwerten aufgetragene Ausgangsspannung zu fallen beginnt (Fig. 3 C), sobald die ebenfalls in Relativwerten aufgetragene Eingangsspannung angelegt wird, und daß in der Umschaltkennlinie keine Schwelle vorhanden ist. In Fig. 3 C sind auf der Abszisse und Ordinate die gleichen Spannungen wie in Fig. 1 C aufgetragen. Wegen der vorstehend beschriebenen Umschaltkennlinie ist die NTL-Schaltung hinsichtlich der Übertragungsverzögerung der CML-Schaltung überlegen. Die Grundschaltung der NTL-Schaltung kann jedoch entgegen der CML-Schaltung nur ein einziges Ausgangssignal bereitstellen, so daß bei Verwendung von NTL-Schaltungen hinsichtlich der logischen Auslegung eine große Anzahl von Grundschaltungen erforderlich ist. Da bei der NTL-Schaltung die Transistoren in der Nähe des gesättigten Bereiches arbeiten, arbeitet diese Schaltung darüber hinaus langsam und ist daher verglichen mit dem Fall nachteilig, daß die Transistoren vollständig im nichtgesättigten Bereich arbeiten. Ferner ist, obwohl jede logische Einheitsschaitung der NTL-Schaltung keine Schwelle zu haben braucht, für die gesamte logische Schaltung eine gewisse Schwelle notwendig. In der letzten Stufe einer Gruppe logischer Schaltungen wird daher die sich von der Schaltung der Fig. 3 A unterscheidende CML-Schaltung der Fig. 1 A benötigt. Obwohl verglichen mit dem Fall, daß nur CML-Schaltungen verwendet werden, bei einem solchen Schaltungsaufbau eine sehr geringe Anzahl von Bezugsspannungsquellen notwendig ist, kann doch auf die Bezugsspannungsquelle nicht völlig verzichtet werden.

Als Abwandlungen der NTL-Schaltungen wurden außer der der Fig. 3 A verschiedene Schaltungen vorgeschlagen. All diese Schaltungen haben jedoch die vorstehend erwähnten Eigenschaften, so daß der Widerstandswert des Widerstandes R₁ (Fig. 1 A) größer sein muß als der des Widerstandes R₂, und der Arbeitspegel der Transistoren Q_n und Q₁₂ innerhalb eines begrenzten Bereichs zwischen dem nichtgesättigten und dem gesättigten Bereich gehalten wird.

Der Erfindung liegt die Aufgabe zugrunde, einen Stromschaltkreis mit einer schwellenlosen Übertragung- oder Umschaltcharakteristik zu schaffen, der mit hoher Geschwindigkeit arbeiten kann.

Dies wird bei einer logischen Schaltung der eingangs genannten Gattung dadurch erreicht, daß Kollektor und Basis des zweiten Transistors unmittelbar miteinander verbunden sind.

Zwar ist es aus der der DE-OS 24 11 713 bekannt, bei einem in der Art eines Differenzverstärkers geschalteten Transistorpaar Basis und Kollektor eines der Transi-

29 OO 539

stören zu verbinden. Diese bekannte Schaltung stellt jedoch ein analoges elektronisches Dämpfungsglied zur Tonwiedergabe dar und keine Logikschaltung.

Da bei der erfindungsgemäßen logischen Schaltung Basis und Kollektor des zweiten Transistors unmittelbar miteinander verbunden sind, wird die Spannung an der Basis auf den Kollektor rückgekoppelt. Dabei folgt die Spannung an der Basis der am Emitter bzw. ist von dieser abhängig. Die Spannung am Emitter ist die gleiche wie die am Emitter des ersten Transistors, dem das Eingangssignal zugeführt wird, weil die Emitter des ersten und des zweiten Transistors miteinander verbunden sind. Ferner ändert sich die Spannung am Emitter des ersten Transistors, dem das Eingangssignal zugeführt wird, entsprechend der Spannung des Eingangssignals. Daraus ergibt sich, daß die Spannung am Kollektor des zweiten Transistors sich in Abhängigkeit von der Spannungsänderung des Eingangssignals ändert. Das Ausgangssignal an der Kollektorseite des zweiten Transistors hat daher für das Eingangssignal keine Schwelle, und es treten zwischen dem Eingangs- und dem Ausgangssignal kaum Verzögerungszeiten auf. Dabei ist die Schaltung ein Stromschaltkreis. Daher hat auch das Ausgangssignal vom Kollektor des ersten Transistors, dem das Eingangssignal zugeführt wird, eine Kennlinie ohne Schwelle.

Wie erläutert, wird bei dem Stromschaltkreis wegen der Gleichstromkopplung zwischen Kollektor und Basis des zweiten Transistors die Spannung an der Basis auf den Kollektor zurückgekoppelt, wodurch der Schaltvorgang gesteuert und somit eine Umschaltkennlinie ohne Schwelle erzielt wird. Da die Spannung am Kollektor des ersten Transistors durch die Spannung an der Basis begrenzt wird, können die Transistoren bei geeigneter Vorspannung im nichtgesättigten Bereich betrieben werden, ohne daß als Emitterfolger geschaltete Transistoren notwendig wären.

Bei diesem Schaltungsaufbau läßt sich ein Stromschaltkreis mit schwellenloser Übertragungskennlinie realisieren und es ist durch Anwendung des beschriebenen Stromschaltkreises möglich, eine logische Schaltung bereitzustellen, die praktisch unverzögert arbeitet.

Da der Strornschaltkrcis als logische Grundschaltung verwendet wird und auch als Signalformschaltung verwendet werden kann, können die logische Grundschaltung und die Signalformschaltung durch ähnliche Elementanordnungen realisiert werden. Die den Stromschaltkreis enthaltende logische Schaltung kann daher in starkem Maße integriert werden.

Eine vorteilhafte Weiterbildung der erfindungsgemäßen Schaltung ist im Anspruch 2 beschrieben.

Im folgenden wird die Erfindung anhand der in der Zeichnung dargestellten bevorzugten Ausführungsbeispiele erläutert.

Bei dem in Fig. 4 A gezeigten ersten Ausführungsbeispiel der erfindungsgemäßen logischen Schaltung wird ein Eingangssignal A einem Eingang 1 zugeführt, der an die Basis des Transistors Q_n angeschlossen ist. Ein Eingangssignal B wird einem Eingang 2 zugeführt, der an die Basis des Transistors Q_a angeschlossen ist. Der Emitter des Transistors Q₁., dessen Kollektor und Basis direkt miteinander verbunden sind, ist zusammen mit den Emittern der Transistoren Q_n und Q_n an eine gemeinsame Konstantstromquelle 9 angeschlossen. Die Kollektoren der Transistoren Q_n und Q₁₂ sind über einen Widerstand R_x und der Kollektor des Transistors Q_r über einen Widerstand R₂ an Masse geführt. Dem Leistungseingang der Konstantstromquelle 9 ist eine Speisespannung - V_EE zugeführt. Demzufolge wird zwischen dem Leistungsanschluß und Masse elektrische Energie zugeführt.

Wird bei dem vorstehend beschriebenen Schaltungsaufbau ein Eingangssignal mit hohem Potential (etwa gleich Massenpotential) dem Eingang 1 zugeführt, so wird das Potential des Verbindungspunktes zwischen den Transistoren Q_n, Q_n und Q_r und der Konstantstromquelle 9 auf einen Wert festgelegt, der sich durch Subtraktion der Durchlaßspannung der Basis-Emitter-Strecke des Transistors Q₁₁ vom Massepotential ergibt (0,8 V). Am Oor-Ausgang 3 erscheint dann ein Potential, das höher ist als der festgelegte Spannungspegel, und zwar um die Durchlaßspannung an der Basis-Emitter-Strecke des Transistors Q_r, d. h. das Massepotential; dies liegt an der direkten Kopplung zwischen Basis und Kollektor des Transistors Q_r. Wenn also die Transistoren Q_n und Q_r die gleiche Kennlinie haben, tritt am O_OR-Ausgang 3 eine Potentialänderung ein, die etwa gleich ist der Änderung des Eingangspotentials unmittelbar nach der Änderung des Eingangssignals. Gleichzeitig fließt fast der gesamte in die Konstantstromquelle 9 fließende Strom über den Kollektor des Transistors Q_n, so daß infolge des Spannungsabfalls am Widerstand R₁ am Q_NOR-Ausgang 4 ein Potential von beispielsweise —0,4 V erscheint.

Um den Transistor Q_n im nichtgesättigten Bereich zu betreiben, sind der Widerstandswert des Widerstands Ri, der konstante Strom und die logischen Eingangs- und Ausgangspegel so gewählt, daß der Spannungsabfall an der KoHektor-Emitter-Strecke des Transistors Qii selbst bei einer möglichen Änderung Speisespannung und einer möglichen Temperaturänderung größer ist als der maximale Kollektor-Emitter-Spannungsabfall des Transistors Q_n, wenn dieser im gesättigten Bereich betrieben wird. Der Widerstandswert des Widerstandes R₂ wird in der Nachbarschaft eines Wertes festgelegt, der durch Teilung der logischen Amplitude durch den konstanten Strom erhalten wird, um eine Verschiebung des logischen Pegels auf der NOR-Seite vom logischen Pegel am Eingang zu unterdrücken. In der vorliegenden Ausfuhrungsform wird die logische Amplitude zu 0,4 V gewählt. Die Widerstandswerte der Widerstände A₁ und R₂ sind so festgelegt, daß sie etwa im gleichen Bereich liegen und die obigen notwendigen Bedingungen erfüllen, so daß sämtliche Transistoren im nichtgesättigten Bereich arbeiten. Wenn daher das Potential am O_NOR-Ausgang 4 etwa gleich —0,4 V (niedriger Pegel) ist, ist das Potential am O_OR-Ausgang 3 etwa gleich Massepotential (hoher Pegel). Nimmt das Potential des dem Eingang 1 zugeführten Eingangssignals vom hohen Pegel (Massepotential) zum niedrigen Pegel (—0,4 V) ab, beginnt über den Transistors Q_r mit der negativen Rückkopplung unmittelbar auf die Potentialänderung des zugeführten Eingangssignals ein elektrischer Strom zu fließen. Der durch den Transistor Q_n geflossene Strom wird um den Betrag des Stroms durch den Transistor Q_r vermindert. Die Ausgangspotentiale am O_NOr-Ausgang 4 und am O_OR-Ausgang 3 ändern sich daher fast linear, wie durch die Übertragungskennlinien der Fig. 4 B angedeutet. In Fig. 4 B ist auf der Abszisse die Eingangs- und auf der Ordinate die Ausgangsspannung aufgetragen. Wie ersichtlich, hat die Übertragungskennlinie keine Schwelle. Nimmt das Potential des dem Eingang 1 zugeführten Eingangssignals auf den niedrigen Pegel (—0,4 V) ab, so fließt fast der gesamte konstante Strom über den Transistor Q_n Somit erscheint am O_NOR-Ausgang 4 ein Potential (hoher

29 OO 539

Pegel), das etwa gleich dem Massepotential ist, während am OoR-Ausgang 3 ein Potential (niedriger Pegel) erscheint, das annähernd gleich -0,4 V ist. In der vorstehenden Beschreibung wurde angenommen, daß dem Eingang 2 stets ein Eingangssignal mit niedrigem Pegel zugeführt wird. Die Schaltung arbeitet ebenso, wenn dem Eingang 1 stets ein Eingangssignal mit niedrigem Pegel und dem Eingang 2 stets ein anderes Eingangssignal mit variablem Pegel zugeführt wird. Als Konstantstromquelle 9 der Fig. 4 A kann eine bekannte Konstantstromquelle verwendet werden, bei der eine Kombination aus einem Widerstand und einem Transistor an eine negative Speisespannung -V_EE angeschlossen ist. Ebenso kann ein Widerstand mit der negativen Speisespannung - V_EE verbunden werden, dessen Widerstandswert wesentlich höher ist als der der Widerstände R₁ und R₂.

Statt, wie vorstehend erläutert, die Widerstände Ri und R₂ gleich groß zu wählen, kann der Wert des Widerstandes R₁ auch etwas größer als der des Widerstandes A₂ gewählt werden. In diesem Fall ist das Potential am 0_NOR-Ausgang bei eingeschaltetem Transistor Q_n oder Q₁₂ annähernd gleich —0,4 V und im ausgeschalteten Zustand der Transistoren Q_n oder Q_a gleich 0 V. Das heißt, die Kennlinie verläuft gemäß der gestrichelten Kurve in Fig. 4 B. Haben die Widerstände R₁ und R₂ den gleichen Widerstandswert, so läßt sich, weil die Ausgangsspannung gemäß der ausgezogenen Kurve in Fig. 4 B gegenüber der Eingangsspannung etwas gedämpft wird, diese Dämpfung oder Absenkung nicht vernachlässigen, wenn eine große Anzahl logischer Schaltungen zu einer mehrstufigen Schaltung kombiniert ist. Da das Ausgangssignal am O_NOR-Ausgang vorzugsweise verwendet wird, ist die Absenkung dieses Ausgangssignals ein ernstes Problem. Die Dämpfung des am O_NOR-Ausgang abgegriffenen Ausgangssignals läßt sich jedoch gemäß der gestrichelten Kurve in Fig. 4 B -verbessern, indem der Wert des Widerstandes R₁ größer als der des Widerstandes R₂ gewählt wird.

Es können Widerstände verwendet werden, die bei dem vorstehend beschriebenen Ausführungsbeispiel weggelasseü wurden. Das heißt, es können Widerstände R_n bzw. R_n zwischen die Basis des Transistors Q_n und den Eingang 1 sowie zwischen die Basis des Transistors Q₁₂ und den Eingang 2 geschaltet werden. Ferner wird dabei zwischen den Kollektor und die Basis des Transistors Q_r ein Widerstand R_r gesetzt. Durch diese Widerstände A_n, R₀ und R_r lassen sich die Schwingungen der den Basen der jeweiligen Transistoren zugeführten Signale unterdrücken. Dabei wird der Widerstandswert dieser Widerstände durch die Beziehung zwischen dem angelegten Signal und die Kennwerte der Transistoren bestimmt.

Wie in Fig. 4 C gezeigt, können ferner die Widerstände A₁ und R₂ über einen gemeinsamen Widerstand R₁₂ an Masse geführt werden. In diesem Fall wird dem Ausgangspotential am O_NOr- und am O_OR-Ausgang infolge des Spannungsabfalls am Widerstand R_n ein konstantes Potential hinzuaddiert.

Bei dem vorstehend beschriebenen Ausführungsbeispiel der Logikschaltung enthält diese zwei Eingänge, wobei den Basen der Transistoren Q_n und Q₁₂ je ein Eingangssignal zugeführt wird. Statt dessen kann die erfindungsgemäße logische Schaltung auch nur einen Transistor Q_n enthalten, dem ein einziges Eingangssignal zugeführt wird. Umgekehrt kann die erfindungsgemäße logische Schaltung zusätzlich zu den Transistoren Q_n und Qj₂ weitere Transistoren Q₃, Q₁₄, ..., O_1n enthalten, so daß ihr eine entsprechende Anzahl von Eingangssignalen zugeführt werden kann. Außerdem kann die erfindungsgemäße logische Schaltung so aufgebaut sein, daß entweder nur am Ausgang 4 ein Ausgangssignal O_Nor oder am Ausgang 3 nur das Ausgangssignal O₀R abgegriffen werden kann.

Statt, wie im Ausführungsbeispiel der Fig. 4 A direkt, können die Basis und der Kollektor des Widerstandes Q, auch über einen Widerstand miteinander verbunden sein. Da die Basis mit dem Kollektor verbunden ist, um die Baisspannung negativ auf den Kollektor rückzukoppeln, reicht eine Gleichstromkopplung zwischen Basis und Kollektor vollständig aus.
Bei dem Ausführungsbeispiel der Fig. 5 A sind mehrere logische Grundschaltungen 21a, 216, 21c und 21d gemäß Fig. 4 A zusammengeschaltet, um eine bestimmte logische Operation auszuführen. Dabei haben die logischen Grundschaltungen 21a und 22d je zwei Eingänge und sind damit identisch mit der Schaltung der Fig. 4 A, während die Grundschaltungen 216 und 21c nur einen Eingang aufweisen. Fig. 5 B zeigt das logische Symbol der Schaltung der Fig. 5 A. Den Eingängen 1 und 2 der logischen Schaltung 21a werden Eingangssignale von anderen, nicht gezeigten logischen Schaltungen zugeführt. Der 0_Ncm-Ausgang 4 der logischen Schaltung 21a ist mit dem Eingang 1 der logischen Grundschaltung 21b verbunden, während der O_OR-Ausgang 3 der logischen Schaltung 21a mit dem Eingang 1 der logischen Schaltung 21d verbunden ist. Der O_NOR-Ausgang 4 der logischen Schaltung 216 ist mit dem Eingang 1 der logischen Schaltung 21c verbunden, die Ausgänge 3 und 4 der logischen Schaltung 21c sind mit den Eingängen anderer, nicht gezeigter Schaltungen verbunden. Dem Eingang 2 der logischen Schaltung 21d wird von einer weiteren, nicht gezeigten Schaltung ein Eingangssignal zugeführt, während ihre Ausgänge 3 und 4 mit den Eingängen anderer, nicht gezeigter Schaltungen verbunden sind. Wie aus dem Beispiel Fig. 5 A ersichtlich, haben die erfindungsgemäßen logischen

4(i Schaltungen einen weiten Funktionsbereich, wenn eine große Anzahl logischer Schaltungen 21a, 216, ... des Grundaufbaues verwendet und der Ausgang 3 oder 4 jeder logischen Schaltung in geeigneter Weise mit dem Eingang 1 oder 2 einer anderen logischen Schaltung verbunden wird. Wie weiter aus dem Schaltungsaufbau der Fig. 5 A ersichtlich ist, kann diese Logikschaltung durch wiederholte Anordnung ähnlicher Schaltungen aufgebaut werden, so daß sie sich sehr zur Anwendung in stark integrierten Schaltungen eignet.

Weiter können die logischen Schaltungen 216 und 21c der Fig. 5 A durch logische Schaltungen des G-undtyps ersetzt werden, die mit den logischen Schaltungen 21a und 21d in Fig. 5 A identisch sind, derart, daß nicht ausgenutzten Ein- oder Ausgängen feste Potentiale zugeführt werden. In diesem Fall kann eine gewünschte Logikschaltung realisiert werden, indem wiederholt identische logische Grundschaltungen verwendet werden.
Bei dem Ausführungsbeispiel der Fig. 6 A ist eine Signalformschaltung 22 mit einer logischen Grundschaltung 21 verbunden, die der logischen Schaltung der Fig. 4 A entspricht. Die Schaltung der Fig. 6 A eignet sich zur Verwendung in der letzten Stufe einer mehrstufigen Schaltung, die aus einer großen Anzahl der logischen Grundschaltungen besteht. In diesem Fall wird der logischen Grundschaltungen besteht. In diesem Fall wird die logische Amplitude des Ausgangssignals am O_NOR- und OoR-Ausgang 4 bzw. 3 gegenüber der vorbestimm-

29 OO

&iacgr;&ogr;

ten logischen Amplitude von 0,4 V abgesenkt. Die Signalformschaltung 22 dient dazu, ein Signal mit abgesenkter logischer Amplitude in eine Signal mit der vorbestimmten logischen Amplitude umzuwandeln. Die Eingänge 23 und 24 der Signalformschaltung 22 sind mit dem Onor- bzw. O_OR-Ausgang 4 bzw. 3 der logischen Schaltung 21 der letzten Stufe verbunden. Die Eingänge 23 und 24 sind mit den Basen von Transistoren Q\ bzw. Q', verbunden, die mit 25 bzw. 26 bezeichnet sind. Die Emitter der Transistoren Q', und Q'_r sind miteinander und mit einer Konstantstromquelle 27 verbunden. Die Kollektoren der Transistoren ß', und Q'_r sind mit den Ausgängen 30 bzw. 31 verbunden und beide über einen mit 28 bezeichneten Widerstand R₃ bzw. einen mit 29 bezeichneten Widerstand R₄ mit Masse verbunden.

Die Übertragungskennlinien der Signalformschaltung 22 sind in Fig. 6 B gezeigt. Sie ähneln denen der normalen CML-Schaltung (Fig. 1 C), jedoch ändern sich die Ausgangsspannungen vollständig in einem engeren Bereich der Eingangsspannung. Dies liegt daran, daß die den Eingängen 23 und 24 zugeführten Signale aus einem Ausgangssignalpaar der vorangehenden logischen Schaltung 21 bestehen, deren Polarität entgegengesetzt ist. Selbst wenn daher das Ausgangssignal der logischen Schaltung 21 in der letzten Stufe auf die Hälfte des vorbestimmten Wertes sowohl bei hohen als auch bei niedrigen Pegeln abgesenkt wird, d. h., selbst wenn das Ausgangssignal eine logische Amplitude zwischen —0,1 und -0,3 V hat, führt die Signalformschaltung 22 eine befriedigende Schaltoperation durch.

Eine weitere günstige Eigenschaft der Signalformschaltung besteht darin, daß sie selbstausrichtend wirkt, so daß selbst wenn das Ausgangssignal der logischen Schaltung 21 der letzten Stufe nur in einen Pegel (hoch oder niedrig) abgesenkt wird, eine befriedigende Schaltoperation ausgeführt werden kann. Dies liegt daran, daß die Differenz zwischen dem hohen und dem niedrigen Pegel des den Eingängen 23 und 24 zugeführten Signals selbst dann unverändert bleibt, wenn sich der logische Pegel ändert. In diesem Fall verschiebt sich die Mitte des Potentialbereichs des Eingangssignals, in dem die Stromumschaltung stattfindet, von —0,2 V gemäß Fig. 6 B auf einen Pegel, der im Ausgangssignal von der logischen Schaltung 21 abgesenkt wurde.

Die Signalformschaltung 22 schaltet also sicher, selbst wenn das Ausgangssignal der vorangehenden logischen Stufe 21 auf die Hälfte des vorbestimmten Wertes abgesenkt wird, und zwar gleichgültig, ob beide Pegel oder nur ein Pegel abgesenkt wird. Wenn nur die Schaltoperation ausgeführt wird, so erscheinen an den Ausgängen Ausgangssignale, deren Polarität entgegengesetzt ist und die eine vorbestimmte logische Amplitude haben. Die Polarität des Signals am Ausgang 30 der Signalformschaltung 22 ist entgegengesetzt der Polarität des dem Eingang 23 zugeführten Signals, die Polarität des Signals am Ausgang 31 ist die gleiche wie die des im Eingang 23 zugeführten Signals.

Die Signalformschaltung 22 kann so aufgebaut sein, daß die Widerstände R₃ und R₄ miteinander verbunden M) und über einen Widerstand R_M mit Masse verbunden sind (Fig. 6 C). In diesem FaI wird, wie anhand Fig. 4 C erläutert, zu den Ausgangsspannungen an den Ausgängen 30 und 31 wegen des Spannungsabfalls am Widerstand R_M ein konstantes Potential hinzuaddiert.

Gemäß Fig. 6 A kann die Signalformschaltung durch eine Kombination von Schaltungselementen gebildet werden, die die logische Schaltung 21 bilden. Mit anderen Worten, die Widerstände A₁, R₁, R_} und R₄ können gleiche Widerstandswerte, die Transistoren Q_n, Q_a und Q_r können die gleichen Kenndaten wie die Transistoren Q'i und Q'_r und die Konstantstromquelle 9 kann den gleichen Schaltungsaufbau haben wie die Konstantstromquelle 27.

Entsprechend können sämtliche logischen Schaltungen durch Verwendung mehrerer Gruppen von Schaltungselementen gebildet werden, von denen eine Gruppe die wesentlichen Elemente darstellt, die zum Aufbau einer Grundschaltung benötigt werden. Zur Ausbildung einer großen Vielfalt logischer Schaltungen in Form integrierter Schaltungen werden in weitem Maße sogenannte »master-slices« verwendet, so daß die Herstellung der wesentlichen Elemente einer Grundschaltung mit der gleichen Maske erfolgt und nur der letzte Verdrahtungsschritt je nach Art der Schaltung abgewandelt wird.

Nach der vorliegenden Erfindung kann eine bestimmte logische Schaltung mit geringen Kosten und hoher Ausbeute unter Verwendung der Grundschaltung als die Schaltung bildendem Element hergestellt werden, integrierte Schaltungen der vorbestimmten logischen Schaltung können unter Verwendung von sogenannten »master-slices« hergestellt werden. Ferner kann eine integrierte Schaltung mit der erfindungsgemäßen logischen Schaltung mit hoher Geschwindigkeit arbeiten.

Da bei der erfindungsgemäßen Schaltung die Übertragungsverzögerung unabhängig von den Anstiegs- und Abfallzeiten eines Signals ist, können Signalimpulse mit geringer Flankensteilheit verwendet werden, und zwar nicht nur zur Signalübertragung innerhalb einer integrierten Schaltung, die eine logische Schaltung gemäß der Erfindung enthält, sondern auch zur Signalübertragung zwischen solchen integrierten Schaltungen. Die Einschränkungen hinsichtlich der gegenseitigen Zuordnung der integrierten Schaltungen werden daher durch die Erfindung wesentlich gemildert, so daß insgesamt billige und stabil arbeitende Schaltungen realisiert werden können.

Hierzu 5 Blatt Zeichnungen

Claims

29 OO 539 Patentansprüche

1. Logische Schaltung mit wenigstens zwei Transistoren (Q_u, Q_r), deren Ermitter gemeinsam an eine Konstantstromquelle (9) angeschlossen sind und deren Kollektoren jeweils über einen Widerstand (Ri, R₂) mit einer Spannungsquelle verbunden sind, wobei die Transistoren im nichtgesättigten Bereich arbeiten, und wobei wenigstens einer der Transistoren, dessen Basis ein Eingangssignal zugeführt ist, an seinem Kollektor ein Ausgangssignal abgibt, dadurch gekennzeichnet, daß Kollektor und Basis des zweiten Transistors (Q_r) unmittelbar miteinander verbunden sind.

2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Widerstandswert des ersten Widerstandes (R₁) größer ist als der des zweiten Widerstandes (R₂).