DE3882251T2

DE3882251T2 - Verfahren zum Herstellen eines bipolaren Transistors unter Verwendung von CMOS-Techniken.

Info

Publication number: DE3882251T2
Application number: DE88300586T
Authority: DE
Inventors: Rajiv R Shah; David Spratt
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1987-01-30
Filing date: 1988-01-25
Publication date: 1993-10-28
Anticipated expiration: 2008-01-26
Also published as: CN88100466A; JP2587444B2; JPS63200568A; CN1012774B; EP0281235B1; KR0128339B1; KR890012394A; EP0281235A1; DE3882251D1

Description

Die Erfindung betrifft allgemein die Verarbeitung von Siliziumhalbleitern und insbesondere die Herstellung von bipolaren Transistorstrukturen unter Verwendung von CMOS-Herstellungstechniken.
Bipolare Transistoren und MOSFET-Transistoren stellen zwei unterschiedliche Familien von Halbleiteranordnungen dar, die jeweils verschiedene Vorteile gegenüber der jeweils anderen besitzen. Der Betrieb sowie der Aufbau dieser Halbleiterfamilien sind traditionell unterschiedlich und haben daher unterschiedliche Entwicklungswege durchlaufen, um die individuellen Vorteile auszunutzen. So sind z.B. bipolare Transistoren gut geeignet für eine Verwendung bei Hochleistungs-, Hochgeschwindigkeits-, digitalen und analogen Anwendungen. Andererseits sind MOSFET-Transistoranordnungen einschließlich PMOS- und NMOS- Transistoren, die CMOS-Anordnungen bilden, gut geeignet für Anwendungen geringer Leistung und hoher Packungsdichte.
Der elektrische Betrieb eines bipolaren Transistors umfaßt sowohl Minoritäts- als auch Majoritätsträger, und die Transistoren wurden üblicherweise auf eine Art und Weise hergestellt, die sich von der für CMOS-Transistorschaltungen unterscheidet, bei denen es auf einen Stromfluß im Zusammenhang mit Majoritätsträgern ankommt. Da die Betriebseigenschaften von bipolaren Transistoren von der Seitengeometrie sowie von der vertikalen Geometrie von Halbleiterzonen abhängen, hat überdies deren Herstellung einen anderen Weg eingeschlagen, als dies bei CMOS-Transistoren der Fall ist, die Anordnungen mit lateralem Oberflächenbetrieb sind.
Da der laufende Trend bei Halbleiterschaltungen in Richtung eines hohen Integrationsgrades weist, ist es von Vorteil, bipolare Schaltungen und MOSFET- Schaltungen in dem gleichen Chip zu integrieren. Auf diese Weise können viele MOSFET-Schaltungen in einer kleinflächigen Scheibe untergebracht und dazu verwendet werden, eine elektrische Funktion zu erfüllen, während die Stromtreibereigenschaften von bipolaren Transistoren für die Treiber solcher MOSFET-Schaltungen eingesetzt werden können. Es gibt viele Anwendungen, bei denen die Vorteile sowohl von MOSFET- als auch von bipolaren Anordnungen in einem einzigen integrierten Schaltungs-Chip kombiniert werden können, um insgesamt ein verbessertes Leistungsvermögen zu erreichen.
Die anfängliche Integration von bipolaren Schaltungen und MOSFET-Schaltungen umfaßte herkömmliche Verfahrensschritte zur Bildung der MOSFET-Anordnungen sowie herkömmliche Schritte zur Bildung der bipolaren Anordnungen. Sehr wenige Verfahrensschritte der Herstellung einer jeden solchen Anordnungsart wurden miteinander geteilt, und damit war das gesamte Verfahren komplex, langwierig, kostspielig und prädestiniert für einen geringen Ertrag. Aufgrund der zunehmenden Bedeutung von integrierten bipolaren und CMOS-Anordnungen wurden viele Versuche unternommen, Verfahren zu entwickeln, mit denen verschiedene Strukturen beider Arten von Anordnungen gleichzeitig hergestellt werden können, so daß die Gesamtzahl von Verfahrensschritten auf ein Minimum herabgesetzt ist, und die Technologien wurden einander angepaßt, ohne das einer jeweiligen Art von Anordnungen anhaftende Leistungsvermögen oder die entsprechenden Vorteile einzuschließen.
Aus dem Vorhergehenden ergibt sich, daß ein Bedarf an einer verbesserten bipolaren Transistoranordnung besteht, die mit Verfahrensschritten hergestellt werden kann, die in hohem Maße mit denen der MOSFET-Anordnungen kompatibel sind. In Verbindung damit besteht ein Bedarf nach einer bipolaren Anordnung und einem Verfahren zu deren Herstellung, das zu einem Transistor führt, bei dem eine geringere Scheibenfläche beansprucht und ein verbessertes Leistungsvermögen erzielt wird.
In dem Journal of Vacuum Science Technology B, Bd. 3, Nr. 6, November/Dezember 1985, Seiten 1715-1724, ist ein Aufsatz mit dem Titel "Self-aligned TiSi&sub2; for Bipolar Applications" von Y. Koh, F. Chien und M. Vora enthalten, in dem ein Verfahren zur Herstellung eines bipolaren Vertikaltransistors mit einem Kollektor beschrieben ist, der durch eine Senke eines Silizium-in-Silizium- Substrats vom n&spplus;-Leitfähigkeitstyp mit einem Implantat vom p-Leitfähigkeitstyp in einem Teil der Oberfläche der Senke gebildet ist, das die Basis des Transistors bildet. Der Emitter des Transistors ist durch Diffusion ausgehend von einer n-Typ-dotierten polykristallinen Siliziumverbindungsschicht auf einem Teil der Oberfläche des Basisimplantats gebildet. Dotiertes polykristallines Silizium wird auch für die Kollektor- und Basisverbindungen verwendet. Es wird eine Technik für die selbstausgerichtete Bildung von Titansilicid auf den polykristallinen Siliziumverbindungen beschrieben, in deren Verlauf ein Passivierungsoxid auf dem freigelegten Silizium und den Wänden der polykristallinen Siliziumverbindungen gebildet wird.
Gemäß einem ersten Aspekt der Erfindung wird ein Verfahren zur Herstellung eines bipolaren Transistors geschaffen, das die folgenden Schritte aufweist:
Bilden einer Halbleitersenke von einem ersten Leitfähigkeitstyp an der Seite eines Silizium-Halbleiterkörpers,
Bilden einer Halbleiter-Basiszone von einem zweiten Leitfähigkeitstyp in der Oberfläche der Halbleitersenke,
Bilden einer polykristallinen Silizium-Emitterstruktur vom ersten Leitfähigkeitstyp, die mit der Halbleiter-Basiszone in Kontakt ist, wobei die Emitterstruktur Seitenwände aufweist und mit einem Störstoff vom ersten Leitfähigkeitstyp versehen wird,
Bilden einer Isolierung auf den Seitenwänden der polykristallinen Silizium-Emitterstruktur,
Bilden einer Halbleiter-Kollektorzone von einem ersten Leitfähigkeitstyp in einem ersten Bereich der Senke in Selbstausrichtung bezüglich der Isolierung für die Emitterstruktur,
Bilden einer störstellenleitenden Halbleiter-Basiszone vom zweiten Leitfähigkeitstyp in einem zweiten Bereich der Senke in Selbstausrichtung bezüglich der Isolierung für die Emitterstruktur, wobei die störstellenleitende Basiszone an die Halbleiter-Basiszone angrenzt, und
Eindiffundieren eines Störstoffs vom ersten Leitfähigkeitstyp von der polykristallinen Silizium-Emitterstruktur in die Basiszone, um darin eine Halbleiter-Emitterzone vom ersten Leitfähigkeitstyp zu bilden.
Gemäß einem zweiten Aspekt schafft die Erfindung einen bipolaren Silizium- Transistor mit
einer Halbleitersenke vom ersten Leitfähigkeitstyp,
einem leitenden, polykristallinen Siliziumstreifen, der über der Senke liegt und sich im wesentlichen von einer Seite hiervon zu der anderen erstreckt, wobei sich eine Seite des polykristallinen Siliziumstreifens seitlich jenseits der Halbleitersenke erstreckt,
einer eigenleitenden Halbleiter-Basiszone von einem zweiten Leitfähigkeitstyp, die unter dem polykristallinen Siliziumstreifen liegt,
einer Halbleiter-Emitterzone, die mit dem polykristallinen Silizium- Emitterstreifen in Kontakt steht und in der eigenleitenden Basiszone gebildet ist,
einer störstellenleitenden Basiszone und einer Kollektorzone, die auf entgegengesetzten Seiten des polykristallinen Silizium-Emitterstreifens gebildet sind, wobei die störstellenleitende Basiszone und die Kollektorzone so gebildet sind, daß sie mit der eigenleitenden Basiszone in elektrischem Kontakt stehen, und
einer Isolierschicht zwischen dem polykristallinen Silizium-Emitterstreifen und der eigenleitenden Basiszone und einer Öffnung in der Isolierschicht, durch die der polykristalline Silizium-Emitterstreifen in Kontakt mit der Basiszone gebildet ist.
Gemäß einem dritten Aspekt schafft die Erfindung einen bipolaren Silizium- Lateraltransistor mit Zonen abwechselnder Leitfähigkeit, mit
einer Störstoffsenke von einem ersten Leitfähigkeitstyp,
einer Halbleiter-Basiszone von einem zweiten Leitfähigkeitstyp, die in der Störstoffsenke vom ersten Leitfähigkeitstyp gebildet ist,
einer Halbleiter-Emitterzone vom ersten Leitfähigkeitstyp, die in der der Basiszone gebildet ist,
einem polykristallinen Siliziumleiter in elektrischem Kontakt mit der Emitterzone,
einem auf Seitenwänden des polykristallinen Siliziumleiters gebildeten Siliziumoxid,
einer Halbleiter-Kollektorzone vom ersten Leitfähigkeitstyp, die in der Störstoffsenke gebildet und mit der Seitenwandisolierung selbstausgerichtet ist und
einer störstellenleitenden Basiszone von dem genannten Leitfähigkeitstyp, die in der Störstoffsenke gebildet und mit der Seitenwandisolierung selbstausgerichtet ist,
wobei die Kollektorzone und die störstellenleitende Basiszone auf entgegengesetzten Seiten des polykristallinen Siliziumleiters gebildet sind.
Gemäß einem vierten Aspekt schafft die Erfindung ein Verfahren zur Bildung selbstausgerichteter Halbleiterzonen in einem bipolaren Transistor, bei dem folgendes vorgesehen ist:
Bilden einer Halbleiter-Basiszone in der Seite eines Siliziumsubstrats,
Bilden einer Isolierschicht mit einer Öffnung auf der Halbleiter-Basiszone,
Bilden einer dotierten polykristallinen Siliziumschicht, die über der Isolierschicht liegt und mit der Basiszone durch die Öffnung zur Festlegung einer Emitterzone in Kontakt steht, wobei die polykristalline Siliziumschicht einen Rand besitzt, der sich seitlich jenseits der Emitterzone erstreckt,
Bilden einer zweiten Isolierschicht auf dem Rand der polykristallinen Siliziumschicht,
Bilden einer Kollektorzone in der Seite des Substrats in Ausrichtung mit der zweiten Isolierschicht, und
Eindiffundieren des Dotierstoffes der polykristallinen Siliziumschicht in die Basiszone, um die Emitterzone zu bilden.
Gemäß der Erfindung verringern oder beseitigen die offenbarte Struktur einer bipolaren Anordnung und das Verfahren zu deren Herstellung die Nachteile und Unzulänglichkeiten in Verbindung mit den entsprechenden herkömmlichen Anordnungen und Verfahrenstechniken. Gemäß der Erfindung werden verschiedene Merkmale der bipolaren Anordnung gleichzeitig mit den Strukturen der MOSFET-Anordnungen hergestellt. Es werden nicht nur die Verfahrensschritte der Erfindung beim Bilden bipolarer und MOSFET-Anordnungen optimiert, sondern es wird auch die Herstellung kleinflächiger bipolarer Transistoren ermöglicht.
Bei der bevorzugten Ausführungsform der Erfindung wird eine N-Senke eines bipolaren Transistors in einem P-Substrat auf eine Weise gebildet, die der Bildung einer Halbleitersenke gleicht, die bei der Bildung einer P-Kanal- MOSFET-Anordnung verwendet wird. Die N-Senken werden durch einen dicken Oxidbereich bzw. ein dickes Oxidfeld oder Gräben unter Verwendung herkömmlicher Siliziumverarbeitungstechniken isoliert. Man läßt dann eine dünne Gateoxidschicht über der Oberfläche der Scheibe aufwachsen, die die Senken des bipolaren und des MOSFET-Transistors bedeckt. Dann wird eine dünne Polysiliziumschicht auf dem dünnen Gateoxid aufgebracht. Die N-Senke des bipolaren Transistors wird gemustert, und durch eine Implantation wird eine eigenleitende Basiszone vom P-Typ hergestellt. Es wird eine Öffnung durch das dünne Polysilizium und Gateoxid zu der eigenleitenden Basiszone gebildet. Eine Schicht aus polykristallinem Silizium (im folgenden Polysilizium) wird auf der Oberfläche der Scheibe aufgebracht und implantiert, um Gateleiter für die MOSFET- Transistoren zu bilden, sowie eine Polyemitterstruktur für die bipolaren Transistoren. Das dotierte Polysilizium stellt durch die Gateoxidöffnung einen Kontakt mit der eigenleitenden Basiszone her. Die Gate- und Polyemitterstrukturen werden weiter bearbeitet, indem darauf eine Siliziumdioxid (im folgenden Siliziumoxid)-Isolierung aufgebracht und dieselbe nach unten anisotrop geätzt wird, um Oxidseitenwände an dem Polysiliziumemitter und den Gatestrukturen zu bilden. Das Seitenwandoxid an den Polysilizium-Gatestrukturen erleichtert die Bildung einer schwachdotierten Drainzone in dem N-Kanal-MOSFET-Transistor. Bei dem bipolaren Transistor erleichtert das Seitenwandoxid des Polyemitters die Herstellung eines Abstands einer Kollektorzone und einer störstellenleitenden Basiszone von der Halbleiter-Emitterzone.
Die Scheibe wird maskiert, gemustert und implantiert, um eine N+ -Kollektorzone in dem Bereich des bipolaren Transistors sowie Source- und Drainzonen in dem Bereich des NMOS-Transistors zu bilden. Auf die gleiche Weise wird die Scheibe behandelt, um implantierte P+-Zonen zu bilden, die eine störstellenleitende Halbleiter-Basiszone in dem bipolaren Transistor festlegen, und entsprechende Source- und Drainzonen in den entsprechenden PMOS-Transistoren. Die Source- und Drainzonen der MOSFET-Anordnungen sind mit den entsprechenden Gateleitern selbstausgerichtet, und der Kollektor sowie die störstellenleitende Basis der bipolaren Anordnung sind mit dem Polyemitter selbstausgerichtet.
Gemäß den MOSFET-Herstellungstechniken werden die Source-, Drain- und Gateleiterstrukturen zusammen mit den Strukturen der eigenleitenden Basis, des Kollektors und des Polyemitters des bipolaren Transistors einer Silicidbildung unterworfen. Während der Scheibenbearbeitung wird deren Temperatur hinreichend heraufgesetzt, um die N-Typ-Störstoffe durch die Gateoxidöffnung in den Polyemitter und in die Basiszone einzutreiben. Dadurch wird ein nach innen verlegter Emitter gebildet. Danach werden Isolierungs-, Metallisierungs- und Passivierungsschritte durchgeführt, um die verschiedenen Transistorstrukturen miteinander zu verbinden und die fertiggestellte Scheibe gegenüber der Umgebung zu schützen.
Gemäß einer weiteren Ausführungsform kann anstelle einer genesteten Struktur auch eine mit Wänden versehene Emitterstruktur unter Verwendung von Verfahrensschritten aufgebaut werden, die mit der Herstellung von MOSFET-Anordnungen kompatibel sind. Mit der Wände vorsehenden Art einer Emitterstruktur kann eine sehr kompakte Anordnung hergestellt werden.
Gemäß einer weiteren Ausführungsform der Erfindung ist ein Teil des Bereichs der N-Senke des bipolaren Transistors an der Seite des Halbleiterkörpers angrenzend an einen Teil der störstellenleitenden Basis gebildet. Über den aneinandergrenzenden N- und P-Halbleiterbereichen wird eine Titansilicidschicht gebildet, wodurch sich eine Schottky-Diode ergibt. Die Schottky-Diode ist parallel über dem Basis- und Kollektor-Anschluß des bipolaren Transistors aufgebaut, wodurch sich ein Schottky-Transistor ergibt.
Weitere Merkmale und Vorteile ergeben sich deutlicher aus der folgenden näheren Beschreibung verschiedener Ausführungsbeispiele der Erfindung, wie sie in der Zeichnung dargestellt sind, in der für gleiche Teile, Bereiche und Zonen durchgehend gleiche Bezugszeichen verwendet werden; in dieser Zeichnung zeigen:
Fig. 1 - 13 Querschnittsansichten einer Halbleiterscheibe, die die verschiedenen Herstellungsschritte gemäß der Erfindung zeigen,
Fig. 14 eine Draufsicht oder einen Grundriß einer genesteten, bipolaren Emitteranordnung, wie sie in Fig. 13 gezeigt ist,
Fig. 15 eine Querschnittsansicht einer bipolaren Anordnung, bei der eine mit Wänden versehene Emitterstruktur verwendet wird,
Fig. 16 eine Draufsicht des bipolaren Transistors der Fig. 15 mit einem mit Wänden versehenen Emitter, und
Fig. 17 eine Querschnittsansicht eines bipolaren, gemäß den Grundsätzen und Grundgedanken der Erfindung aufgebauten Schottky-Transistors.
Mit der vorliegenden Beschreibung wird die Erfindung in Verbindung mit der Herstellung eines als Beispiel dienenden bipolaren NPN-Transistors offenbart. Es wird auf die entsprechenden herkömmlichen Schritte zur Herstellung von CMOS-Transistoren Bezug genommen, deren Besonderheiten hier nicht bildhaft dargestellt sind.
Gemäß der Zeichnung und insbesondere nach Fig. 1 wird die Herstellung eines bipolaren Transistors gemäß der Erfindung mit der Auswahl eines Halbleitersubstrats 10 begonnen, das elektrische Eigenschaften besitzt, die zur Herstellung sowohl von bipolaren Transistoren als auch von CMOS-Transistoren geeignet sind. Ein Siliziumsubstratmaterial einer Leitfähigkeit vom P-Typ besitzt eine Kristallorientierung < 100> , und eine Leitfähigkeit von etwa 10 Ohm-cm ist bevorzugt. Über der Oberfläche des Substrats 10 läßt man eine lokale, dünne thermische Siliziumoxidschicht 12 aufwachsen. Eine dünne Siliziumnitridschicht 14 wird beispielsweise durch ein chemisches Niederdruck-Dampfabscheidungsverfahren (LPCVD) auf die Scheibe aufgebracht. Über dem Siliziumnitrid 14 ist eine Schicht 16 aus Photoresistmaterial vorgesehen, die über die Oberfläche der Scheibe gezogen und gemustert ist, um eine Öffnung 18 zur Lokalisierung einer N-Senke festzulegen. Gleichartige Öffnungen können in dem Photoresist 16 zur Bildung von PMOS-Transistoren zugeordneten N-Senken festgelegt sein. Ein Teil der Siliziumnitridschicht 14 und der Siliziumoxidschicht 12 wird durch herkömmliche Ätzverfahren in dem Bereich beseitigt, der durch die Maskenöffnung 18 definiert ist.
Als nächstes wird unter Verwendung eines Störstoffes vom N-Typ eine Ionenimplantation 20 durchgeführt, um eine N-Senke 22 in den Maskenöffnungen des Substrats 10 zu bilden. Die Implantation wird auf einem Energieniveau durchgeführt, das ausreichend ist, um eine flache N-Senke 22 zu bilden. Phosphor kann als das N-Typ-Störstoffimplantat mit einer Dosierung von etwa 5 E12 Atome/cm2 verwendet werden. Andere Störstoffe vom N-Typ und andere Dosierungen können mit zufriedenstellenden Ergebnissen verwendet werden.
Wie in Fig. 2 gezeigt, wird die Scheibe einer Umgebung für eine Siliziumoxidierung ausgesetzt, in der eine dünne Siliziumoxidschicht 24 über dem Bereich 22 der N-Senke aufwächst. Wie gezeigt, ist die Photoresistmaske 16 beseitigt, und die N-Senke 22 wurde aufgrund der Temperatur, die beim Aufwachsenlassen des N-Senke-Oxids 24 verwendet wurde, nach unten diffundiert. Die dünnen Siliziumoxid- und Siliziumnitridschichten 12 und 14 werden dann beseitigt.
Wie in Fig. 3 gezeigt, läßt man eine neue Siliziumoxidschicht 26 über der Oberfläche des Substrats 10 aufwachsen, die ein Pufferoxid enthält. Über der Oxidschicht 26 wird eine Oxidationsmaske gebildet, die eine aufgebrachte Siliziumnitridschicht 28 enthält. Eine Schicht 30 aus einem Photoresistmaterial wird über der Oberfläche der Scheibe ausgebreitet und gemustert, um Öffnungen 32 und 34 festzulegen, die die N-Senke 22 umgeben. Das Siliziumnitrid 28 und das Siliziumoxid 26 werden in dem Bereich entfernt, der durch die Öffnungen festgelegt ist, indem herkömmliche Ätztechniken verwendet werden. Ein Teil des Siliziumsubstrats 10 wird ebenfalls geätzt, um eine Ausnehmung in dem Bereich zu bilden, der durch die Maskenöffnungen 32 und 34 festgelegt ist. Die Maskenöffnungen 32 und 34 legen Bereiche fest, in denen dicke Oxidbereiche gebildet werden, und auf diese Weise wird das Substratmaterial 10 nach unten in dem gewünschten Ausmaß geätzt, um hinreichend dicke Oxidbereiche zu bilden, die von der Oberfläche des Substrats 10 ausgenommen sind.
Die Scheibe wird mit Bor ionenimplantiert, um P-Kanal-Stopbereiche 36 und 38 zu bilden. Die Scheibe wird sie umgebendem Dampf hoher Temperatur ausgesetzt, um in den unmaskierten Bereichen des Substrats 10 einen dicken Oxidbereich aufwachsen zu lassen. Es wird insbesondere das unter den Öffnungen 32 und 34 angeordnete Siliziumsubstratmaterial aufgebraucht, bis ein dicker Oxidbereich aufgewachsen ist. In Fig. 4 ist der dicke Oxidbereich 40 und 42 dargestellt, nachdem die Siliziumoxidschicht 26, die Siliziumnitridschicht 28 und die Photoresistmaske 30 abgetragen wurden.
Zuvor wurde ein Verfahren zur Bildung von N-Senken dargestellt, das für eine Verwendung in Verbindung mit bipolaren Transistoren und MOSFET-Transistoren geeignet ist. Alternativ können in dem Substrat 10 stark dotierte, nach innen verlegte N-Typ-Schichten gebildet werden, über denen eine N-Typ-Epitaxialschicht aus einem Halbleitermaterial aufgebracht wird. Dicke Oxidbereiche können in der Epitaxialschicht in der gleichen Weise wie zuvor beschrieben gebildet werden, um eine seitliche Isolierung zwischen Schaltkreisen zu erhalten. Überdies können in anderen Bereichen der Scheibe P-Senken gebildet werden, die in Verbindung mit NMOS-Transistoren verwendet werden.
In Fig. 5 ist eine dünne, hochwertige Gate-Oxidschicht 44 auf der Oberfläche der Siliziumscheibe aufgewachsen. Eine hochwertige Gate-Oxidschicht kann dadurch gebildet werden, daß man als erstes eine dünne Opferoxidschicht aufwachsen läßt, diese mit irgendwelchen Siliziumnitridbelägen oxidiert und dann diese Oxide entfernt. Dieses Vorgate- oder Opferoxid beseitigt den Kooi-Weißband-Effekt, der charakteristisch für Siliziumnitridauflagen ist, die in unerwünschten Bereichen der Scheibe gebildet werden. In jedem Fall läßt man das hochwertige Gateoxid 44 auf der Siliziumscheibe aufwachsen, nachdem die Vorgate-Oxide und -Nitride beseitigt wurden. Die Gate-Oxidschicht 44 wird bis zu einer gewünschten Tiefe zum Trennen der Gate-Leiter von den Übertragungskanälen der MOSFET-Transistoren gebildet. Über dem Gateoxid 44 ist eine Polysiliziumschicht 46 aufgebracht. Die Polysiliziumschicht 46 ist dünn und etwa 1000 Angström dick. Eine Photoresistmaske 48 ist über die Oberfläche der Scheibe gezogen und gemustert, um eine Öffnung 50 zur Bildung einer eigenleitenden Halbleiter-Basiszone in der N-Senke 22 festzulegen. Vorzugsweise wird die maskierte Öffnung 50 zwischen den dicken Oxidbereichen 40 und 42 gebildet. Das Polysilizium 46 dient in erster Linie als Passivierungsschicht, die einen Schutz dagegen bietet, daß eine Verunreinigung in die Gate-Oxidschicht 44 eindringt. Die Polysiliziumschicht 46 sollte jedoch dünn genug sein, um eine durch sie hindurchgehenden Ionenimplantation zuzulassen.
Eine Borimplantation 52 wird mit einer Dosierung von etwa 1 E14 Atome/cm2 durchgeführt. Die Implantation 52 wird so ausgeführt, daß der Störstoff in der Nähe der Oberfläche der N-Senke 22 plaziert wird. Die Dosierung kann für die gewünschte Transistorverstärkung (hfe) und Durchbruchspannung des bipolaren Transistors eingestellt werden. Höhere Durchbruchspannungen erfordern tiefere Basisimplantationszonen 54 und seitlich breitere Bereiche, um die entsprechenden elektrischen Felder zu verringern, die mit höheren Spannungen auftreten, die an die bipolaren Anordnungen angelegt werden, die bei Hochspannungs- und analogen Anwendungen verwendet werden. Andererseits sollte die Basiszone 54 bei bipolaren Hochleistungs- und Hochgeschwindigkeitsanordnungen dünn sein, und die Implantationsdosierung sollte bei einem Minimum liegen.
Das Photoresist 48 wird dann beseitigt und eine neue Schicht 56 wird über der Scheibe ausgebreitet und gemustert, um eine Öffnung 58 zur Lokalisierung der Emitterzone in der Halbleiter-Basiszone 54 festzulegen. Da der Emitter innerhalb der Basiszone 54 zentriert ist, wird der vorige bezüglich der eigenleitenden Basis 54 "genestet". Wie in Fig. 6 zu sehen ist, wurden das Gateoxid 44 und das dünne Polysilizium 46 geätzt, wodurch ein Teil der Fläche der eigenleitenden Basiszone 54 freigelegt ist. Das Fenster 60, das den freigelegten Teil der eigenleitenden Basiszone 54 festlegt, legt auch den wirksamen Emitterbereich fest, der nachträglich einen Anschluß in der Basiszone 54 bildet. Das Fenster 60 kann einer Oberflächenbehandlung unterzogen werden, wodurch eine saubere Oberfläche auf der eigenleitenden Basiszone 54 erhalten wird.
Nach Fig. 7 der Zeichnung ist eine viel dickere Polysiliziumschicht 62 auf die Oberfläche der Scheibe aufgebracht. Die Polysiliziumschicht 62 verschmilzt mit der ersten Schicht 46 und bildet eine homogene Polysiliziumschicht, die vorzugsweise etwa 4000 Angström dick ist. Wie in Fig. 7 gezeigt, stellt das Polysilizium 62 in dem Fenster 60 einen Kontakt mit der darunterliegenden, eigenleitenden Halbleiter-Basiszone 54 her. In die zusammengesetzte Polysiliziumschicht 62 wird ein Störstoff vom N-Typ wie Arsen oder Phosphor mit einer Dosierung implantiert 64, um eine stark dotierte Struktur zu erhalten.
In dem Fall, daß die bipolaren Transistoren der Erfindung ohne Rücksicht auf die gleichzeitige Herstellung entsprechender MOSFET-Anordnungen aufgebaut werden, müssen die beiden Polysiliziumschichten 46 und 62 nicht getrennt aufgebracht werden, vielmehr kann eine einzige dicke Schicht in dem in Fig. 7 gezeigten Schritt aufgebracht werden. In anderen Worten ist die Reinheit des Gateoxids ohne das Erfordernis von MOSFET-Gatestrukturen nicht so kritisch, und damit ist die Passivierungsfunktion der ersten, dünnen Polysiliziumschicht 46 nicht erforderlich.
Nach Fig. 8 wird ein Photoresistmaterial 70 über der Scheibe ausgebreitet und gemustert, um den Polyemitter 68 festzulegen. Das Photoresistmaterial 70 wird in den Bereichen beseitigt, die außerhalb der gestrichelten Linien 72 und 74 liegen. Der Umfang der Gatestrukturen der PMOS- und NMOS-Anordnungen wir auf gleichartige Weise definiert. Durch ein herkömmliches Ätzverfahren wird auch das Polysilizium 62 entfernt, das in den Bereichen außerhalb der gestrichelten Linien 72 und 74 gelegen ist. Damit sind der Polyemitter 68 und die MOSFET- Transistor-Gatestrukturen (nicht gezeigt) festgelegt.
Fig. 9 zeigt den Polyemitter 68, der bezüglich der P-Typ-Basiszone 54 lokalisiert ist. Wesentlich ist, daß der Polyemitter 68 mit der eigenleitenden Basiszone 54 bei dem Fensterbereich 60 in Kontakt steht, der in dem Gateoxid 66 gebildet ist. Genauso wesentlich ist, daß sich der Rand der Basiszone 54 außerhalb und jenseits der Seitenwände 76 und 78 des Polyemitters 68 erstreckt. Dies ist wesentlich, damit eine nachträglich gebildete störstellenleitende Basiszone und Kollektorzone angrenzend an die eigenleitende Basiszone 54 sowie in Selbstausrichtung bezüglich des Polyemitters 68 gebildet werden können. Dazu kann sich die eigenleitende P-Typ-Basiszone 54 seitlich weitergehend erstrecken, als dies gezeigt ist, und sich selbst über die gesamte Fläche der N-Senke 22 erstrecken.
Nachdem der Polyemitter 68 zusammen mit den MOSFET-Transistor-Gateleitern festgelegt ist, wird eine dicke Siliziumoxidschicht 80 auf die Oberfläche der Scheibe aufgebracht. Das Oxid 80 kann unter Verwendung von LPCVD-Techniken aufgebracht werden, um eine gleichmäßige Schicht aus isolierendem Siliziumoxid zu bilden, wie dies in Fig. 9 gezeigt ist. Die aufgebrachte Siliziumschicht 80 wird anisotrop in der nach unten weisenden Richtung beispielsweise durch ein reaktives Ionenätzverfahren geätzt. Der Ätzprozeß darf fortgesetzt werden, bis eine Schicht aus Siliziumoxid in einer nach unten weisenden Richtung bis zu einer Tiefe beseitigt wurde, die im wesentlichen gleich der Dicke einer solchen Oxidschicht 80 ist. Infolge des anisotropen Entfernens des Siliziumoxids 80 verbleibt nur das, was durch gestrichelte Linien gezeigt und durch Bezugszeichen 82 und 84 bezeichnet ist. Die anisotrope Art des Ätzverfahrens wirkt sich nicht dahingehend aus, daß das gesamte Siliziumoxid auf den Seitenwänden des Polyemitters 68 entfernt wird, da das Siliziumoxid in diesem Bereich in Vertikalrichtung gemessen viel dicker als in anderen Bereichen wie solchen ist, die über dem Polyemitter 68 oder den Oxidfeldbereichen 40 und 42 liegen.
Wahlweise kann eine Schicht aus Siliziumnitrid (nicht gezeigt) über dem Polyemitter 68 aufgebracht werden, um sowohl die Funktion einer Opferschicht während des anisotropen Ätzens als auch einer Sperrschicht zu erfüllen, die dazu dient, ein Hindurchtreten von Ionen während nachträglicher Ionenimplantationen zu verhindern. Diese wahlweise Nitridschicht kann auf dem Polysilizium 62 aufgebracht und gemustert werden, bevor das Photoresist 70 aufgebracht wird.
Die Polysilizium-Gateleiter der MOSFET-Transistoren, die während der Herstellung des als Beispiel dienenden bipolaren Transistors gebildet werden, können auch gleichartige Ablagerungen aus isolierendem Siliziumoxid auf ihren Seitenwänden enthalten. Wie oben festgestellt, erleichtert das Seitenwandoxid auf dem NMOS-Transistor-Gateleiter die Herstellung schwach dotierter Drainzonen, die für den Betrieb kleinflächiger NMOS-Anordnungen wesentlich sind.
Fig. 10 zeigt den Polyemitter 68, der am Umfang von den Seitenwandoxiden 82 und 84 begrenzt ist. Die Scheibe ist auch mit einer Photoresistschicht 68 gezeigt, die gemustert ist, um eine Öffnung 88 zu bilden, die in der N-Senke 22 eine Kollektorzonenstelle festlegt. Die dünne Oxidschicht 44 über der Kollektorzone kann vor der Implantation wahlweise verdünnt oder beseitigt werden. Über der Scheibe wird unter Verwendung von Phosphor oder Arsen eine Ionenimplantation 89 durchgeführt, um eine N+-Kollektorzone 90 in der N-Senke 22 zu bilden. Die N+-Kollektorzone 90 grenzt an die Basiszone 34 an. Der Teil der eigenleitenden Basiszone 54, der sich über den äußeren Rand des Seitenwandoxids 84 hinaus erstreckt, wird durch die Implantation entgegengesetzten Störstoffes kompensiert oder gegendotiert, so daß er ein Teil der N+ -Kollektorzone 90 wird. Alternativ kann die eigenleitende Easiszone durch eine genaue Musterausrichtung begrenzt sein, bevor sie sich in die Kollektorzone erstreckt. Dies führt zu geringeren parasitären Kapazitäten und zu verbesserten Eigenschaften hinsichtlich der Durchbruchspannung
Wie in Fig. 10 gezeigt, ist die Kollektorzone 90 bezüglich des Polyemitter-Seitenwandoxids 84 Selbstausgerichtet, und sie grenzt an die eigenleitende Basiszone 54 an. Überdies ist die Maskenausrichtung der Photoresistschicht 68 unkritisch, wobei insoweit eine Ausnahme vorliegt, als der äußere Rand der Öffnung 88 allgemein über dem dicken Oxidbereich 42 und dem Polyemitter 68 liegen soll. In Abhängigkeit von der Musterung des Photoresists 86 zur Lokalisierung dessen Randes, das den Polyemitter 68 bedeckt, kann der N-Typ-Implantationsstörstoff in den Polyemitter 68 eindringen. Dies ist belanglos, da der implantierte Störstoff und der des Polyemitters 68 der gleiche ist. Zur gleichen Zeit wird die N+-Kollektorzone 90 gebildet, und entsprechende Source- und Drainzonen können in den NMOS-Transistoren gebildet werden.
Nach Fig. 11 wird die Photoresistmaske 86 entfernt, und eine zusätzliche Schicht 92 aus Photoresistmateriai wird über der Oberfläche der Scheibe ausgebreitet Das Photoresist 92 wird gemustet, um eine Öffnung 96 zur Lokalisierung einer Störstellenleitenden Basiszone innerhalb der N-Senke 22 festzulegen. Die Ausrichtung der Photoresistmaske 92 beim Bilden einer störstellenleitenden Basiszone ist etwas kritischer als die beim Bilden der Kollektorzone verwendete Maske. Die Ionenimplantation 98 kann einige P+-Ionen in den N+-Polyemitter 68 hineintreiben. Bei der genesteten Art von Polyemitter trennt jedoch ein Teil des Oxids 44 den Polysiliziumemitter von der eigenleitenden Basiszone 54, und damit werden die P-Typ-Störstoffe in eine unkritische Stelle des Polyemitters 68 hineingetrieben. Die oben erwähnte wahlweise Nitridschicht hindert die P-Typ-Implantation 89 daran, den N-Typ-Polyemitter 68 zu beeinträchtigen.
Die störstellenleitende Basiszone ist in erster Linie zur Bildung einer elektrischen Verbindung mit der eigenleitenden Basiszone 54 vorgesehen. Die aktive Transistorwirkung des bipolaren Transistors tritt in der eigenleitenden Basiszone 54 auf, da eine solche Halbleiterzone zwischen dem Kollektor 90 (und N- Senke 22) und einer Emitterzone liegt, die nachträglich zu bilden ist.
Ein Störstoff vom P-Typ wie Bor wird in den geöffneten Bereich der Scheibe implantiert 98, wodurch in dem bipolaren Transistor eine störstellenleitende P+-Basiszone 100 gebildet wird. Auf gleiche Weise können Source- und Drainöffnungen in der Photoresistmaske 92 in dem Bereich des PMOS-Transistors gebildet und zur gleichen Zeit wie der bipolare Transistor implantiert werden. Die Photoresistschicht 92 wird dann entfernt.
Wie in Fig. 11 gezeigt, ist die störstellenleitende Basiszone 100 bezüglich des Polyemitter-Seitenwandoxids 82 selbstausgerichtet. Wesentlich ist, daß beide Halbleiterzonen 90 und 100 bezüglich des Polyemitters 68, einschließlich der Seitenwandoxide 82 und 84, selbstausgerichtet ist. Bei der dargestellten Polyemitterstruktur kann eine gewisse Schwankung der Lokalisierung der Emitteröffnung in dem dünnen Gateoxid 44 auftreten, ohne daß ein Grund zur Sorge darüber gegeben wäre, daß die Emitterzone, die an der Oxidöffnung zentriert ist, unzulässigerweise entweder in die störstellenleitende Basis 100 oder den Kollektor 90 eintreten könnte. Die Entfernung zwischen dem Rand der Oxidöffnung und der Kollektorzone 90 ist mit der Emitter/Kollektor-Durchbruchspannung und der Verstärkung des bipolaren Transistors verknüpft. Sowohl bei den Strukturen mit genestetem Emitter als auch bei den Strukturen mit einem mit Wänden versehenen Emitter führt das Seitenwandoxid 84 dazu, daß dann, wenn die Zonen implantiert oder anderweitig gebildet werden, ein minimaler Abstand zwischen der Emitterzone und der Kollektorzone vorliegt. Natürlich kann eine seitliche Diffusion der Emitter- und Kollektorzone sich auf den dazwischenliegenden Abstand auswirken.
Die Kollektorzone 90 des bipolaren Transistors und die störstellenleitende Basiszone 100 werden gemustert (nicht gezeigt), und das darüberliegende Gateoxid 44 wird entfernt. Auf gleiche Weise wird auch das Gateoxid auf den Source- und Drainzonen der MOSFET-Transistoren entfernt. Die Oberfläche der Scheibe wird dann mit einer Schicht 102 aus Titan bedeckt und gemustert, wie dies in Fig. 12 gezeigt ist. In bestimmten Fällen, bei denen nur bipolare Transistoren zu bilden sind, kann eine Schicht aus Platin verwendet werden. Nach Fig. 12 sind die Kollektorzone 90 und die störstellenleitende Basiszone 100 von dem Titanmetall bedeckt. Wie gezeigt, ist auch der Polyemitter 68 von einer leitenden Titanschicht 102 bedeckt.
Entsprechend herkömmlicher Siliziumverarbeitungstechniken wird die Scheibe dann erhitzt, um Titansilicid über den zuvor mit Titan bedeckten Zonen zu bilden. Vorzugsweise kann vorgesehen sein, das Titan in einer Stickstoffumgebung reagieren zu lassen, um auch ein leitendes Titannitrid zu bilden. Das überschüssige Titan, das nach der Reaktion mit dem Silizium zur Bildung des Silicids vorliegt, wird dann entfernt. Die Titanmetallschicht 102 wird so geätzt, daß nur die elektrischen Kontaktoberflächen der bipolaren und MOSFET- Transistoren von einem solchen Metall bedeckt sind. Die erhöhte Temperatur der Scheibe bewirkt auch, daß der N+-Störstoff in den Polyemitter 68 nach unten in die eigenleitende Basiszone 54 eindiffuniert wird, wodurch in dem bipolaren Transistor eine N+-Emitterzone 104 gebildet wird. In dem Fall, daß Platin anstelle von Titan verwendet wird, kann die Vergütung durchgeführt werden, bevor Platin aufgebracht wird. Die auf diese Weise erfolgte Ausbildung des Emitters führt zu einem nach innen verlegten Emitterkontakt zwischen dem Polyemitter 68 und der Halbleiter-Emitterzone 104. Ein äußerer elektrischer Kontakt ist nicht unmittelbar mit der Emitterzone 104, sondern vielmehr über den leitenden Polyemitter 68 hergestellt.
Fig. 13 zeigt die Scheibe in einer im wesentlichen abgeschlossenen Form mit den Titansilicidschichten 106 und 108, die die störstellenleitende Basiszone 100 bzw. die Kollektorzone 90 bedecken. Eine Titansilicidschicht 110 bedeckt auch die obere Seite des Polyemitters 68, um einen guten elektrischen Kontakt mit diesem herzustellen. Eine Isolierschicht 112 wird dann auf die Oberfläche der Scheibe aufgebracht und gemustert, um Öffnungen zu den Silicidzwischenflächen der Kollektorzone 90 und der störstellenleitenden Basiszone 100 zu bilden. Es ist auch eine Öffnung in der Isolierung 12 zu dem Polyemitter 68 an einer abgelegenen Stelle ausgebildet, was in Fig. 13 jedoch nicht gezeigt ist. Eine Metallschicht ist auf die Scheibe aufgebracht und gemustert, um einen Kollektorleiter 114, einen Basisleiter 116 und einen Emitterleiter zu bilden.
In Fig. 14 ist eine Draufsicht der Scheibenstruktur der Fig. 13 gezeigt. Der Polyemitter 68 ist mit einer abgelegenen Erweiterungsanschlußfläche 118 gezeigt, die über einem Oxidfeldbereich 120 der Scheibe ausgebildet ist. Ein elektrischer Kontakt 122 ist so ausgebildet, daß er mit der Polyemitter-Erweiterungsanschlußfläche 118 in Kontakt steht. Daraus folgt, daß der Emitterkontakt 122 über den Polyemitter 68 auch mit dem nach innen verlegten Emitter 104 in elektrischem Kontakt steht. Wie in Fig. 14 zu sehen ist, ist der Emitter 104 nestartig innerhalb der Basiszone 54 in einer Lage angeordnet, die durch den Kontaktbereich des Polyemitters 68 bezüglich der Basiszone 54 festgelegt ist.
Zuvor wurden die Herstellung und der sich ergebende Aufbau eines bipolaren NPN-Transistors dargestellt. Der Fachmann kann die hier gegebene Beschreibung dazu heranziehen, einen bipolaren PNP-Transistor herzustellen. Verschiedene Halbleiter-Störstoffzonen müssen geändert werden, und vielleicht auch die Störstoffkonzentrationen, um einen PNP-Transistor mit entsprechenden Betriebseigenschaften zu erhalten. Bei der Herstellung von MOSFET-Transistoren mit bipolaren PNP-Transistoren kann auch eine Änderung der Dotierstörstoffe des Gateleiters erforderlich sein.
Die Figuren 15 und 16 zeigen einen Querschnitt bzw. eine Draufsicht eines bipolaren Transistors 124 mit einem mit Wänden versehenen Emitter. Ein gemäß dieser Ausführungsform aufgebauter bipolarer Transistor besitzt keine Emitteröffnung in der Basiszone 54, die nestartig unter dem Polyemitter 68 und gegenüber dessen Rändern zurückgesetzt vorgesehen ist. Vielmehr besitzt der Polyemitter 126 eine Breite, die im wesentlichen gleich der entsprechenden Breite der Emitterzone 128 ist, und er steht mit dieser in vollem Kontakt. Werden die N-Typ-Störstoffe von dem Polyemitter 126 in die eigenleitende Basiszone 54 eindiffundiert, so wird dadurch ein großflächiger Emitter 128 gebildet. Obwohl bezüglich der Bildung des Transistors 124 dieselben Selbstausrichtungsmerkmale wie zuvor beschrieben vorliegen, kann der bipolare Transistor 124 unter Verwendung einer kleineren Scheibenfläche hergestellt werden. Da der nach innen verlegte Emitter bezüglich des Polyemitters 126 nicht genestet sein muß, kann ein Transistor unter Verwendung einer kleineren Scheibenfläche gebildet werden. Wie bei der in Fig. 14 gezeigten Ausführungsform enthält der Transistor 124 der Fig. 16 einen abgelegenen Emitterkontakt 144.
In Fig. 17 ist der Aufbau eines bipolaren Transistors entsprechend dem der Fig. 13 gezeigt, wobei jedoch überdies eine Schottky-Verbindung über Basis und Kollektor enthalten ist. Hierzu ist ein Teil 146 der N-Senke 22 auf der Seite der Scheibe angrenzend an die störstellenleitende Basiszone 100 gebildet. Eine leitende Silicidschicht 148 liegt sowohl über dem N-Senke-Oberflächenteil 146 als auch der der störstellenleitenden Basis 148, wodurch ein dazwischenliegender Metallsperrschichtkontakt gebildet wird. Daraus folgt, daß parallel zu dem Basis/Kollektor-Anschluß des bipolaren Transistors eine Schottky-Diode gebildet ist und daß damit verhindert wird, daß der Transistor gesättigt wird, wenn er in einen leitenden Zustand gebracht wird.
Zuvor wurden die Herstellungsschritte und der sich ergebende Aufbau eines bipolaren Transistors dargestellt. Ein technischer Vorteil der erfindungsgemäßen Herstellung des bipolaren Transistors besteht darin, daß er unter Verwendung von Schritten aufgebaut werden kann, die mit der Bildung von MOSFET- Transistoren kompatibel sind. Daher besteht ein damit einhergehender Vorteil der Erfindung darin, daß MOSFET-Transistoren und bipolare Transistoren der Erfindung gleichzeitig auf einer Scheibe hergestellt werden können und dadurch die Integration von bipolaren und MOSFET-Transistoren vereinfacht ist.
Ein weiterer technischer Vorteil der Erfindung besteht darin, daß durch die Verwendung von MOSFET-Herstellungstechniken ein selbstausgerichteter bipolarer Transistor unter Verwendung einer sehr kleinen Scheibenfläche aufgebaut werden kann. Daraus ergibt sich, daß der elektrische Betrieb des bipolaren Transistors insoweit erweitert ist, als weniger parasitare Kapazitäten vorhanden sind, und der daraus resultierende Hochfrequenzbetrieb wird erweitert.
Gemäß einem weiteren technischen Vorteil der Erfindung ist der Aufbau von genesteten bipolaren Transistoren mit einem mit Wänden versehenen Polyemitter möglich. Die Herstellungsschritte sind dadurch vereinfacht, daß die störstellenleitende Basiszone und die Kollektorzone hiervon auf entgegengesetzten Seiten des Polyemitters vorgesehen und bezüglich der Ränder des Polyemitters selbstausgerichtet sind. Ein auf dem Polyemitter gebildetes Seitenwandoxid besitzt den technischen Vorteil einer Trennung der entsprechenden Kollektorzone und störstellenleitenden Basiszone von dem Emitter, wodurch ein Verbindungsdurchschlag vermieden wird.
Ein weiterer technischer Vorteil der Erfindung besteht darin, daß ein bipolarer Schottky-Transistor leicht unter Verwendung von MOSFET-Transistor-kompatiblen Herstellungsschritten gefertigt werden kann.

Claims

1. Verfahren zur Herstellung eines bipolaren Transistors, das die folgenden Schritte aufweist:

Bilden einer Halbleitersenke (22) von einem ersten Leitfähigkeitstyp an der Seite eines Silizium-Halbleiterkörpers (10),

Bilden einer Halbleiter-Basiszone (54) von einem zweiten Leitfähigkeitstyp in der Oberfläche der Halbleitersenke (22),

Bilden einer polykristallinen Silizium-Emitterstruktur (68) vom ersten Leitfähigkeitstyp, die mit der Halbleiter-Basiszone (54) in Kontakt ist, wobei die Emitterstruktur (68) Seitenwände (76, 78) aufweist, und mit einem Störstoff vom ersten Leitfähigkeitstyp versehen wird,

Bilden einer Isolierung (82, 84) auf den Seitenwänden (76, 78) der polykristallinen Silizium-Emitterstruktur (68),

Bilden einer Halbleiter-Kollektorzone (90) von einem ersten Leitfähigkeitstyp in einem ersten Bereich der Senke (22) in Selbstausrichtung bezüglich der Isolierung (84) für die Emitterstruktur (68),

Bilden einer störstellenleitenden Halbleiter-Basiszone (100) vom zweiten Leitfähigkeitstyp in einem zweiten Bereich der Senke (22) in Selbstausrichtung bezüglich der Isolierung (82) für die Emitterstruktur (68), wobei die störstellenleitende Basiszone (100) an die Halbleiter-Basiszone (54) angrenzt, und

Eindiffundieren eines Störstoffs vom ersten Leitfähigkeitstyp von der polykristallinen Silizium-Emitterstruktur (68) in die Basiszone (54), um darin eine Halbleiter-Emitterzone (104) vom ersten Leitfähigkeitstyp zu bilden.

2. Verfahren nach Anspruch 1, bei dem überdies ein vorübergehend vorgesehenes Sperrschichtmaterial gebildet wird, das die Emitterstruktur (68) bedeckt, um zu verhindern, daß unerwünschte Störstoffe von einem entgegengesetzten Leitfähigkeitstyp in die Emitterstruktur (68) eindringen.

3. Verfahren nach Anspruch 1, bei dem überdies eine Isolierschicht (44) zwischen der Emitterstruktur (68) und der Halbleiter-Basiszone (54) gebildet wird, eine Öffnung in der Isolierschicht (44) gebildet wird und die Emitterstruktur (68) durch die Öffnung hindurch in Kontakt mit der Halbleiter-Basiszone gebildet wird.

4. Verfahren nach Anspruch 1, bei dem überdies die Basiszone (54) und die Kollektorzone (90) an der Seite des Halbleiterkörpers (10) gebildet werden und ein leitendes Silicid (106, 108, 110) gebildet wird, das die Basiszone (100), die Kollektorzone (90) und einen Teil der polykristallinen Silizium-Emitterstruktur (68) bedeckt, um elektrische Kontaktoberflächen zu schaffen.

5. Verfahren nach Anspruch 4, bei dem überdies ein Teil (146) der Halbleitersenke (22) an der Seite des Halbleiterkörpers (10) angrenzend an die störstellenleitende Basiszone (100) gebildet wird und ein Metallüberzug (148) gebildet wird, der einen Teil sowohl der Halbleitersenke (146) als auch der störstellenleitenden Basiszone (100) bedeckt, um dadurch eine Sperrschichtdiode zu bilden, die parallel zu einem Basis-Kollektor-Anschluß des bipolaren Transistors ist.

6. Verfahren nach Anspruch 3, bei dem überdies ein Gate-Isolator einer MOSFET- Anordnung aus der Isolation der Isolierschicht (44) gebildet wird und ein Gate-Leiter aus dem Material der Emitterstruktur (68) gebildet wird.

7. Verfahren nach Anspruch 6, bei dem überdies der Gate-Isolator gleichzeitig mit der Emitterisolationsschicht (44) gebildet wird und der Gate-Leiter gleichzeitig mit der Emitterstruktur (68) gebildet wird.

8. Verfahren nach Anspruch 8, bei dem überdies eine Seitenwandisolierung (82, 84) auf der Emitterstruktur (68) zur gleichen Zeit und durch dieselben Schritte gebildet wird wie die entsprechende Seitenwandisolierung auf dem Gate- Leiter.

9. Verfahren nach Anspruch 6, bei dem überdies eine Source-Zone und Drain-Zone einer ersten Art von MOSFET-Anordnung gebildet werden, wenn die störstellenleitende Basiszone (100) gebildet wird, und Source- und Drain-Zonen einer zweiten Art von MOSFET-Anordnung gebildet werden, wenn die Kollektorzone (90) gebildet wird.

10. Bipolarer Silizium-Transistor mit

einer Halbleitersenke (22) vom ersten Leitfähigkeitstyp,

einem leitenden, polykristallinen Siliziumstreifen (62), der über der Senke (22) liegt und sich im wesentlichen von einer Seite hiervon zu der anderen erstreckt, wobei sich eine Seite des polykristallinen Siliziumstreifens (62) seitlich jenseits der Halbleitersenke (22) erstreckt,

einer eigenleitenden Halbleiter-Basiszone (54) von einem zweiten Leitfähigkeitstyp, die unter dem polykristallinen Siliziumstreifen (62) liegt,

einer Halbleiter-Emitterzone (68), die mit dem polykristallinen Silizium-Emitterstreifen (62) in Kontkkt steht und in der eigenleitenden Basiszone (54) gebildet ist,

einer störstellenleitenden Basiszone (100) und einer Kollektorzone (90), die auf entgegengesetzten Seiten des polykristallinen Silizium- Emitterstreifens (62) gebildet sind, wobei die störstellenleitende Basiszone (100) und die Kollektorzone (90) so gebildet sind, daß sie mit der eigenleitenden Basiszone (54) in elektrischem Kontakt stehen, und

einer Isolierschicht (44) zwischen dem polykristallinen Silizium- Emitterstreifen (68) und der eigenleitenden Basiszone (54) und einer Öffnung in der Isolierschicht (44), durch die der polykristalline Silizium- Emitterstreifen (68) in Kontakt mit der Basiszone (54) gebildet ist.

11. Bipolarer Transistor nach Anspruch 10, der überdies Elektroden (116, 114) aufweist, die so gebildet sind, daß sie mit der störstellenleitenden Basiszone (100), der Kollektorzone (90) bzw. dem Teil des polykristallinen Silizium- Emitterstreifens (68) in Kontakt stehen, der sich seitlich jenseits der Halbleitersenke erstreckt.

12. Bipolarer Transistor nach Anspruch 10, der überdies einen nestartig nach innen verlegten Emitter (68) mit einer Emitterzone (104) aufweist, die in der eigenleitenden Basiszone (54) gebildet ist und eine Breite besitzt, die geringer als die entsprechende Breite des polykristallinen Silizium- Emitterstreifens ist.

13. Bipolarer Transistor nach Anspruch 10, der überdies einen mit Wänden versehenen Emitter (128) enthält, der den polykristallinen Silizium-Emitterstreifen (126) aufweist, der mit der Basiszone (54) in Kontakt ist, wobei der mit Wänden versehene Emitter (128) eine Breite besitzt, die im wesentlichen gleich der entsprechenden Breite des polykristallinen Silizium-Emitterstreifens (126) ist.

14. Bipolarer Transistor nach Anspruch 10, der überdies eine Seitenwandisolierung (82, 84) auf dem polykristallinen Silizium-Emitterstreifen (68) enthält, und bei dem die störstellenleitende Basiszone (100) und die Kollektorzonen (90) bezüglich der Seitenwandisolierung (82, 84) selbstausgerichtet sind.

15. Bipolarer Silizium-Lateraltransistor mit Zonen abwechselnder Leitfähigkeit, mit

einer Störstoffsenke (22) von einem ersten Leitfähigkeitstyp,

einer Halbleiter-Basiszone (54) von einem zweiten Leitfähigkeitstyp, die in der Störstoffsenke (22) vom ersten Leitfähigkeitstyp gebildet ist,

einer Halbleiter-Emitterzone (104) vom ersten Leitfähigkeitstyp, die in der Basiszone (54) gebildet ist,

einem polykristallinen Siliziumleiter (68) in elektrischem Kontakt mit der Emitterzone (104),

einem auf Seitenwänden (76, 78) des polykristallinen Siliziumleiters (68) gebildeten Siliziumoxid (82, 84),

einer Halbleiter-Kollektorzone (90) vom ersten Leitfähigkeitstyp, die in der Störstoffsenke (22) gebildet und mit der Seitenwandisolierung (82, 84) selbstausgerichtet ist und

einer störstellenleitenden Basiszone (100) von dem genannten Leitfähigkeitstyp, die in der Störstoffsenke (22) gebildet und mit der Seitenwandisolierung (82) selbstausgerichtet ist,

wobei die Kollektorzone (90) und die störstellenleitende Basiszone (100) auf entgegengesetzten Seiten des polykristallinen Siliziumleiters (68) gebildet sind.

16. Bipolarer Lateraltransistor nach Anspruch 15, der überdies einen nach innen verlegten Kontakt (68) aufweist, der dort gebildet ist, wo die Emitterzone (104) in elektrischem Kontakt mit dem polykristallinen Siliziumleiter (68) steht, und der überdies einen Kontakt (122) besitzt, der seitlich gegenüber dem nach innen verlegten Kontakt (68) versetzt ist, um einen äußeren elektrischen Kontakt mit dem polykristallinen Siliziumleiter (68) zu bewirken.

17. Bipolarer Lateraltransistor nach Anspruch 16, bei dem der nach innen verlegte Kontakt (68) eine Breite besitzt, die geringer ist als die entsprechende Breite jenes Teils des polykristallinen Siliziumleiters, der über dem nach innen verlegten Kontakt (68) liegt.

18. Bipolarer Lateraltransistor nach Anspruch 16, bei dem der polykristalline Siliziumleiter (118) länglich ausgebildet ist und sich über die Störstellensenke (22) hinaus erstreckt, und bei dem der versetzte Kontakt (122) in der Nähe eines Endes des polykristallinen Siliziumleiters (118) angeordnet ist.

19. Verfahren zur Bildung selbstausgerichteter Halbleiterzonen in einem bipolaren Transistor, bei dem folgendes vorgesehen ist:

Bilden einer Halbleiter-Basiszone (54) in der Seite eines Siliziumsubstrats (10),

Bilden einer Isolierschicht (44) mit einer Öffnung auf der Halbleiter- Basiszone (54),

Bilden einer dotierten polykristallinen Siliziumschicht (68), die über der Isolierschicht (44) liegt und mit der Basiszone (54) durch die Öffnung zur Festlegung einer Emitterzone (104) in Kontakt steht, wobei die polykristalline Siliziumschicht (68) einen Rand (118) besitzt, der sich seitlich jenseits der Emitterzone (104) erstreckt,

Bilden einer zweiten Isolierschicht (84) auf dem Rand der polykristallinen Siliziumschicht (68),

Bilden einer Kollektorzone (90) in der Seite des Substrats (10) in Ausrichtung mit der zweiten Isolierschicht (84), und

Eindiffundieren des Dotierstoffes der polykristallinen Siliziumschicht (68) in die Basiszone (54), um die Emitterzone (104) zu bilden.

20. Verfahren nach Anspruch 19, bei dem eine weitere Isolierschicht (82) auf einem zweiten Rand (76) der polykristallinen Siliziumschicht (68) gebildet wird und bei dem eine störstellenleitende Basiszone (100) in dem Substrat (10) in Ausrichtung mit der weiteren Isolierschicht (82) angrenzend an die Basiszone (54) gebildet wird.