DE3938152C2 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements

Info

Publication number
DE3938152C2
DE3938152C2 DE3938152A DE3938152A DE3938152C2 DE 3938152 C2 DE3938152 C2 DE 3938152C2 DE 3938152 A DE3938152 A DE 3938152A DE 3938152 A DE3938152 A DE 3938152A DE 3938152 C2 DE3938152 C2 DE 3938152C2
Authority
DE
Germany
Prior art keywords
phase
copper
bonding
electrode
copper ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3938152A
Other languages
English (en)
Other versions
DE3938152A1 (de
Inventor
Kiyoaki Tsumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3938152A1 publication Critical patent/DE3938152A1/de
Application granted granted Critical
Publication of DE3938152C2 publication Critical patent/DE3938152C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07553—Controlling the environment, e.g. atmosphere composition or temperature changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S228/00—Metal fusion bonding
    • Y10S228/904—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Wire Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes gemäß dem Oberbegriff des Patentanspruches 1.
Die Fig. 1 und 2 sind Schnittansichten von Halbleiterbauelementen, die mit bekannten Verfahren hergestellt sind, wobei insbesondere die Elektrodenkonstruktion der Halbleiterbauelemente gezeigt ist. Jedes Halbleiterbauelement 1, 1a hat ein Si-Substrat 11, auf dem ein SiO₂-Film 12 gebildet ist, der seinerseits von einem Al-Film 13 überdeckt ist.
Das Si-Substrat 11 ist mit einer Chipkontaktstelle 14 eines Leiterrahmens durch ein Bondmaterial wie Epoxidharz 16 oder ein Au-Si-Lot 17 verbunden. Ein dünner Metalldraht 21, der hier ein Kupferdraht ist, wurde an seinem Ende zum Schmelzen gebracht, um eine Kupferkugel 22 zu bilden. Die Kupferkugel 22 wird mittels einer Thermokompressions-Kapillare (nicht gezeigt) gegen den Al-Film 13 gedrückt, so daß sie plastisch verformt wird. Ultraschallenergie wird gemeinsam mit der Wärmeenergie von 250-400°C vom Substrat 11 aus zur Einwirkung gebracht, so daß eine intermetallische Verbindung zwischen dem Film 13 und der Kupferkugel 22 entsteht. Insbesondere umfaßt diese intermetallische Verbindung 31 bzw. 32 bzw. 33 die u-Phase (CuAl₂), die η₂-Phase (CuAl) und die γ₂-Phase (Cu₉Al₄). Das Halbleiterbauelement wird dann in ein Keramikgehäuse mit Leerraum für den Chip dicht eingesetzt oder mit Kunstharz umgossen. Anscheinend ist die u-Phasenschicht 31 von Fig. 1 eine nichtgleichförmige Legierungsschicht, deren Dicke stark schwankt, wogegen die u-Phasenschicht 31, die η₂-Phasenschicht 32 und die γ₂-Phasenschicht 33 von Fig. 2 gleichförmige Legierungsschichten mit nur geringer Dickenschwankung sind.
Die intermetallische Verbindung der Legierungsschicht kann durch die Farbe der Legierungsschichtphase bestimmt werden: Der Al-Film 13 wird mit Phosphorsäure (H₃PO₄) geätzt, die Kupferkugel 22 wird durch Behandlung mit wäßriger Natriumhydroxidlösung (NaOH) zum Verfärben gebracht, und die u-Phasenschicht 31 wird durch eine braune Färbung an der Bondfläche bestimmt.
Fig. 3 zeigt schematisch eine Bondfläche 22a der Kupferkugel 22 von Fig. 1. Dabei existiert die Braunfärbung (u-Phase 31) nicht gleichmäßig über die gesamte Fläche, und hier und da erkennt man Abschnitte, die nicht braun gefärbt sind und an denen die u-Phase nicht ausgebildet ist.
Fig. 4 zeigt schematisch eine Bondfläche der Kupferkugel 22 von Fig. 2. Die Braunfärbung (u-Phase 31) ist über die Gesamtfläche verteilt, und die weiße bzw. die blaue η₂-Phase 32 bzw. γ₂-Phase 33 liegen lokal vor.
Aus der JP-OS 62-265 729 ist ein Halbleiterbauelement bekannt, bei welchem an einer Verbindungsgrenzfläche zwischen einer Aluminiumelektrode und einem Kupferbonddraht eine intermetallische Verbindung auf Kupfer-Aluminium-Basis gebildet ist. Als Problem wird dort herausgestellt, daß die Verbindungsstellen zwischen Bonddrähten und Elektrodenflächen eine niedrige Zuverlässigkeit aufweisen. Insbesondere kommt es zur eingeschränkten Zuverlässigkeit der Bondverbindungen bei höherer Temperatur oder bei Temperaturwechselprozessen. Im Ergebnis von dortigen Untersuchungen wurde festgestellt, daß insbesondere die Verbindungsgrenzfläche zwischen Kupferkugel und Aluminiumelektrode durch Abriß zerstört wird. Gemäß der JP-OS 62-265 729 soll die Zuverlässigkeit der Bondverbindung dadurch erhöht werden, daß nach dem Drahtbonden eine gezielte Wärmebehandlung durchgeführt wird, so daß nach beendetem Verbindungsprozeß sich eine intermetallische Verbindung an der Grenzfläche ausbildet. Durch die vorher erwähnte Wärmebehandlung entsteht eine intermetallische Verbindung mit besonders vorteilhafter u-Phase.
Es hat sich jedoch herausgestellt, daß bei dem oben beschriebenen Verfahren der Wärmebehandlung irreversible Veränderungen des verwendeten Chip-Bondmaterials auftreten, wodurch die erstrebte Zuverlässigkeit der Bauelemente letztendlich nicht erreicht wird.
Aus der AT-PS 23 98 54 ist ein Verfahren zum Verbinden eines Metalleiters mit einem Halbleiterkörper bekannt, bei dem die durch Thermokompressionsbonden realisierte Verbindungsstelle anschließend mit einem formbeständigen Material umgeben wird. Dieses formbeständige Material ist so ausgewählt, daß ein Nachlegieren der Verbindungsstelle bei höheren Temperaturen ohne wesentliche Veränderung des formbeständigen Materials erfolgen kann. Als ein derartiges Material wird beispielsweise Silikonharz oder ein mit Silikongruppen modifiziertes Epoxidharz verwendet. Mit der dort beschriebenen Technologie kann zwar die Verbindungsstelle von äußeren Einflüssen geschützt werden, jedoch ist nicht sichergestellt, daß Veränderungen der Eigenschaften eines Chip-Bondmaterials aufgrund einer thermischen Behandlung ohne Einfluß auf die Langzeiteigenschaften der Verbindungsstelle bleiben.
Es ist daher Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelementes anzugeben, welches zu einer Erhöhung der elektrischen Zuverlässigkeit von Epoxidharz umspritzten Halbleiterbauelementen führt, wobei die Halbleiterbauelemente Kupferdraht-Bondanschlüsse, die mit einer Aluminiumelektrode in Verbindung stehen, aufweisen.
Die Lösung der Aufgabe der Erfindung erfolgt mit den Merkmalen des Patentanspruches 1.
Nachfolgend wird das erfindungsgemäße Verfahren anhand von Ausführungsbeispielen und Figuren näher erläutert.
Es zeigt:
Fig. 1 und 2 Schnittansichten von Halbleiterbauelementen, die mit konventionellen Verfahren hergestellt sind;
Fig. 3 eine schematische Darstellung, die den Zustand des Bondbereichs einer Kupferkugel von Fig. 1 zeigt;
Fig. 4 eine schematische Darstellung, die den Zustand des Bondbereichs einer Kupferkugel von Fig. 2 zeigt;
Fig. 5a bis 5c Schnitte von Proben eines epoxidharzumspritzten Einphasen-Grundmaterials einer Kupfer-Aluminium-Legierung nach Lagerung bei hoher Temperatur;
Fig. 6 einen Schnitt einer Probe eines Vielphasen-Grundmaterials einer Kupfer-Aluminium-Legierung nach einer Reihe von Verfahrensschritten, und zwar Walzen, Wärmebehandeln, Epoxidharzumspritzen und Lagern bei hoher Temperatur;
Fig. 7 und 8 Schnitte von Kupfer-Aluminium-Bondabschnitten des Halbleiterbauelements von Fig. 2 nach Lagerung bei hoher Temperatur;
Fig. 9 einen Schnitt durch ein Halbleiterbauelement, das mit dem Verfahren nach der Erfindung hergestellt ist;
Fig. 10 eine schematische Ansicht, die den Zustand eines Bondbereichs einer Kupferkugel bei dem Aufbau von Fig. 9 zeigt; und
Fig. 11 ein Diagramm, das den Fehleranteil über der Lagerzeit zeigt, beobachtet in einem Hochtemperatur-Zuverlässigkeitstest mit einem konventionellen und einem mit dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelement.
Der folgende Test wurde durchgeführt, um das Verhalten einer Kupfer-Aluminium-Legierung beim Umspritzen mit Epoxidharz zu untersuchen. Stücke von Einphasen-Grundmaterial, und zwar u-Phase (CuAl₂), η₂-Phase (CuAl) und γ₂-Phase (Cu₉Al₄), und Vielphasen-Grundmaterial, das durch Säubern der Oberfläche von Al- und Cu-Grundmaterial, Einwalzen und Lagern bei hoher Temperatur unter gegenseitigem Diffundieren hergestellt ist, wurden bereitgestellt. Diese Grundmaterialien wurden mit Epoxidharz umspritzt und bei hoher Temperatur gelagert. Querschnitte der Proben wurden dann untersucht.
Die Fig. 5(a) bis 5(c) sind schematische Schnitte durch das Einphasen-Grundmaterial, und Fig. 6 ist ein Schnitt durch ein Vielphasen-Grundmaterial.
Nach Fig. 5(b) wurde eine geschädigte η₂-Phase 34 um die γ₂-Phase 32 herum beobachtet, wogegen in Fig. 5(a) eine geschädigte γ₂-Phase 35 um die η₂-Phase 33 herum beobachtet wurde. Es wurde jedoch keine Schädigung der u-Phase 31 beobachtet, wie Fig. 5(c) zeigt. Hinsichtlich des Vielphasen- Grundmaterials gemäß Fig. 6 wurde keine Schädigung des Grundmaterials Al 18, des Grundmaterials Cu 23 und der u-Phase 31 beobachtet, während die η₂-Phase und die γ₂-Phase Schädigungen aufwiesen, wie bei 34 und 35 angedeutet ist.
Aus diesem Untersuchungsergebnis ist ersichtlich, daß in der Kupfer-Aluminium-Legierung eine Legierungsphase vorliegt, die selektiv geschädigt wird, wenn die Legierung beim Umspritzen mit Epoxidharz bei hoher Temperatur gelagert wird.
Um dies beim Bonden einer Al-Elektrode und eines Kupferdrahts zu bestätigen, wurde der folgende Test durchgeführt. Dabei wurde ein harzumspritztes Halbleiterbauelement gemäß Fig. 2 in einem Thermostatofen bei 250°C gehalten, und der elektrische Widerstand der Bondgrenze der Elektrode und des Kupferdrahtes 21 wurde gemessen, um den Schädigungszustand der Bondfläche zu untersuchen. Die Fig. 7 und 8 sind Querschnitte der Bondfläche, die für 20 h bzw. 30 h entsprechend gelagert war.
Gemäß Fig. 7 verläuft der Schädigungsbereich um die Grenze zwischen der Kupferkugel 22 und der Al-Schicht 13 in die Mitte der Kupferkugel 22 und breitet sich weit aus. Es ist ersichtlich, daß auf der Al-Schicht 13 eine u-Phase 31 gebildet ist. Ferner sind im Kernabschnitt der Kupferkugel 22 eine η₂-Phase 32 und eine γ₂-Phase 33 gebildet, in die die Schädigung noch nicht fortgeschritten ist. Außerdem werden eine geschädigte η₂-Phase 34 und eine geschädigte γ₂-Phase 35 im Bereich um die Grenze der Kupferkugel 22 beobachtet.
Fig. 8 zeigt den Zustand nach 30 h Lagerzeit bei hoher Temperatur; es ist ersichtlich, daß die gesamte Bondfläche vollständig geschädigt ist. Daraus wird folgendes geschlossen: Während einer langen Lagerzeit bei 250°C laufen die Schädigung und das Wachstum der Kupfer-Aluminium-Schicht gleichzeitig ab; d. h. die geschädigten Bereiche 34 und 35 der η₂- und der γ₂-Phase breiten sich gleichzeitig mit dem Wachstum der η₂-Phase 32 und der γ₂-Phase 33 aus, was durch den vorher erwähnten Grundmaterialtest bestätigt wird. Tatsächlich endet die Lebensdauer der Bondfläche als Halbleiterbauelement im Zustand zwischen den Fig. 7 und 8, d. h. dort beginnt der Ausfall.
Nachstehend folgt die Beschreibung des Herstellungsverfahrens für ein Halbleiterbauelement.
Gemäß Fig. 9 wird ein Si-Substrat 11 eines Halbleiterbauelements 1A auf eine Chipkontaktstelle 14 eines Leiterrahmens gebondet, wobei als Bondmaterial ein Silikonharz 15 mit den im A1 genannten Eigenschaften verwendet wird. Ein dünner Metalldraht, der hier ein Kupferdraht 21 ist, wird am Ende angeschmolzen unter Bildung einer Kupferkugel 22. Die Kupferkugel 22 wird mit einer Kraft von 130-180 g von einer Thermokompressions-Kapillare (nicht gezeigt) auf eine Al-Schicht 13 gepreßt, die auf einer auf dem Si-Substrat 11 gebildeten SiO₂-Schicht 12 gebildet ist, und wird somit plastisch verformt. Gleichzeitig wird Ultraschallenergie einer Frequenz von 60 kHz für 30 ms zur Einwirkung auf den Bondbereich der Kupferkugel 22 und der Al-Schicht 13 mit der Thermokompressions-Kapillare gebracht, um Oxidbeläge auf den Oberflächen der Kupferkugel 22 und der Al-Schicht 13 zu entfernen, wodurch die oxidfreie Gleitlinienfläche des Cu- und Al-Atoms selbst freigelegt wird. Infolgedessen diffundieren die Atome von Cu und Al durch die auf den Bondbereich einwirkende Wärmeenergie ineinander, wobei die Wärmeenergie im allgemeinen ausreichend lang einwirkt, um den Bondbereich auf 250-400°C zu halten. Die intermetallische u-Phasenverbindung CuAl₂ wird durch das gegenseitige Diffundieren von Cu und Al gebildet. Die intermetallische u-Phasenverbindung CuAl₂ entsteht, wenn die Kupferatome in einem Verhältnis von Al : Cu=2 : 1 in die Al-Atome diffundieren. Nach dem Bondvorgang werden die Kupferkugel 22 und die Al-Schicht in einem Keramikgehäuse dicht angeordnet oder mit Epoxidharz umspritzt.
Bei dem Halbleiterbauelement gemäß Ausführungsbeispiel wird also der Bondbereich im wesentlichen von dem intermetallischen Verbindungsbereich 31 der u-Phase eingenommen.
Die Herstellung des Halbleiterbauelements kann unter Auswertung des Zustands der u-Phase 31 durchgeführt werden. Dabei werden während des Herstellungsvorgangs einige Proben der Halbleiterbauelemente entnommen und der Farbtest daran durchgeführt, wobei, wie eingangs erläutert wurde, die Bondfläche mit Phosphorsäure geätzt und dann mit einer wäßrigen Natriumhydroxidlösung gefärbt wird. Die Produktion kann fortgesetzt werden, wenn z. B. mindestens 80% der gesamten Bondfläche eine Braunfärbung zeigt, was die Anwesenheit der u-Phasenfläche anzeigt. Ein solches Vorgehen gewährleistet die kontinuierliche Produktion von Halbleiterbauelementen unter Sicherstellung einer hohen Produktgüte. Fig. 10 zeigt schematisch den Zustand, in dem die u-Phase 31 gleichmäßig auf der gesamten Bondfläche gebildet wird.
Wie bereits erwähnt, kommt den Eigenschaften des Chipbondmaterials, mit dem ein Halbleiterchip und eine Chipkontaktfläche gebondet werden, besondere Bedeutung zu. Die Eigenschaften des als Bondmaterial verwendeten Silikonharzes sind in der nachstehenden Tabelle gemeinsam mit denen eines Epoxidharzes und eines Au-Si-Lots, die üblicherweise verwendet werden, aufgelistet.
Eigenschaften von Chipbondmaterialien
Das Au-Si-Lot schmilzt nicht bei der Drahtbondtemperatur und hat einen hohen Elastizitätsmodul. Ferner tendiert dieses Bondmaterial dazu, die Bildung einer intermetallischen Allphasen-Verbindung, d. h. η₂-, γ₂- und u-Phase, zuzulassen. Dagegen hat das Epoxidharz eine Glasübergangstemperatur (Tg) unterhalb der Drahtbondtemperatur, so daß es thermisch zersetzt wird, wenn der Elastizitätsmodul beeinträchtigt wird, und der u-Phasenbereich ungleichförmig ausgebildet wird. Insbesondere nimmt dabei der Elastizitätsmodul nichtlinear ab, so daß die Chipkontaktfläche 14 sich vom Si-Substrat 11 lösen kann. Ferner sind die Ultraschallschwingungen unregelmäßig. Dagegen liegt die Glasübergangstemperatur (Tg) des Silikonharzes erheblich unter der Drahtbondtemperatur, so daß im Verlauf des Bondvorgangs kein Bruch der Chipbondschicht auftritt. Durch die Verwendung des Silikonharzes tritt keine nichtlineare Änderung des Elastizitätsmoduls bei der Drahtbondtemperatur ein, und dieser übersteigt nicht 1,0×10² kg/cm², so daß der u-Phasenbereich gleichmäßig gebildet werden kann.
Fig. 11 ist das Wibble-Diagramm, das den fehlerhaften Anteil über der Halbleiterbauelement-Lagerzeit bei 250°C zeigt. Die Charakteristiken eines gemäß der Erfindung hergestellten und eines konventionellen Halbleiterbauelements sind mit 5 bzw. 6 bezeichnet. Es ist ersichtlich, daß das gemäß der Erfindung hergestellte Halbleiterbauelement auch nach Lagerung für 100-130 h hohe Zuverlässigkeit aufweist, wogegen das konventionelle Halbleiterbauelement eine vergleichsweise kurze Betriebslebensdauer von ca. 20-30 h hat.

Claims (3)

1. Verfahren zur Herstellung eines Halbleiter-Bauelementes mit folgenden Verfahrensschritten:
  • - Chipbonden eines Halbleiter-Chips auf einer Chip-Kontaktfläche eines Leiterrahmens mit einem Bondmaterial;
  • - Bonden einer hauptsächlich aus Aluminium bestehenden Elektrode, die auf dem Halbleiter-Chip vorhanden ist, mit einem als externer Zuleitung dienenden Kupferdraht; und
  • - Harzumspritzen des gesamten Bondbereichs zwischen der Elektrode und der externen Zuleitung;
  • - wobei das Bonden von Elektrode und externer Zuleitung durch Anschmelzen eines Endes des Kupferdrahtes unter Bildung einer Kupferkugel und Pressen der Kupferkugel auf die Elektrode des erwärmten Chips unter plastischer Verformung der Kupferkugel erfolgt, so daß eine intermetallische Verbindung (Al₂Cu) aus Aluminium und Kupfer ausgebildet wird derart, daß eine gleichförmige u-Phase entsteht,
dadurch gekennzeichnet, daß das Chipbondmaterial ein Silikonharz ist, welches ein Elastizitätsmodul zwischen 1 kg/cm² und 10² kg/cm² im Bereich zwischen Raumtemperatur und etwa 400°C aufweist.
2. Verfahren zur Herstellung eines Halbleiter-Bauelementes nach Anspruch 1, gekennzeichnet durch gleichzeitig mit dem Pressen der Kupferkugel auf die Elektrode erfolgendes Beaufschlagen der Bondfläche der Kupferkugel und der Elektrode mit Ultraschallenergie zum Entfernen von Oxidbelägen auf den Oberflächen der Kupferkugel und der aus Aluminium bestehenden Elektrode.
DE3938152A 1989-01-13 1989-11-16 Verfahren zur Herstellung eines Halbleiterbauelements Expired - Fee Related DE3938152C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1006827A JPH0817189B2 (ja) 1989-01-13 1989-01-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3938152A1 DE3938152A1 (de) 1990-07-26
DE3938152C2 true DE3938152C2 (de) 1994-05-05

Family

ID=11649054

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3938152A Expired - Fee Related DE3938152C2 (de) 1989-01-13 1989-11-16 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (4)

Country Link
US (1) US5116783A (de)
JP (1) JPH0817189B2 (de)
KR (1) KR930006850B1 (de)
DE (1) DE3938152C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576929B1 (en) 2015-12-30 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-strike process for bonding

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229646A (en) * 1989-01-13 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a copper wires ball bonded to aluminum electrodes
JPH03208355A (ja) * 1990-01-10 1991-09-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2843658B2 (ja) * 1990-08-02 1999-01-06 東レ・ダウコーニング・シリコーン株式会社 フリップチップ型半導体装置
US5681779A (en) * 1994-02-04 1997-10-28 Lsi Logic Corporation Method of doping metal layers for electromigration resistance
US5771157A (en) * 1996-03-08 1998-06-23 Honeywell, Inc. Chip-on-board printed circuit assembly using aluminum wire bonded to copper pads
JP3504448B2 (ja) * 1996-10-17 2004-03-08 株式会社ルネサステクノロジ 半導体装置
US20060050109A1 (en) * 2000-01-31 2006-03-09 Le Hue P Low bonding temperature and pressure ultrasonic bonding process for making a microfluid device
US6464324B1 (en) * 2000-01-31 2002-10-15 Picojet, Inc. Microfluid device and ultrasonic bonding process
US7081240B1 (en) * 2000-06-28 2006-07-25 Zimmer Orthobiologics, Inc. Protein mixtures for wound healing
TWI221026B (en) * 2002-12-06 2004-09-11 Nat Univ Chung Cheng Method of thermosonic wire bonding process for copper connection in a chip
US7791198B2 (en) 2007-02-20 2010-09-07 Nec Electronics Corporation Semiconductor device including a coupling region which includes layers of aluminum and copper alloys
JP5550369B2 (ja) * 2010-02-03 2014-07-16 新日鉄住金マテリアルズ株式会社 半導体用銅ボンディングワイヤとその接合構造
JP6810222B2 (ja) * 2014-07-11 2021-01-06 ローム株式会社 電子装置
JP2016028417A (ja) * 2014-07-11 2016-02-25 ローム株式会社 電子装置
JP6607771B2 (ja) * 2015-12-03 2019-11-20 ローム株式会社 半導体装置
JP2020072169A (ja) * 2018-10-31 2020-05-07 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3125803A (en) * 1960-10-24 1964-03-24 Terminals
NL286149A (de) * 1961-12-04 1900-01-01
US3790866A (en) * 1973-05-14 1974-02-05 Gen Motors Corp Semiconductor device enclosure and method of making same
US4139726A (en) * 1978-01-16 1979-02-13 Allen-Bradley Company Packaged microcircuit and method for assembly thereof
JPS55105339A (en) * 1979-02-07 1980-08-12 Toshiba Corp Ultrasonic bonding method
JPS60194534A (ja) * 1984-03-16 1985-10-03 Toshiba Corp ボンデイング装置
JPS6189643A (ja) * 1984-10-09 1986-05-07 Toshiba Corp 半導体装置及びその製造方法
JPS61287155A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 半導体装置及び半導体装置の製造方法
DE3641524A1 (de) * 1985-12-10 1987-06-11 Mitsubishi Electric Corp Verfahren zur herstellung eines halbleiterbauelements
JPS62265729A (ja) * 1986-05-14 1987-11-18 Hitachi Ltd 半導体装置
JPS63164329A (ja) * 1986-12-26 1988-07-07 Toshiba Corp 半導体装置
JPS63250828A (ja) * 1987-04-08 1988-10-18 Hitachi Ltd 半導体装置
JPH0748507B2 (ja) * 1987-08-18 1995-05-24 三菱電機株式会社 ワイヤボンデイング方法
JPH0734449B2 (ja) * 1987-11-30 1995-04-12 三菱電機株式会社 半導体装置の電極接合部構造
JPH01201934A (ja) * 1988-02-08 1989-08-14 Mitsubishi Electric Corp ワイヤボンディング方法及びキャピラリチップ
JPH01201933A (ja) * 1988-02-08 1989-08-14 Mitsubishi Electric Corp ワイヤボンディング方法及びその装置
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576929B1 (en) 2015-12-30 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-strike process for bonding
DE102016101089A1 (de) * 2015-12-30 2017-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Mehrfachaufprallprozess zum Bonden
US10068868B2 (en) 2015-12-30 2018-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-strike process for bonding packages and the packages thereof
DE102016101089B4 (de) 2015-12-30 2020-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Mehrfachaufprallprozess zum Bonden

Also Published As

Publication number Publication date
JPH0817189B2 (ja) 1996-02-21
KR900012342A (ko) 1990-08-03
US5116783A (en) 1992-05-26
KR930006850B1 (ko) 1993-07-24
JPH02187042A (ja) 1990-07-23
DE3938152A1 (de) 1990-07-26

Similar Documents

Publication Publication Date Title
DE3938152C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102009055691B4 (de) Leistungshalbleitermodul
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE69026188T2 (de) Elektrischer Verbinder
DE10139111B4 (de) Verfahren für das Verbinden eines leitfähigen Klebers und einer Elektrode sowie einer verbundenen Struktur
DE69213522T2 (de) Verbindungsverfahren für innere TAB-Leiter und Werkzeug zum Verbinden
DE69029630T2 (de) Mehrfach umhüllte Halbleiteranordnung und Herstellungsverfahren dafür
DE3743857A1 (de) Elektrische sicherung und verfahren zu ihrer herstellung
DE2245140A1 (de) Einkapselung fuer elektronische bauelemente
EP3271938B1 (de) Verfahren zur ausbildung einer kontaktverbindung
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE112013003902B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2845612A1 (de) Halbleiteranordnung mit hoeckerelektroden
DE3335848C2 (de)
DE10221857A1 (de) Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006022254A1 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE102018207537A1 (de) Verbundanordnung aus drei gestapelten Fügepartnern
DE102022121193A1 (de) Elektronische struktur und verfahren zu deren herstellung
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE19535775C2 (de) Verfahren zum elektrischen Verbinden eines Kontaktfeldes eines Halbleiterchips mit zumindest einer Kontaktfläche sowie danach hergestellte Chipkarte
DE2925509A1 (de) Packung fuer schaltungselemente
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee