DE4310954C2 - Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat - Google Patents

Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat

Info

Publication number
DE4310954C2
DE4310954C2 DE4310954A DE4310954A DE4310954C2 DE 4310954 C2 DE4310954 C2 DE 4310954C2 DE 4310954 A DE4310954 A DE 4310954A DE 4310954 A DE4310954 A DE 4310954A DE 4310954 C2 DE4310954 C2 DE 4310954C2
Authority
DE
Germany
Prior art keywords
layer
substrate
trench
lost
respect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4310954A
Other languages
English (en)
Other versions
DE4310954A1 (de
Inventor
Roger R Lee
Fernando Gonzalez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE4310954A1 publication Critical patent/DE4310954A1/de
Application granted granted Critical
Publication of DE4310954C2 publication Critical patent/DE4310954C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft Halbleiter-Bearbeitungsverfahren zum Herstellen eines Iso­ liergrabens in einem Substrat.
Integrierte Schaltungen werden chemisch und physikalisch in einem Substrat, wie einem Siliciumplättchen integriert, in­ dem man Bereiche im Substrat bemustert oder Schichten in einem Muster auf das Substrat aufbringt. Diese Bereiche und Schichten können zum Herstellen von Leiterbahnen und Wider­ ständen leitfähig sein. Sie können auch unterschiedliche Leitfähigkeit aufweisen, wobei dies zur Herstellung von Transistoren und Dioden wesentlich ist. Will man verschiede­ ne Schaltungskomponenten im Substrat herstellen, so ist es nötig, diese Komponenten voneinander zu isolieren.
Zum elektrischen Isolieren von in einem massiven Substrat ausgebildeten Komponenten in integrierten Schaltungen sind mehrere Verfahren bekannt. Ein übliches Isolationsverfahren wird LOCOS-Isolation genannt und steht für "LOCal Oxidation of Silicon", wobei in den nicht aktiven (Feld) Bereichen eines Substrats ein teilausgenommenes Oxid gebildet wird. Bei der prinzipiellen Anwendung von LOCOS wird ein Oxid in gewünschten Feldbereichen gezüchtet. Dies erfolgt durch Ab­ decken aktiver Bereiche mit einer dünnen Schicht Silicium­ nitrid, die eine Oxidation darunter vermeidet. Die Nitrid­ schicht wird mit einem Muster versehen und geätzt, so daß die Siliciumbereiche, in denen Feldoxide gezüchtet werden sollen, nach oben exponiert werden. Das Plättchen wird dann oxidiert und die Oxide wachsen dort, wo kein maskierendes Nitrid vorhanden ist. An den Rändern der Nitridmaske diffun­ diert jedoch seitliche Oxidans. Damit kann Oxid unterwachsen und die Nitridränder anheben. Die Form des Oxids an den Nit­ ridrändern besteht aus einem allmählich ansteigenden Oxid­ keil, der sich in eine darunterliegende Oxidkissenschicht fortsetzt. Diese Erscheinung wird Vogelschnabel benannt. Diese Erscheinung ist also eine seitliche Ausdehnung des Feldoxids in die aktiven Bereiche der Komponenten hinein. Ein Nachteil dieses Isolierverfahrens besteht darin, daß der Vogelschnabel zur Folge hat, daß ein Feldoxid entsteht, das größere seitliche Abmessungen hat als die minimale Photo­ größe, die zum Erzeugen der Maskenöffnung im Nitrid benutzt wird.
Wenn also bei der Halbleiterherstellung die Geometrie eine Submikrongröße erreicht, stoßen die bekannten LOCOS-Isolier­ verfahren an ihre Grenzen und es bedarf anderer Isolierver­ fahren für CMOS und bipolare Technologien. Eines dieser Ver­ fahren bedient sich einer Isoliation durch Gräben. Hier wer­ den ausgefüllte isolierte Gräben vertikal in dem Substrat erzeugt, um Komponenten auf beiden Seiten des Grabens von­ einander zu trennen bzw. zu isolieren. Die Erfindung be­ trifft Bearbeitungsverfahren zum Herstellen solcher Isolier­ gräben in einem Substrat.
Ein bekanntes Verfahren zum Herstellen von Isoliergräben sei anhand der Fig. 1 bis 5 erläutert. Fig. 1 zeigt ein Halblei­ tersubstrat 10, bestehend aus einem massiven Substrat 12, einer dünnen Schicht Kissenoxid 14 und einer Photoresist- Schicht 16 (lichtunempfindliche Schicht). Die Photoresist- Schicht 16 ist gemustert und bildet eine Kontaktöffnung 20, durch welche ein Graben geformt wird.
In Fig. 2 sind die Kissenoxidschicht 14 und das Substrat 12 geätzt, so daß eine Vertiefung bzw. ein Graben 22 gebildet ist.
In Fig. 3 läßt man eine SiO2-Schicht 24 im Graben 22 wach­ sen. Ein zusätzliches Isolierimplantat 26 kann am Boden des Grabens 22 vorgesehen sein. Besteht beispielsweise das mas­ sive Substrat 12 aus p-Silicium und sollen darin n-Kanal- Elemente gebildet werden, so kann das Implantat 26 ein p+- Implantat sein, um eine weitere elektrische Isolierung zwischen den auf beiden Seiten des Grabens 22 zu bildenden Schaltungskomponenten zu bewirken. Das Implantat sollte man ausbilden, bevor die in Fig. 1 gezeigte Maskenschicht 16 entfernt wird.
In Fig. 4 wird auf dem Plättchen zum Ausfüllen des Grabens 22 eine Schicht 28 mit Grabenfüllmaterial abgelagert. Diese Schicht 28 kann Polysilicium oder Oxid oder eine andere Mas­ se sein, die den Graben 22 ausfüllt. Es muß nicht unbedingt eine Isoliermasse sein, da die Oxidschicht 26 eine elektri­ sche Isolierung über den Graben 22 hinweg liefert. Beim typischen konformen Aufbringen dieser Schicht entsteht die dargestellte V-förmige Vertiefung 30.
Gemäß Fig. 5 wird die Schicht 28 oberhalb des Grabens 22 weggeätzt. Wie Fig. 5 zeigt, bleibt jedoch unglücklicher­ weise die durch das konforme Ablagern der Schicht 28 ent­ standene V auch nach der Ätzung erhalten. Dies ist uner­ wünscht.
Ein gattungsgemäßes Bearbeitungsverfahren zum Herstellen eines Isoliergra­ bens in einem Substrat ist aus JP 3-165050 (A) zu entnehmen. Es handelt sich um folgende Schritte:
Eine erste Oxidschicht wird in bestimmter Dicke über einem Substrat aufgebracht;
eine Polysiliziumschicht mit einer zweiten Dicke wird über dem Substrat aufgebracht;
eine verlorene Schicht eines Ätzstoppmaterials wird in einer dritten Dicke über der Polysiliziumschicht aufgebracht, wobei die Ätzstopp­ schicht selektiv bezüglich des Polysiliziums ätzbar ist;
die verlorene Schicht, die Polysiliziumschicht und die erste Schicht werden in einem Muster in das Substrat hinein durchgeätzt, um den Isoliergraben zu formen;
eine Oxidschicht mit einer vierten Dicke wird über dem Substrat zum Ausfüllen des Isoliergrabens abgelagert, wobei das Ätzstoppmaterial bezüglich des Oxids selektiv ätzbar ist, das Grabenfülloxid wird zum Glätten geätzt, wobei die verlorene Schicht als Ätzstopp beim Glättungsätzen dient;
die verlorene Schicht wird vom Substrat selektiv bezüglich des Graben­ fülloxids und der Polysiliziumschicht durch Ätzen entfernt.
Vergleichbare-Halbleiter -Bearbeitungsverfahren zum Herstellen eines Iso­ liergrabens sind auch aus US-4 307 180; US-4 740 480; JP 61-220353(A); JP 63-257244(A) und Improved Planarization Scheme for Deep Trench Isolaton in US-Z: IBM Technical Disclosure Bulletin, Vol. 33, No. 6B, November 1990, p. 358-359 sowie Methods of Preventing Excessive Oxidation of Polysilicon Trench Fill in Semiconductor Device in US-Z: IBM Technical Disclosure Bulletin, Vol. 30, No. 10, March 1988, ps. 160-158 bekannt. Bei diesem Stand der Technik besteht die erste Schicht jeweils aus einer Oxidschicht. Dreifachschichten, bestehend aus einer ersten Schicht, Polysiliziumschicht und einer verlorenen Schicht aus einem Ätzstoppmaterial zur Grabenätzung in einem DRIAM-Prozess sind aus der US-5 047 815 und JP 4-72758 (A) bekannt.
Der Erfindung liegt die Aufgabe zugrunde, ein gegenüber dem Stand der Technik verbessertes Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat anzugeben.
Die genannte Aufgabe ist durch Halbleiter-Bearbeitungsverfahren, die eine spezielle Verbindung von Prozeßschritten zur Grabenätzung und zum Auffüllen des Grabens mit Isoliermaterial enthalten, jeweils mit den Merkmalen der Ansprüche 1, 2 oder 3 gelöst.
Diese Verfahren besitzen gegenüber dem Stand der Technik gewisse Vor­ teile. So erhält man u. a. eine planare Grabenfüllschicht, die genau mit der Siliziutnoberfläche/Grabenkante abschließt. Die Anwendung des Ätzstopp­ materials in Kombination mit der Grabenätzung macht es möglich, nach dem Glättungsätzverfahren, insbesondere chemisch-mechanischem Polieren, das Grabenfüllmaterial abzuätzen, ohne die Siliziumoberfläche zu beschädigen, in der dann die Transistoren ausgebildet werden sollen.
Ausführungsbeispiele der Erfindung sind nachstehend anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 bis 5 schematische Darstellungen eines bekannten Ver­ fahrens zum Herstellen von Gräben;
Fig. 6 bis 13 schematische Darstellungen der Verfahrensschritte zum Herstellen von Gräben gemäß der Erfindung;
Fig. 14 bis 19 eine schematische Darstellung der Verfahrens­ schritte zum Herstellen von Gräben in einer abge­ wandelten Ausführungsform der Erfindung.
Anhand der Fig. 6 bis 13 wird ein erstes Herstellverfahren beschrieben, bei dem von einem Halbleitersubstrat 30 ausge­ gangen wird, das teilweise aus einem massiven Substrat 32 besteht. Das Substrat 32 besteht in typischer Weise und vorzugsweise aus gering leitfähig dotiertem Silicium (nämlich mit einer Dotietkonzentration von 2 × 1015 Atoms/cm3). Eine erste Schicht 34 wird in einer ersten bestimmten Dicke über dem Massensubstrat 32 aufgebracht. Die Schicht 34 in dieser Ausführungsform besteht vorzugsweise aus einem Oxid wie SiO2, das thermisch gezüchtet oder abgelagert wird. Die erste Schichtdicke beträgt vorzugsweise etwa 10 bis 50 nm.
Eine zweite Schicht 36 wird über dem Substrat auf der Schicht 34 in einer zweiten bestimmten Dicke aufgebracht. Die zweite Schicht 36 ist in Bezug auf die erste Schicht 34 selektiv ätzbar. Beispielsweise und vorzugsweise wird Poly­ silicium verwendet und beträgt die zweite Schichtdicke vor­ zugsweise zwischen etwa 10 und 100 nm. Für die fol­ gende Beschreibung soll die Schicht 36 die Substratoberflä­ che 37 definieren.
Eine verlorene Schicht 38 eines bestimmten Ätzstoppmaterials wird in einer bestimmten dritten Dicke auf der Schicht 36 aufgebracht. Das Ätzstoppmaterial ist gegenüber dem zweiten Material selektiv ätzbar und besteht vorzugsweise aus einem Nitrid, wie Si3N4. Die Dicke der dritten Schicht beträgt vorzugsweise etwa 50 bis etwa 300 nm.
Gemäß Fig. 7 sind die verlorene Schicht 38, die zweite Schicht 36, die erste Schicht 34 und das Massensubstrat 32 in einem bestimmten Muster nacheinander geätzt, und definie­ ren einen Isoliergraben 40. Gegebenenfalls kann am Boden des Grabens 40 entsprechend dem Implantat 26 der Fig. 3 ein Iso­ lierimplantat vorgesehen werden.
Fig. 8 zeigt das Deponieren eines Grabenfüllmaterials 42 in einer vierten Dicke auf dem Substrat, das den Isoliergraben 40 ausfüllt. Das Grabenfüllmaterial ist in Bezug auf das zweite Material selektiv ätzbar, und das zweite Material ist in Bezug auf das Grabenfüllmaterial selektiv ätzbar. Außer­ dem ist das Ätzstoppmaterial in Bezug auf das Grabenfüll­ material selektiv ätzbar. In dem beschriebenen Ausführungs­ beispiel ist das bevorzugte Grabenfüllmaterial ein Oxid, wie SiO2. Dieses kann in bekannter Weise, beispielsweise in einem TEOS-Verfahren deponiert werden und kann mit Bor und/oder Phosphor in gewünschter Weise dotiert sein. Die vierte Dicke beträgt vorzugsweise zwischen etwa 200 bis etwa 300 nm, und ist von der Grabengröße abhängig. Je seichter der Graben beispielsweise ist, desto dünner ist auch die vierte Dicke.
Fig. 9 zeigt das Ätzen der Schicht 42 zum Einebnen oder Glätten, wobei die verlorene Schicht 38 als Ätzstopp bei diesem Glättungsätzen benutzt wird. Erfindungsgemäß wird zum Glättungsätzen bei weitem ein chemisch-mechanisches Polieren (CMP) vorgezogen. Ist die Schicht 42 ein Oxid und die Schicht 38 ein Nitrid, so enthält beispielsweise ein CMP Polierschlamm SiO2-Schleifpartikel in einem KOH Schlamm. Damit erhält man eine Ätzgeschwindigkeit von 0,3 µ/min und erhält die in Fig. 9 dargestellte Form.
In Fig. 10 ist die verlorene Schicht 38 selektiv in Bezug auf die zweite Schicht 36 und das Grabenfüllmaterial 42 weggeätzt, so daß eine Säule 44 aus Grabenfüllmaterial ste­ henbleibt, die nach oben über die zweite Schicht 36 vorragt. So wird also die verlorene Schicht 38 vom Substrat weggeätzt und die stehengebliebene Säule aus Grabenfüllmaterial über­ ragt die Substratsoberfläche 37.
Gemäß Fig. 11 ist die aufragende Säule 44 relativ zur zwei­ ten Schicht 36 selektiv geätzt, also auch gegenüber der Substratoberfläche 37, wobei das Material 42 im Graben 40 stehenbleibt. Wie dargestellt, erfolgt vorzugsweise das Wegätzen der Säule 44 nach unten bis zu einer gerade unter­ halb der zweiten Schicht 36 liegenden Höhe, liegt also höher als bzw. über der Oberseite des Siliciumsubstrats 32.
In Fig. 12 ist die zweite Schicht 36 vom Substrat selektiv in Bezug auf die erste Schicht 34 und das Grabenfüllmaterial weggeätzt. Ist die Schicht 36 ein Polysilicium, so kann man beispielsweise für die Ätzbedingungen eine nasse Polysili­ cium HF/HNO3/H2O Chemie verwenden, die eine ausgezeichnete Selektivität gegenüber Oxid liefert.
In Fig. 13 ist nun der fertige Isoliergraben 40 dargestellt, nachdem die Schicht 34 zusammen mit dem Grabenfüllmaterial 42 weggeätzt sind.
Ein alternatives erfindungsgemäßes Verfahren ist in den Fig. 14 und 15 dargestellt. Dabei werden gleiche Bezugszeichen für gleiche in den Fig. 6 bis 13 dargestellte Schichten ver­ wendet. Fig. 14 zeigt ein abgewandeltes Substrat 30a mit einem darin vorgesehenen Graben 40. Fig. 14 unterscheidet sich von der Ausführungsform in Fig. 7 darin, daß die Poly­ siliciumschicht 36 in Fig. 7 fehlt. Die anderen Schichten wurden bereits anhand der Ausführungsform der Fig. 6 bis 13 erläutert. Gegebenenfalls kann am Boden des Grabens 40 ana­ log dem Implantat 26 der Fig. 3 ein Isolierimplantat vorge­ sehen werden.
Gemäß Fig. 15 sind die Seitenwände und der Boden des Grabens 40 mit einer Grabenauskleidung 50 aus Isoliermaterial verse­ hen. Die Auskleidung 50 kann eingebracht oder durch Exponie­ ren des Substrats 30a für eine Oxidierung gezüchtet werden.
Gemäß Fig. 16 ist ein Grabenfüllmaterial 42a vorzugsweise Polysilicium in einer bestimmten vierten Dicke abgelagert. Da die Schicht 42a aus Polysilicium ist, und damit bei dem beschriebenen Beispiel die gleiche Prädominanz aufweist wie das Massensiliciumsubstrat 32, wurde die isolierende Graben­ auskleidung 50 vorgesehen, um den Kontakt des Massensub­ strats 32 (Silicium) mit dem Polysiliciummaterial 42a im Graben 40 zu vermeiden. Gemäß Fig. 17 wird jetzt die Schicht 42a geätzt und geglättet, vorzugsweise durch ein CMP Verfah­ ren, wobei die Schicht 38 als Ätzstopp beim Glättungsätzen dient.
Fig. 18 zeigt, daß die verlorene Schicht 38 vom Substrat selektiv gegenüber dem Grabenfüll-Polysilicium und der ersten Oxidschicht 34 weggeätzt ist, so daß eine überragende Säule 44 aus dem Material 42a stehenbleibt.
In Fig. 19 ist dargestellt, daß die vorstehende Säule 44 selektiv gegenüber der ersten Oxidschicht 34 geätzt wurde. In dieser abgeänderten Ausführungsform muß keine Zusatz­ schicht 36 verwendet werden, doch bedarf es einer Graben­ auskleidung 50. Anschließend kann gegebenenfalls die Schicht 34 und eine äquivalente Dicke des Materials 42a weggeätzt werden.

Claims (5)

1. Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat mit folgenden Schritten:
eine Polysilizium-Schicht (36) wird über einem Substrat (32) in bestimmter Dicke aufgebracht;
eine verlorene Schicht (38) eines bestimmten Ätzstoppmate­ rials wird in bestimmter Dicke über der Polysilizium- Schicht aufgebracht;
die verlorene Schicht (38) und die Polysilizium-Schicht (36) werden in einem Muster bis in das Substrat (32) hinein durchgeätzt, um den Isoliergraben (40) zu formen;
ein Grabenfüllmaterial (42) in bestimmter Dicke wird über dem Substrat (32) zum Ausfüllen des Isoliergrabens (40) ab­ gelagert;
das Grabenfüllmaterial (42) wird zum Glätten geätzt, wobei die verlorene Schicht (38) als Ätzstopp beim Glättungsätzen dient;
die verlorene Schicht (38) wird vom Substrat (32) durch Ät­ zen entfernt, wobei eine Säule (44) des Grabenfüllmaterials (42) stehenbleibt, die eine Substratoberfläche überragt und die überragende Säule (44) wird gegenüber der Substratober­ fläche selektiv geätzt.
2. Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat mit folgenden Schritten:
eine erste Schicht (34) eines ersten Materials wird über einem Substrat (32) in einer ersten Dicke aufgebracht;
eine zweite Schicht (36) aus Polysilizium wird auf dem Sub­ strat mit einer zweiten Dicke aufgebracht, wobei die zweite Schicht (36) bezüglich der ersten Schicht (34) selektiv ätzbar ist;
eine verlorene Schicht (38) eines bestimmten Ätzstoppmate­ rials mit einer dritten Dicke wird auf die zweite Schicht aufgebracht, wobei die verlorene Schicht (38) bezüglich der zweiten Schicht (36) selektiv ätzbar ist;
die verlorene Schicht (38), die zweite Schicht (36) und die erste Schicht (34) werden in einem Muster bis in das Sub­ strat hinein durchgeätzt, um den Isoliergraben zu formen;
eine Schicht eines Grabenfüllmaterials (42) mit einer vier­ ten Dicke wird auf dem Substrat und zum Ausfüllen des Iso­ liergrabens abgelagert, wobei das Grabenfüllmaterial bezüg­ lich der zweiten Schicht (36) selektiv ätzbar ist;
die zweite Schicht gegenüber dem Grabenfüllmaterial (42) und die verlorene Schicht (38) gegenüber dem Grabenfüllma­ terial (42) selektiv ätzbar ist;
das Grabenfüllmaterial (42) wird zum Glätten geätzt, wobei die verlorene Schicht (38) als Ätzstopp beim Glättungsätzen dient;
die verlorene Schicht (38) wird vom Substrat (32) selektiv bezüglich der zweiten Schicht (36) und des Grabenfüllmate­ rials (42) weggeätzt, wobei eine Säule (44) aus Grabenfüll­ material (42) stehenbleibt, die die zweite Schicht (36) überragt;
die überragende Säule (44) wird selektiv bezüglich der zweiten Schicht (36) geätzt und die zweite Schicht (36) wird selektiv bezüglich der ersten Schicht (34) und des Grabenfüllmaterials (42) geätzt.
3. Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat mit folgenden Schritten:
eine erste Schicht (34) wird in bestimmter Dicke über einem Substrat (32) aufgebracht;
eine zweite Schicht (36) mit einer zweiten Dicke wird über dem Substrat (32) aufgebracht;
eine verlorene Schicht (38) eines Ätzstoppmaterials wird in einer dritten Dicke über der zweiten Schicht aufgebracht, wobei die Ätzstoppschicht selektiv bezüglich der zweiten Schicht ätzbar ist;
die verlorene Schicht (38), die zweite Schicht (36) und die erste Schicht (34) werden in einem Muster in das Substrat (32) hinein durchgeätzt, um den Isoliergraben (40) zu for­ men;
eine Oxidschicht (42) mit einer vierten Dicke wird über dem Substrat (32) zum Ausfüllen des Isoliergrabens (40) abgela­ gert, wobei das Ätzstoppmaterial bezüglich des Oxids selek­ tiv ätzbar ist;
das Grabenfülloxid wird zum Glätten geätzt, wobei die ver­ lorene Schicht (38) als Ätzstopp beim Glättungsätzen dient;
die verlorene Schicht (38) wird vom Substrat (32) selektiv bezüglich des Grabenfülloxids (42) und der zweiten Schicht (36) durch Ätzen entfernt, wobei eine über der zweiten Schicht (36) überstehende Oxidsäule (44) stehenbleibt;
die überstehende Säule wird (44) bezüglich der zweiten Schicht (36) selektiv geätzt und
die zweite Schicht (36) wird vom Substrat (32) selektiv bezüglich des ersten Materials und des Grabenfülloxids (42) weggeätzt.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeich­ net, daß die überstehende Säule (44) bis unterhalb der zweiten Schicht (36) weggeätzt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die verlorene Schicht (38) aus einem Nitrid besteht.
DE4310954A 1992-04-16 1993-04-02 Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat Expired - Lifetime DE4310954C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/869,614 US5229316A (en) 1992-04-16 1992-04-16 Semiconductor processing method for forming substrate isolation trenches

Publications (2)

Publication Number Publication Date
DE4310954A1 DE4310954A1 (de) 1993-10-21
DE4310954C2 true DE4310954C2 (de) 1998-07-16

Family

ID=25353917

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4310954A Expired - Lifetime DE4310954C2 (de) 1992-04-16 1993-04-02 Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat

Country Status (3)

Country Link
US (1) US5229316A (de)
JP (1) JP2554831B2 (de)
DE (1) DE4310954C2 (de)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2946920B2 (ja) * 1992-03-09 1999-09-13 日本電気株式会社 半導体装置の製造方法
JP3311044B2 (ja) * 1992-10-27 2002-08-05 株式会社東芝 半導体装置の製造方法
US5292683A (en) * 1993-06-09 1994-03-08 Micron Semiconductor, Inc. Method of isolating semiconductor devices and arrays of memory integrated circuitry
JP2956455B2 (ja) * 1993-11-17 1999-10-04 日本電気株式会社 半導体記憶装置の製造方法
TW299458B (de) * 1994-11-10 1997-03-01 Intel Corp
US5521422A (en) * 1994-12-02 1996-05-28 International Business Machines Corporation Corner protected shallow trench isolation device
JP2715972B2 (ja) * 1995-03-04 1998-02-18 日本電気株式会社 半導体装置の製造方法
JP3438446B2 (ja) * 1995-05-15 2003-08-18 ソニー株式会社 半導体装置の製造方法
US6281562B1 (en) 1995-07-27 2001-08-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device which reduces the minimum distance requirements between active areas
JP2687948B2 (ja) * 1995-10-05 1997-12-08 日本電気株式会社 半導体装置の製造方法
US5682455A (en) * 1996-02-29 1997-10-28 Northern Telecom Limited Semiconductor optical waveguide
US5904539A (en) * 1996-03-21 1999-05-18 Advanced Micro Devices, Inc. Semiconductor trench isolation process resulting in a silicon mesa having enhanced mechanical and electrical properties
WO1997038442A1 (en) * 1996-04-10 1997-10-16 Advanced Micro Devices, Inc. Semiconductor trench isolation with improved planarization methodology
US5926713A (en) * 1996-04-17 1999-07-20 Advanced Micro Devices, Inc. Method for achieving global planarization by forming minimum mesas in large field areas
US5899727A (en) * 1996-05-02 1999-05-04 Advanced Micro Devices, Inc. Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization
US5683945A (en) * 1996-05-16 1997-11-04 Siemens Aktiengesellschaft Uniform trench fill recess by means of isotropic etching
US6225230B1 (en) 1996-05-28 2001-05-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
KR980006093A (ko) * 1996-06-29 1998-03-30 김주용 반도체 소자의 소자분리 방법
US5923991A (en) * 1996-11-05 1999-07-13 International Business Machines Corporation Methods to prevent divot formation in shallow trench isolation areas
US5994202A (en) * 1997-01-23 1999-11-30 International Business Machines Corporation Threshold voltage tailoring of the corner of a MOSFET device
KR100230817B1 (ko) * 1997-03-24 1999-11-15 김영환 반도체 소자의 셜로우 트렌치 아이솔레이션 방법
US6097076A (en) 1997-03-25 2000-08-01 Micron Technology, Inc. Self-aligned isolation trench
US6461916B1 (en) * 1997-03-28 2002-10-08 Hitachi, Ltd. Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making the device
JP3904676B2 (ja) * 1997-04-11 2007-04-11 株式会社ルネサステクノロジ トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造
US5886391A (en) * 1997-04-18 1999-03-23 Micron Technology, Inc. Antireflective structure
US6322600B1 (en) 1997-04-23 2001-11-27 Advanced Technology Materials, Inc. Planarization compositions and methods for removing interlayer dielectric films
JP3063686B2 (ja) 1997-06-13 2000-07-12 日本電気株式会社 半導体装置の製造方法
US5837612A (en) * 1997-08-01 1998-11-17 Motorola, Inc. Silicon chemical mechanical polish etch (CMP) stop for reduced trench fill erosion and method for formation
US5895253A (en) * 1997-08-22 1999-04-20 Micron Technology, Inc. Trench isolation for CMOS devices
FR2797603B1 (fr) * 1997-09-01 2004-01-16 United Microelectronics Corp Machine et procede de polissage chimio-mecanique et manchon de retenue utilise dans cette machine
US6309947B1 (en) * 1997-10-06 2001-10-30 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with improved isolation region to active region topography
US5963814A (en) * 1997-10-28 1999-10-05 Micron Technology, Inc. Method of forming recessed container cells by wet etching conductive layer and dissimilar layer formed over conductive layer
US6583457B1 (en) 1997-10-28 2003-06-24 Micron Technology, Inc. Recessed container cells and method of forming the same
US7235856B1 (en) * 1997-12-18 2007-06-26 Micron Technology, Inc. Trench isolation for semiconductor devices
US5930645A (en) * 1997-12-18 1999-07-27 Advanced Micro Devices, Inc. Shallow trench isolation formation with reduced polish stop thickness
US5933378A (en) 1998-02-26 1999-08-03 Micron Technology, Inc. Integrated circuit having forced substrate test mode with improved substrate isolation
US6316356B1 (en) 1998-03-10 2001-11-13 Micron Technology, Inc. Thermal processing of metal alloys for an improved CMP process in integrated circuit fabrication
US5980657A (en) 1998-03-10 1999-11-09 Micron Technology, Inc. Alloy for enhanced filling of high aspect ratio dual damascene structures
US6197656B1 (en) 1998-03-24 2001-03-06 International Business Machines Corporation Method of forming planar isolation and substrate contacts in SIMOX-SOI.
US6333274B2 (en) * 1998-03-31 2001-12-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a seamless shallow trench isolation step
US6033961A (en) * 1998-04-30 2000-03-07 Hewlett-Packard Company Isolation trench fabrication process
US6245691B1 (en) * 1998-05-29 2001-06-12 Taiwan Semiconductor Manufacturing Company Ozone-teos method for forming with attenuated surface sensitivity a silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
TW373297B (en) * 1998-07-14 1999-11-01 United Microelectronics Corp Shallow trench isolation zone producing method
US6037236A (en) * 1998-08-17 2000-03-14 Taiwan Semiconductor Manufacturing Company Regeneration of alignment marks after shallow trench isolation with chemical mechanical polishing
US6010948A (en) * 1999-02-05 2000-01-04 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process employing a BPSG trench fill
US6159821A (en) * 1999-02-12 2000-12-12 Vanguard International Semiconductor Corporation Methods for shallow trench isolation
US6232203B1 (en) 1999-07-23 2001-05-15 Taiwan Semiconductor Manufacturing Company Process for making improved shallow trench isolation by employing nitride spacers in the formation of the trenches
US6420240B1 (en) * 2000-06-01 2002-07-16 Advanced Micro Devices, Inc. Method for reducing the step height of shallow trench isolation structures
US6805614B2 (en) * 2000-11-30 2004-10-19 Texas Instruments Incorporated Multilayered CMP stop for flat planarization
US7060573B2 (en) * 2001-01-16 2006-06-13 Chartered Semiconductor Manufacturing Ltd. Extended poly buffer STI scheme
US6569747B1 (en) 2002-03-25 2003-05-27 Advanced Micro Devices, Inc. Methods for trench isolation with reduced step height
US6613646B1 (en) 2002-03-25 2003-09-02 Advanced Micro Devices, Inc. Methods for reduced trench isolation step height
US7087498B2 (en) * 2003-09-30 2006-08-08 Agere Systems Inc. Method for controlling trench depth in shallow trench isolation features
US7034352B2 (en) * 2004-02-11 2006-04-25 Infineon Technologies Ag DRAM with very shallow trench isolation
US7271464B2 (en) * 2004-08-24 2007-09-18 Micron Technology, Inc. Liner for shallow trench isolation
US7446046B2 (en) * 2005-01-06 2008-11-04 Intel Corporation Selective polish for fabricating electronic devices
US20060166458A1 (en) * 2005-01-26 2006-07-27 Yi-Lung Cheng Method for forming shallow trench isolation structures
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
GB2567421B (en) 2017-10-03 2022-09-28 Flexenable Ltd Photo-active devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307180A (en) * 1980-08-22 1981-12-22 International Business Machines Corp. Process of forming recessed dielectric regions in a monocrystalline silicon substrate
JPS61220353A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 半導体装置の製造方法
US4740480A (en) * 1984-06-25 1988-04-26 Nec Corporation Method for forming a semiconductor device with trench isolation structure
JPS63257244A (ja) * 1987-04-14 1988-10-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH03165050A (ja) * 1989-11-22 1991-07-17 Mitsubishi Electric Corp 半導体装置の製造方法
US5047815A (en) * 1988-08-18 1991-09-10 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having a trench-stacked capacitor
JPH0472758A (ja) * 1990-07-13 1992-03-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57102045A (en) * 1980-12-18 1982-06-24 Fujitsu Ltd Manufacture of semiconductor device
JPH0620098B2 (ja) * 1983-01-27 1994-03-16 日本電気株式会社 半導体装置の素子分離方法
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
JPS61166041A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 絶縁分離方法
US4631803A (en) * 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
US4965217A (en) * 1989-04-13 1990-10-23 International Business Machines Corporation Method of making a lateral transistor
EP0424608B1 (de) * 1989-10-25 1993-12-01 International Business Machines Corporation Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen
JP3134324B2 (ja) * 1991-02-13 2001-02-13 ソニー株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307180A (en) * 1980-08-22 1981-12-22 International Business Machines Corp. Process of forming recessed dielectric regions in a monocrystalline silicon substrate
US4740480A (en) * 1984-06-25 1988-04-26 Nec Corporation Method for forming a semiconductor device with trench isolation structure
JPS61220353A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 半導体装置の製造方法
JPS63257244A (ja) * 1987-04-14 1988-10-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5047815A (en) * 1988-08-18 1991-09-10 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having a trench-stacked capacitor
JPH03165050A (ja) * 1989-11-22 1991-07-17 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0472758A (ja) * 1990-07-13 1992-03-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Improved Planarization Scheme for Deep Trench Isolation in US-Z.: IBM Technical Disclosure Bulletin, Vol. 33, No. 6B, November 1990, S. 358-359 *
Methods of Preventing Excessive Oxidation of Polysilicon Trench Fill in Semiconductor Devices in US-Z.: IBM Technical Disclosure Bulletin, Vol. 30, No. 10, March 1988, S. 156-158 *

Also Published As

Publication number Publication date
US5229316A (en) 1993-07-20
JP2554831B2 (ja) 1996-11-20
DE4310954A1 (de) 1993-10-21
JPH0645432A (ja) 1994-02-18

Similar Documents

Publication Publication Date Title
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE68927353T2 (de) Verfahren zur Herstellung einer Planarisolierung
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE69031849T2 (de) Verfahren zum Ebnen von Topologien für integrierte Schaltungen
DE69824481T2 (de) Verfahren zur Herstellung von FET-Bauelementen mit flacher,maskenloser Grabenisolation
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE19748501C2 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur, eine Grabenelementtrennstruktur und deren Verwendung in einer DRAM-Speicherzellenstruktur
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
EP0631305A1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien
DE10234601A1 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE69318880T2 (de) Planarisierungsverfahren von einer integrierten Schaltung
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE19654301B4 (de) Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator
DE69025888T2 (de) Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut
DE19653632A1 (de) Substrat mit Silizium auf einem Isolator und Verfahren zur Herstellung desselben
EP1019958A1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/762

D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: HEYER, V., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 806

R071 Expiry of right
R071 Expiry of right