DE69031849T2 - Verfahren zum Ebnen von Topologien für integrierte Schaltungen - Google Patents

Verfahren zum Ebnen von Topologien für integrierte Schaltungen

Info

Publication number
DE69031849T2
DE69031849T2 DE69031849T DE69031849T DE69031849T2 DE 69031849 T2 DE69031849 T2 DE 69031849T2 DE 69031849 T DE69031849 T DE 69031849T DE 69031849 T DE69031849 T DE 69031849T DE 69031849 T2 DE69031849 T2 DE 69031849T2
Authority
DE
Germany
Prior art keywords
oxide layer
regions
layer
circuit structure
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69031849T
Other languages
English (en)
Other versions
DE69031849D1 (de
Inventor
Steven C Avanzino
Subhash Gupta
Jacob D Haskell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of DE69031849D1 publication Critical patent/DE69031849D1/de
Publication of DE69031849T2 publication Critical patent/DE69031849T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/403—Chemomechanical polishing [CMP] of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
    • H10P95/064—Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching
    • H10P95/066—Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Amplifiers (AREA)
  • Formation Of Insulating Films (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

  • Die Erfindung betrifft das Planarisieren von IC-Schaltungs- Strukturen. Insbesondere betrifft die Erfindung ein verbessertes Verfahren zum Herstellen hochplanarisierter Oxid-Bereiche auf IC-Schaltungs-Strukturen.
  • Bei der herkömmlichen Ausbildung von IC-Schaltungs-Strukturen läßt man beispielsweise Feldoxid auf der Oberfläche des Siliciumsubstrats und in diese hinein wachsen, um eine Oxidisolierung zwischen benachbarten aktiven Einrichtungen zu schaffen, in dem die aktiven Einrichtungs-Bereiche des Substrats maskiert werden und anschließend die verbleibenden Bereiche des Substrats oxidiert werden.
  • Bei der Ausbildung derartiger Oxid-Bereiche durch Oxidierung des Siliciumsubstrats, d.h. durch Oxid-Züchten statt durch Auftragen, wächst das Oxid einerseits abwärts in das Substrat hinein und erstreckt sich andererseits aufwärts von der Oberfläche. Beispielsweise verläuft beim Züchten einer Oxidschicht mit einer Dicke von ungefähr einem Mikron das Oxid-Wachstum abwärts um die halbe Distanz abwärts in das Substrat, d.h. es erstreckt sich um ungefähr 0,5 Mikron unter die ursprüngliche Siliciumsubstrat-Oberfläche und erstreckt sich zudem um ungefähr 0,5 Mikron über die ursprüngliche Siliciumsubstrat-Oberfläche, und zwar aufgrund der Tatsache, daß eine gegebene Anzahl von Siliciumatomen in kristallinem Silidum weniger Volumen beansprucht als das Oxid der gleichen Anzahl von Siliciumatomen.
  • Während dieses Phänomen eine gewisse veränderung der vertikalen Topographie der IC-Schaltungs-Struktur verursacht, besteht das größere Problem darin, daß diese Expansion des Oxid-Volumens lateral sowie vertikal auftritt. Somit erstreckt sich bei der in Fig. 1 gezeigten herkömmlichen Struktur das in den unmaskierten Bereichen des Substrats gezüchtete Feldoxid auch teilweise in die maskierten Bereiche des Substrats, wobei die Erstreckung des Oxids sowohl nach oben hin als auch nach unten hin schmaler wird, je weiter sich das Oxid seitlich ausbreitet, und folglich entsteht das, was in der Industrie als "Vogelschnabel" bezeichnet wird.
  • Der "Vogelschnabel"-Bereich verengt dann den aktiven Bereich des Substrats zwischen den Feldoxid-Bereichen, in denen aktive Einrichtungen ausgebildet werden, gemäß Fig. 1 bis auf eine Breite x, wobei die Breite der Maske minus x den Bereich der lateralen Ausdehnung des gezüchteten Oxids repräsentiert. Um dies zu verhindern, müssen die Abmessungen der Maske derart geändert werden, daß diese Ausdehnung aufgenommen wird, d.h. die Öffnungen für das Feldoxid müssen enger gemacht werden.
  • Dies wird seinerseits zum Problem, da die Dichte von IC-Schaltungs-Strukturen bei VLSI zunimmt. Wenn z.B. die Leitungen und Zwischenräume Bemessungen von weniger als einem Mikron haben, treten Lithographie-Probleme auf. Zudem kann noch eine weitere Ausdehnung erfolgen, falls das Feld-Implantat, d.h. die Dotierung unterhalb des Feldoxids, lateral mit dem Feldoxid wandert, während es wächst, so daß der Bereich der aktiven Einrichtung noch weiter reduziert wird.
  • Die Probleme, die beim "Züchten" von Feldoxid-Bereichen in einer IC-Schaltungs-Strukturen auftreten, sind erkannt worden, und es sind Versuche zur Beseitigung dieser Probleme unternommen worden. Beispielsweise erörtern Chen et al. in dem Artikel "A FULLY RECESSED FIELD ISOLATION TECHNOLOGY USING PHOTO-CVD-OXIDE", veröffentlicht in IDEM 82 auf S. 233-236 die Verwendung einer Photoresist-Schicht zum Ätzen einer Nut, die anschließend mit einem Photox-CVD-Oxid (Photox) gefüllt wird, bevor die Photoresist-Maske entfernt wird. Anschließend wird überschüssiges "Photox" mit dem Photoresist durch Abheben entfernt.
  • Shibata et al. erörtern in dem Artikel "A SIMPLIFIED BOX (BURIED OXIDE) ISOLATION TECHNOLOLGY FOR MEGABIT DYNAMIC MEMORIES", veröffentlicht in IDEM 83 auf S. 27-30 die Ausbildung eines Isolationsoxids durch Wiederauffüllen anisotrop geätzter Vertiefungen in Siliciumsubstraten mit aufgetragenem Oxid. Bei dem ursprünglichen BOX-Prozeß wurden zwei Schritte verwendet, ein Plasma-SiO&sub2;-Abheben in dem ersten Schritt und ein Wiederauftragen von CVD-SiO&sub2;, gefolgt von einem Planarisierungs- Rückätzen, in dem zweiten Schritt. Die Autoren stellten fest, daß dieser Vorgang bei Vertiefungen mit geringer Breite zufriedenstellend funktioniert, jedoch versagt, wenn Feldoxid in weit offenen Bereichen belassen werden soll. Die Autoren schlagen die Verwendung von zwei Resist-Schichten vor, wobei das erste Resist eine Maske auf dem Oxid in den weit offenen Bereichen erzeugt und die zweite Resist-Schicht offenbar als eine Planarisierungsschicht wirkt.
  • EP-A-0 341 898 beschreibt und beansprucht eine eher zufriedenstellende Art der Ausbildung hochplanarisierter Feldoxid- Bereiche zwischen aktiven Bereichen in dem Substrat unter Vermeidung der Entstehung der bei herkömmlicher Feldoxidzüchtung auftretenden "Vogelschnabel"-Ausbreitung.
  • Bei dem in dieser Anmeldung beschriebenen und beanspruchten Verfahren wird eine mechanisch polierbare Planarisierungsschicht - z.B. eine Polysiliciumschicht - verwendet, die auf eine Oxidschicht aufgebracht wird und anschließend bis zu dem höchsten Niveau des Oxids herunterpoliert wird. Das exponierte Oxid wird dann auf eine vorbestimmte Ebene über der darunterliegenden IC-Schaltungs-Struktur heruntergeätzt, woraufhin das verbleibende Polysilicium durch einen weiteren Polierschritt entfernt wird. Das Oxid kann anschließend auf das Niveau der höchsten Abschnitte der unterliegenden IC-Schaltungs-Struktur heruntergeätzt werden.
  • Das Ergebnis ist ein Trennung vom hochplanarisierten Feldoxid- Typ zwischen den aktiven Bereichen, etwa den aktiven Bereichen, die in dem Substrat oder zwischen abgestuften Bereichen in einer IC-Schaltungs-Struktur ausgebildet werden, z.B. denjenigen, die entstehen, wenn konduktive Leitungen auf dem Substrat erzeugt werden, so daß aufgrund der Topologie der resultierenden Struktur die Bildung derartiger Stufen oder anderer nichtplanaren Strukturen minimiert wird, d.h. eine hochplanarisierte IC-Schaltungs-Struktur erzeugt wird.
  • Obwohl sich dieses Verfahren in den meisten Fällen als geeignet zur Erzeugung hochplanarisierter Strukturen erwiesen hat, kann die Verwendung eines Polierschrittes zum Planarisieren der Polysiliciumschicht zu Problemen führen, wenn die darunterliegenden Oxid-Bereiche sehr breit sind, d.h. eine Breite von über 200 Mikron aufweisen, da die Poliervorrichtungen üblicherweise nicht flach genug sind, um zu verhindern, daß ein Teil des Oxids unter dem Polysilicium in solchen breiten Bereichen exponiert wird.
  • DE 3625742 beschreibt (Fign. 3a-3g) ein Verfahren zur Herstellung einer integrierten CMOS-Schaltung mit den Schritten des Auftragens einer konformen Oxidschicht auf eine IC-Struktur; Auftragen einer gemusterten Masken-Schicht auf die Oxidschicht, wobei Öffnungen über den erhabenen Bereichen der Oxidschicht angeordnet werden; Auftragen einer Planarisierungsschicht und anschließendes Ätzen der gesamten Struktur hinunter bis auf die unteren Bereiche der Oxidschicht, um die Struktur zu planarisieren. Die Schrift beschreibt ferner ein ähnliches Verfahren (Fign 4a und 4b), bei dem die mindestens zwei Schritte durch die folgenden Schritte ersetzt werden: selektives Ätzen der erhabenen Bereiche der Oxidschicht durch die Masken-Öffnungen hindurch; Entfernen der Maske unter Belassung einer Oxidschicht mit erhabenen Oxid-Bereichen; Entfernen der erhabenen Bereiche durch Aufbringen einer Planansierungsschicht, und Herunterätzen der gesamten Struktur bis auf die niedrigen Bereiche der Oxidschicht.
  • IBM Technical Disclosure Bulletin Vol 27, Nr. 8, Januar 1985, S. 4700 bis 4701 und JP 59-136943 beschreibt das zur Erzeugung einer planarisierten Isolierschicht vorgenommene Polieren einer Isolierschicht, die auf Halbleitersubstrate und auf in diesen Substraten ausgebildete Gräben aufgetragen ist.
  • EP 300569 beschreibt ein Verfahren zum Herstellen einer planarisierten isolierten Halbleiterschaltung unter Verwendung von Lithographie.
    • Überblick über die Erfindung
  • Die vorliegende Erfindung gibt ein Verfahren zum Erzeugen einer IC-Schaltung mit einer planarisierten Oxid-Oberfläche an, das die in Anspruch 1 angegebenen Schritte aufweist.
  • Dieses Verfahren schafft ein hochplanarisiertes Feldoxid für eine IC-Schaltungs-Struktur, das in niedrige Öffnungen, welche in dem unterliegenden Siliciumsubstrat zwischen aktiven Bereichen in dem Substrat vorgesehen sind, eingebracht wird, indem zuerst die niedrigen Öffnungen in dem Substrat ausgebildet werden, eine Oxidschicht aufgetragen wird, die dicker ist als die Tiefe der niedrigen Öffnungen, um eine konforme Oxidschicht auf der Struktur zu bilden, über der aufgetragenen Oxidschicht eine Maskenschicht mit Öffnungen ausgebildet wird, welche den erhabenen Bereichen der unterliegenden konformen Oxidschicht entsprechen, das exponierte Oxid durch die Maskenschicht hindurch bis auf ein Niveau heruntergeätzt wird, das im wesentlichen gleich der Höhe des untersten Bereiches der nichtexponierten Fläche der Oxidschicht ist, die Maskenschicht entfernt wird, um die verbleibenden Bereiche der Oxidschicht zu exponieren, die Oxidschicht mechanisch poliert wird, um sämtliche verbleibenden erhabenen Bereiche der Oxidschicht zu entfernen, und anschließend wahlweise die verbleibende Oxidschicht bis auf das Niveau der oberen Fläche der aktiven Bereiche des Substrats heruntergeätzt wird, so daß eine hochplanarisierte Struktur gebildet wird, die in dem Substrat Oxid-Bereiche aufweist, die mit dem Substrat-Niveau in dem aktiven Bereich des Substrats plan sind.
  • Das Verfahren schafft eine hochplanarisierte IC-Schaltungs- Struktur mit einem erhabenen oder abgestuften Muster, das mit Oxid-Bereichen durchsetzt ist, die ausgebildet werden, indem eine Oxidschicht auf eine IC-Schaltungs-Struktur, die ein derartiges erhabenes Muster aufweist, aufgetragen wird, die Oxidschicht mit einer Dicke aufgetragen wird, die größer ist als die Dicke des erhabenen Musters, um eine konforme Oxidschicht auf der Struktur auszubilden, über der aufgetragenen Oxidschicht eine Maskenschicht mit Öffnungen ausgebildet wird, welche dem erhabenen oder abgestuften Muster unterhalb der konformen Oxidschicht entsprechen, das exponierte Oxid bis auf ein Niveau heruntergeätzt wird, das im wesentlichen gleich der Höhe des untersten Bereiches der nichtexponierten Fläche der Oxidschicht ist, die Maskenschicht entfernt wird, um die ungeätzten Bereiche der Oxidschicht zu exponieren, und anschließend die Oxidschicht mechanisch poliert wird, um sämtliche verbleibenden erhabenen Bereiche der Oxidschicht zu entfernen. Wahlweise kann anschließend die verbleibende Oxidschicht bis auf das Niveau der oberen Fläche des erhabenen Musters heruntergeätzt werden, so daß eine hochplanarisierte Struktur gebildet wird, die in den Zwischenräumen zwischen dem exponierten erhabenen Muster Oxid aufweist.
  • Weitere Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung und den zugehörigen Zeichnungen ersichtlich.
    • Kurzbeschreibung der Zeichnungen
  • Fig. 1 zeigt eine vertikale quergeschnittene Teilansicht einer herkömmlichen Struktur und veranschaulicht die Entstehung eines "Vogelschnabels" aufgrund der Tatsache, daß in einem Sliciumsubstrat Feldoxid-Bereiche wachsen, die sich in den Bereich der aktiven Einrichtung in dem Substrat ausdehnen.
  • Fig. 2 zeigt eine vertikale quergeschnittene Teilansicht einer frühen Stufe der ersten Ausführungsform der Erfindung, bei der ein Siliciumsubstrat maskiert worden ist, um aktive Bereiche des Substrats zu bedecken, und durch die Masken-Öffnungen hindurch Öffnungen in das Siliciumsubstrat geätzt worden sind.
  • Fig. 2A zeigt eine vertikale quergeschnittene Teilansicht einer alternativen Stufe in dem Verfahren zum Erzeugen der Struktur gemäß Fig. 2, wobei ein wahlweises Feld- Implantat vor dem Ausbilden der Öffnungen für das Feldoxid gezeigt ist.
  • Fig. 2B zeigt eine vertikale quergeschnittene Teilansicht einer alternativen Ausführungsform der Struktur gemäß Fig. 2, wobei eine sich verjüngende Seitenwand-Öffnung dargestellt ist, die die gezeigte Verwendung eines Feld-Implantats nach dem Ausbilden der Öffnungen für das Feldoxid erleichtert.
  • Fig. 2C zeigt eine vertikale quergeschnittene Teilansicht einer anderen Ausführungsform, bei der das Dotieren der vertikalen Seitenwände der n-Kanal-Bereiche zur Ausbildung der Kanal-Barrieren durchgeführt wird, indem zunächst ein dünner Film aus dotiertem Glas konform aufgetragen wird und anschließend Dotierungsmittel in die vertikalen Seitenwände diffundiert wird.
  • Fig. 3 zeigt eine vertikale quergeschnittene Teilansicht der Struktur gemäß Fig. 2 in einer späteren Stufe des Verfahrens, wobei mindestens die obere Schicht der Maske entfernt ist und eine konforme Oxidschicht auf das Substrat und die weggeätzten Öffnungen in dem Substrat aufgetragen ist.
  • Fig. 4 zeigt eine vergrößerte vertikale quergeschnittene Teilansicht eines Bereiches der Struktur gemäß Fig. 3 und veranschaulicht die Differenz zwischen der Tiefe X&sub1; des geätzten Bereiches und der minimalen Dicke X&sub2; der auf die Struktur aufgetragenen konformen Oxidschicht, wobei X&sub3; ein Zwischen-Niveau zwischen X&sub1; und X&sub2; repräsentiert.
  • Fig. 5 zeigt eine vertikale quergeschnittene Teilansicht eines Bereiches der Struktur gemäß Fig. 3 nach Ausbildung einer Maskenschicht auf der konformen Oxidschicht.
  • Fig. 6 zeigt eine vertikale quergeschnittene Teilansicht der Struktur gemäß Fig. 5 nach dem durch die Maskenschicht hindurch erfolgenden Herunterätzen der exponierten Bereiche der konformen Oxidschicht bis auf ein Niveau, das im wesentlichen auf gleicher Höhe liegt wie das Niveau der unexponierten Bereiche der konformen Oxidschicht (Niveau X&sub2; in Fig. 4).
  • Fig. 7 zeigt eine vertikale quergeschnittene Teilansicht der Struktur gemäß Fig. 6 nach dem Entfernen der Maskenschicht.
  • Fig. 8 zeigt eine vertikale quergeschnittene Teilansicht der Struktur gemäß Fig. 7 nach einem Schritt des chemischen/mechanischen Polierens zwecks Entfernen sämtlicher verbleibender erhabener Bereiche der konformen Oxidschicht, wobei eine hochplanarisierte Struktur belassen wird.
  • Fig. 9 zeigt eine vertikale quergeschnittene Teilansicht der planarisierten Struktur gemäß Fig. 8 nach dem Durchführen eines wahlweisen abschließenden Ätz-Schrittes bei dieser Ausführungsform, wobei weiteres konformes Oxid durch ein zweites Ätzen entfernt wird, bis die oberen Flächen der aktiven Bereiche der IC-Schaltungs- Struktur exponiert sind.
  • Fig. 10 zeigt eine vertikale quergeschnittene Teilansicht einer weiteren Ausführungsform der Erfindung, bei der ein erhabenes Muster auf einer IC-Schaltungs-Struktur ausgebildet ist.
  • Fig. 11 zeigt eine vertikale quergeschnittene Teilansicht der Struktur gemäß Fig. 10, wobei eine konforme Oxidschicht auf das erhabene Muster aufgetragen ist.
  • Fig. 12 zeigt eine vertikale quergeschnittene Teilansicht zur Veranschaulichung eines weiteren Schrittes dieser Ausführungsform, wobei eine Masken-Schicht auf der konformen Oxidschicht gemäß Fig. 11 ausgebildet ist.
  • Fig. 13 zeigt eine vertikale quergeschnittene Teilansicht zur Veranschaulichung des durch die Maske hindurch erfolgenden Herunterätzens der exponierten Bereiche der konformen Oxidschicht bis auf das Niveau der nichtexponierten Bereiche der konformen Oxidschicht.
  • Fig. 14 zeigt eine vertikale quergeschnittene Teilansicht der Struktur gemäß Fig. 13 nach dem Entfernen der Maskenschicht.
  • Fig. 15 zeigt eine vertikale quergeschnittene Teilansicht der Struktur gemäß Fig. 14 nach einem Schritt des chemischen/mechanischen Polierens zwecks Entfernen sämtlicher verbleibender erhabener Bereiche der konformen Oxidschicht, wobei eine hochplanarisierte Struktur belassen wird.
  • Fig. 16 zeigt eine vertikale quergeschnittene Teilansicht eines weiteren, jedoch fakultativen, Ätz-Schrittes, der an der planarisierten Struktur gemäß Fig. 15 vorgenommen wird, um hinreichend zusätzliches konformes Oxid zu entfernen, daß das darunterliegende erhabene Muster exponiert wird.
    • Detaillierte Beschreibung der Erfindung
  • Die Erfindung gibt ein verbessertes Verfahren zum Erzeugen hochplanarisierter Topologien in IC-Schaltungs-Strukturen an, bei dem Oxid zwischen den in oder an einer IC-Schaltungs- Struktur ausgebildeten leitenden oder aktiven Bereichen verwendet wird. Die erläuterten Ausführungsformen veranschaulichen das gemäß der Erfindung vorgesehene Verfahren anhand illustrativer, jedoch nicht einschränkender Beispiele, und zwar bei Verwendung zur Ausbildung einer hochplanarisierten IC-Schaltungs-Struktur, bei der Feldoxid zwischen aktive Bereiche in einem Siliciumsubstrat aufgetragen ist; oder zur Ausbildung einer hochplanarisierten Struktur mit einem erhabenen Muster, beispielsweise - ohne jedoch darauf beschränkt zu sein - in Form von Metall-Leitungen, die auf einer IC- Schaltungs-Struktur ausgebildet werden, die zuvor in und auf einem Substrat erzeugt worden ist, wobei Oxid auf und/oder zwischen dem erhabenen Muster angeordnet wird.
  • Fig. 2 zeigt ein Siliciumsubstrat 2, auf dem eine Photoresist- Maske 10 über den in dem Substrat auszubildenden aktiven Bereichen angeordnet ist, wobei die Maske 10 mit Öffnungen 14 versehen ist, die den gewünschten Feldoxid-Bereichen, welche in dem Siliciumsubstrat 2 ausgebildet werden sollen, konform sind. Gemäß Fig. 2 sind bereits Öffnungen oder Spalte 8a, 8b und 8c durch Masken-Öffnungen 14 hindurch bis zu einer Tiefe z.B. von ungefähr 0,45 bis ungefähr 0,55 Mikron in das Siliciumsubstrat 2 geätzt worden.
  • Vor dem Ausbilden der Maske 10 auf dem Substrat 2 kann gemäß Fig. 2 auf der Oberfläche des Substrats 2 eine Oxidschicht 4 bis zu einer Dicke von z.B. 3-5 10&supmin;&sup8; m (300-500 Angstrom) gezüchtet werden, gefolgt von dem Auftragen von ungefähr 1-2 10&supmin;&sup7; m (ungefähr 1000-1500 Angstrom), vorzugsweise ungefähr 1,3-1,5 10&supmin;&sup7; m (ungefähr 1300-1500 Angstrom) von Siliciumnitrid 6, das einen fakultativen Ätz-Block für einen anschließenden Ätz- Schritt bilden kann, wie im folgenden noch beschrieben wird.Da die Oxidschicht 4 nur als eine unterliegende Schicht für die fakultative Nitrid-Ätz-Block-Schicht verwendet wird, kann durch das Entfallen der Nitridschicht 6 auch die Oxidschicht 4 entfallen, falls dies gewünscht ist. Alternativ kann, falls gewünscht, die Oxidschicht 4 unterhalb der Resist-Maske 10 selbst dann verwendet werden, wenn die Nitridschicht 6 weggelassen wird.
  • Bei einer Ausführungsform werden gemäß Fig. 2 in das Siliciumsubstrat 2 Öffnungen 8a-8c durch eine anisotrope Ätzung geätzt, etwa durch ein Verfahren mit reaktiver Ionen-Ätzung (RIE), um im wesentlichen rechteckige Seitenwände zu bilden, d.h. Seitenwände, die sowohl normal zu der Ebene der Substrat-Oberfläche vor dem Ätzen als auch normal zu dem Grund der Öffnungen 8a-8c verlaufen.
  • Bei einer Variation dieser Ausführungsform kann - wenn gewünscht ist, eine Feld-Implantierung unterhalb des Feldoxid- Bereiches durchzuführen, der in den in das Substrat 2 geätzten Öffnungen 8a, 8b und/oder 8c erzeugt werden soll, z.B. wenn eine n-Kanal-Einrichtung gebildet wird, wo eine unerwünschte Inversion des Substrats auftreten kann - das Substrat vor dem Ausbilden des Feldoxids implantiert werden, wie in Fign. 2A und 2B gezeigt ist.
  • Gemäß Fig. 2A kann eine erste Implantierung und Diffusionsdotierung des Substrats 2 vor jedem Ätz-Schritt durch die Öffnungen 14 in der Maske 10 hindurch ausgeführt werden. Indem dieser Dotierungsschritt vor dem Ätz-Schritt durchgeführt wird, wird - wie bei 20 gezeigt - ein Teil des Dotierungsmittels seitlich zerstreut und in den Rand des Bereiches der benachbarten aktiven Einrichtung diffundiert, wobei es sich um einen kritischen Bereich handelt, in dem eine Spannungsinversion vermieden werden sollte. Dieser Dotierungsschritt kann z.B. durch Implantieren von Bor ausgeführt werden, gefolgt von einer Diffundierung zwischen 800 und 900ºC für mindestens 15 Minuten, derart, daß sich eine abschließende Bor-Konzentration ergibt, die hoch genug zum Verhindern einer Feld-Inversion ist, und zwar typischerweise 10¹&sup6; cm³.
  • Alternativ kann gemäß Fig. 2B nach dem Ätzen der Öffnung 8' (das bis zu der gleichen Tiefe wie bei den Öffnungen 8a-8c ausgeführt werden kann), ein zweiter Dotierungsschritt durchgeführt werden, um die neu exponierten Substrat-Oberflächen zu exponieren, über oder gegen die dann das Feldoxid aufgetragen wird. Gemäß Fig. 2B wird vorteilhafterweise die Seitenwand 9 der Substrat-Öffnung 8' mit einer Schrägung ausgebildet, indem die anisotrope Ätzung leicht derart ausgerichtet wird, daß Seitenwände mit einer inneren Schrägung von ungefähr 3-5 Grad gebildet werden, um die anschließende Dotierung der Seitenwände 9 der Öffnung 8' zu erleichtern. Die durch die Öffnung 8' exponierten Boden- und Seitenwände des Substrats 2 können anschließend mit Bor auf eine Konzentration dotiert werden, die ausreichend zur Verhinderung einer Feld-Inversion ist, und zwar typischerweise 10¹&sup6; cm&supmin;³.
  • Bei einer wiederum weiteren Ausführungsform können gemäß Fig. 2C die Seitenwände und Bodenwände der Öffnung 8", die beliebige oder sämtliche der Öffnungen 8a-8c repräsentieren kann, anschließend an die Ausbildung der Öffnung und dabei sogar im Falle einer vertikalen Seitenwand dotiert werden, indem eine dünne Schicht aus dotiertem Glas 12, z.B. Borsilikat-Glas, in die Öffnung hinein aufgetragen wird und anschließend ein Diffundieren des in dem Glas angeordneten Dotierungsmittels in die Seitenwände und den Boden der Öffnung ermöglicht wird. Anschließend wird das dotierte Glas aus der Öffnung 8" entfernt, bevor eine weitere Verarbeitung zum Planarisieren der Struktur erfolgt. Es ist anzumerken, daß, da die Kanal-Blöcke nur angrenzend an den n-Kanal in dem Substrat ausgebildet werden sollen, andere Bereiche des Substrats, einschließlich der p-Kanal-Bereiche, bei diesem Auftragen des dotierten Glases und den anschließenden Entfernungs-Schritten durch thermisch gezüchtetes Siliciumdioxid maskiert werden. Es kann jedoch auch mittels eines ähnlichen Verfahrens ein Phosphor- Glas verwendet werden, um den p-Kanal zu blockieren.
  • Nach dem Ausbilden der Öffnungen 8a-8c (oder (8' oder 8") wird die Photoresist-Masken-Schicht 10 entfernt, und gemäß Fig. 3 wird auf die gesamte Struktur eine konforme Oxidschicht 30 bis zu einer Dicke aufgetragen, die derart ausreichend über der Tiefe der Öffnungen 8a-8c liegt, daß das Niveau des Oxids an dem untersten Punkt in der weitesten Öffnung 8b über dem höchsten Punkt in den angrenzenden aktiven Bereichen des Substrats liegt, einschließlich jeglicher Ätz-Barriere-Schichten, wie des Oxids 4 oder des Nitrids 6, die noch wahlweise darauf vorhanden sein können, wie Fig. 2 zeigt.
  • Es ist ersichtlich, daß die Höhe der Oxidschicht 30 über der weiten Öffnung 8b nicht so hoch ist wie über der schmaler geätzten Öffnungen 8a und 8c. Wie bereits im Zusammenhang mit dem Stand der Technik erläutert, tendiert, wenn weite Öffnungen geätzt und dann zur Bildung eines Feldoxid-Bereiches mit Oxid gefüllt werden, die Oxidschicht 30 dazu, sich der darunterliegenden Topographie konform anzupassen. Da die sich schließlich ergebende Struktur gemäß der Erfindung hochplanarisiert ist, ist es für die praktische Anwendung der Erfindung wichtig, daß die Dicke der Oxidschicht 30 über der weiten Öffnung 8b größer ist als die Tiefe der Öffnung 8b der ungeätzten Oberfläche des Substrats. Dies ist in Fig. 4 anhand des vergrößerten Bereiches von Fig. 3 gezeigt, wobei die Tiefe der geätzten öffnung 8b der Oberfläche durch X&sub1; repräsentiert ist und die Dicke der Oxidschicht 30 über der Öffnung 8b durch X&sub2; repräsentiert ist.
  • Gemäß der Erfindung muß die Dicke der Oxidschicht 30 über der weiten Öffnung 8b (X&sub2;) größer sein als die Tiefe X&sub1; der Öffnung 8b. Die Differenz zwischen X&sub1; und X&sub2; liegt vorzugsweise in einem Bereich von einem Minimum von ungefähr 0,15 Mikron bis zu ungefähr 0,45 Mikron. Falls gewünscht, können größere Oxid- Dicken verwendet werden, jedoch sind sie nicht erforderlich. So liegt beispielsweise, wenn die Tiefe der Öffnung 8b ungefähr 0,5 Mikron beträgt, die Dicke der Oxidschicht 30 über der Öffnung 8b in einem Bereich von ungefähr 0,65 bis 0,95 Mikron.
  • Vorzugsweise handelt es sich bei dem aufgetragenen Oxid um ein hochkonformes Oxid, wie z.B. Tetraethylorthosilikat (TEOS), das bei einer Temperatur von ungefähr 700 bis ungefähr 750ºC aufgetragen wird. Alternativ kann das aufgetragene Oxid eine Oxidschicht sein, die durch chemisches Dampfauftragen (CVD) mit Niedrigdruck bei einer Temperatur von ungefähr 350 bis ungefähr 450ºC aufgetragen wird.
  • Gemäß Fig. 5 wird anschließend eine generell bei 50 gezeigte zweite Maskenschicht, die Maskenbereiche 52-56 und Öffnungen 58 aufweist, welche in Registeranordnung mit den zwischen den Öffnungen 8a-8c gelegenen Bereichen des Substrats 2 positioniert sind, auf der konformen Oxidschicht 30 ausgebildet. Die Maskenschicht 50 weist vorzugsweise eine Photoresist-Maske auf, kann jedoch auch jedes Material aufweisen, das der darunterliegenden konformen Oxidschicht konform ist und in der Lage ist, einer anschließenden Oxid-Ätzung zu widerstehen. Im folgenden wird die Maskierungsschicht 50 zur Veranschaulichung und nicht im Sinne einer Einschränkung als Photoresist-Maske beschrieben.
  • Die Photoresist-Masken-Schicht 50 kann mittels einer Photolitographie-Maske gemustert werden, die die Umkehrung der zum Mustern der Photoresist-Schicht 10 verwendeten Maske ist. Alternativ kann die gleiche Photolitographie-Maske mit einer Photoresist-Maske 50 mit entgegengesetzter Empfindlichkeit zu derjenigen der Photoresist-Schicht 10 versehen sein, indem z.B. ein positives Photoresist für die Schicht 10 und ein negatives Photoresist für die Schicht 50 verwendet wird, oder indem eine Bildumkehrungs-Photolitographietechnik verwendet wird.
  • Gemäß der Erfindung werden nun entsprechend Fig. 6 die exponierten Bereiche der konformen Oxidschicht 30 bis zu dem Niveau der nichtexponierten Abschnitte der Oxidschicht 30, d.h. bis ungefähr zu dem Niveau X&sub2;, heruntergeätzt, und zwar vorzugsweise durch Naß-Ätzung, wie z.B. durch ein Ätzmittel mit gepuffertem Oxid, das eine wässrige Lösung aus 40 Teilen Ammoniumfluorid (NH&sub4;F) und 1 Teil Hydrofluoridsäure (HF) aufweist.
  • Ein Trocken-Ätz-System, wie z.B. reaktive Ionen-Ätzung (RIE) unter Verwendung von CHF&sub3;-Chemie mit einem zur Begünstigung des Entfernens des Oxids eingestellten Sauerstoffpegel, kann ebenfalls zum Ätzen der konformen Oxidschicht 30 verwendet werden. Vorzugsweise wird jedoch - wie bei 34 und 36 in Fig. 6 gezeigt - eine Ätzung vom isotropen Typ wie z.B. eine Naß-Ätzung verwendet, die die Photoresist-Masken-Abschnitte 52-56 hinterschneidet, da in diesem Fall weniger Oxid in den erhabenen Bereichen angrenzend an die Ränder der Photoresist-Maske verbleibt, wodurch wiederum das Entfernen der erhabenen Bereiche erleichtert wird, wie im folgenden beschrieben wird.
  • In diesem Zusammenhang ist feststellbar, daß durch dieses Hinterschneiden mittels des isotropen Ätzens in einigen Fällen die Photoresist-Maske vollständig hinterschnitten wird, wie bei 36 in Fig. 6 gezeigt, wo der Masken-Abschnitt 56 vollständig hinterschnitten worden ist. Da der nächste Schritt in dem Entfernen der Maske 50 besteht, ist ein derartiges Hinterschneiden von Bereichen der Maske 50 nicht nachteilig.
  • Nach dem Beendigen des Ätz-Schrittes wird die Photoresist- Maske 50 entfernt, z.B. mittels einer heißen Lösung aus konzentrierter (18-Mol-) Schwefelsäure und Wasserstoffperoxid, so daß die Struktur gemäß Fig. 7 entsteht, in der die verbleibende konforme Oxidschicht 30' mit den von dem Ätz-Schritt zurückbleibenden erhabenen Bereichen 30a-30d gezeigt ist.
  • Die Struktur wird nun poliert, und zwar entweder unter Verwendung einer mechanischen Poliervorrichtung oder vorzugsweise einer chemischen/mechanischen Poliervorrichtung, um die auf der Oberfläche des verbleibenden Abschnitts 30' der konformen Oxidschicht 30 zurückbleibenden erhabenen Oxid-Bereiche 30a- 30d zu entfernen.
  • Das bei dem Polierschritt verwendete Abrasivmittel kann ein rein mechanisches Poliermittel aufweisen, indem z.B. als Poliermaterial ein wässriger Brei aus fein unterteilten Al&sub2;O&sub3;- oder SiO&sub2;-Partikeln mit auf ungefähr 7 eingestelltem pH-Wert verwendet wird, der auf einer flachen polymeren Platte ausgebreitet wird. Alternativ kann zum chemischen/mechanischen Polieren das Poliermaterial auch eine geringere Menge an Hydroxid wie z.B. KOH oder NaOH enthalten, das in einer hinreichenden Menge hinzugefügt wird, um den pH-Wert auf ungefähr ge-11 zu erhöhen, oder vorzugsweise kann zur Erzeugung des gewünschten chemischen/mechanischen Poliermittels das Poliermaterial HCl enthalten, um den pH-Wert auf ungefähr 2 zu erhöhen.
  • Dieser Polierschritt wird ausgeführt, bis die hohen Oxid-Bereiche 30a-30d der unterliegenden konformen Oxidschicht 30' entfernt sind, wobei gemäß Fig. 8 eine hochplanarisierte Oberfläche 30" zurückbleibt, die sich ungefähr auf dem in Fig. 4 gezeigten Niveau X&sub3; befindet, d.h. etwas unterhalb des ursprünglichen Niveaus X&sub2;, das die niedrigste ursprüngliche Höhe der konformen Oxidschicht 30 repräsentiert, jedoch oberhalb der unterliegenden IC-Schaltungs-Struktur.
  • Da sich durch diesen Polierschritt gemäß Fig. 8 eine hochplanarisierte konforme Oxidschicht 30" ergibt, kann es wünschenswert sein, den Planarisierungsteil des Verfahrens an diesem Punkt zu beenden, z.B. falls ein weiteres Verarbeiten der unterliegenden Siliciumschicht nicht erforderlich oder gewünscht ist. In diesen Fällen können z.B. Wege durch die planarisierte Oxidschicht 3011 geschnitten werden, um einen Kontakt mit den geeigneten Bereichen des unterliegenden Siliciumsubstrat zu schaffen, falls dies gewünscht ist.
  • Falls der Planarisierungsteil des Verfahrens auf dieser Stufe beendet werden soll, ist zu beachten, daß die Nitridschicht 6 vorzugsweise in einer früheren Stufe des Verfahrens vor dem Auftragen der konformen Oxidschicht 30 entfernt werden sollte.
  • Alternativ kann die Oxidschicht 30" weiter geätzt werden, um die angrenzenden aktiven Bereiche des Substrats zu exponieren, wobei gemäß Fig. 9 Oxid-Bereiche 30e-30g zwischen den exponierten Bereichen des Substrats 2 verbleiben. In diesem Fall kann das Vorhandensein der Nitrid-Maskenbereiche 6 wünschenswert sein, um eine zweckmäßige Ätz-Barriere zu schaffen, damit ein unbeabsichtigtes Ätzen des Siliciumsubstrats 2 verhindert wird. Bei diesem Ätz-Schritt handelt es sich vorzugsweise um ein anisotropes Ätzen, das mittels des bereits beschriebenen RIE-Ätzverfahrens durchgeführt wird, obwohl auch ein Naß-Ätzen durchgeführt werden kann, falls man das Naß-Ätzen selektiv derart steuern kann, daß die während des anfänglichen Oxid- Auftrags gebildeten Nähte geätzt werden.
  • Unabhängig davon, ob der Planarisierungsvorgang mit der in Fig. 8 gezeigten Struktur oder mit der in Fig. 9 gezeigten Struktur beendet wird, wird vorzugsweise anschließend das verbleibende Oxid verdichtet, indem die Struktur in einer Oxidierungsatmosphäre für ungefähr 30 Minuten auf eine Temperatur von ungefähr 800-900ºC, vorzugsweise 900ºC, geheizt wird.
  • In Fign. 10-16, die nun beschrieben werden, ist eine weitere Ausführungsform des Verfahrens gemäß der Erfindung gezeigt, das mit Fig. 10 beginnt, die eine IC-Schaltungs-Struktur 60 zeigt, welche zuvor ausgebildete aktive Einrichtungen in oder auf der Oberfläche eines Substrats - etwa eines Siliciumsubstrats - aufweisen kann, und die mit einem erhabenen Muster 70 über der Substrat-Oberfläche versehen ist.
  • Die gemusterte Schicht 70 kann z.B. eine als Leiter ausgebildete Schicht von 3-10 10&supmin;&sup7; m (3000-10.000 Angstrom) aufweisen, die etwa aus einem Metall besteht, welches derart geformt ist, daß Metall-Leitungen oder -Zwischenverbindungen gebildet werden. Wenn die Schicht 70 einen Leiter aufweist, kann dies jeder beliebige Leiter sein, der herkömmlicherweise zur Bildung von IC-Schaltungs-Strukturen verwendet wird, z.B. Aluminium, Polysilicium oder Wolfram, und der die Temperaturen aushalten kann, die anschließend beim Auftragen der konformen Schichten und Planarisierungsschichten auf den Leiter angewandt werden.
  • Das erhabene Muster 70 kann auch die Kombination eines erhabenen Musters von Leitern und einer über den Leitern ausgebildeten Isolierschicht aufweisen, oder das Muster kann nur ein Isoliermaterial aufweisen. Im folgenden jedoch wird der gemusterte Leiter 70 als Beispiel und nicht im Sinne einer Einschränkung als Metall-Muster beschrieben.
  • Gemäß Fig. 11 wird eine konforme Oxidschicht 80 auf die Struktur 60 und das Metall-Muster 70 bis zu einer Dicke aufgetragen, die in dem breitesten Bereich zwischen den Metall-Leitungen wie bei der ersten Ausführungsform die Dicke X&sub2; ist, welche größer als X&sub1; - die Dicke des Metall-Musters 70 - ist. Normalerweise ist die Dicke X&sub2; um ungefähr 0,2 Mikron bis ungefähr 1,2 Mikron größer als die Dicke X&sub1;. Die Dicke der konformen Oxidschicht kann z.B. von ungefähr 7-15 10&supmin;&sup7; m (ungefähr 7000- 15.000 Angstrom) variieren.
  • Die konforme Oxidschicht 80 kann ein Oxidmaterial wie das bereits beschriebene TeOS-Oxid aufweisen, das über Materialien verwendet werden kann, die Temperaturen über 700ºC bis zu 750ºC aushalten können. Hier ist anzumerken, daß, falls ein niedriger schmelzendes Metall wie Aluminium für das Metall- Muster 70 verwendet wird, ein für eine niedrigere Auftragtemperatur ausgelegtes TeoS-Oxid - etwa ein Teos-Oxid zum Auftragen bei ungefähr 350ºC, wie z.B. Plasma-TeoS - für das zuvor beschriebene konforme Oxid verwendet werden kann, oder ein für eine niedrigere Temperatur geeignetes CVD-Oxid (das z.B. bei ungefähr 350º aufgetragen wird) verwendbar ist.
  • Wie bei der ersten Ausführungsform wird nun gemäß Fig. 12 eine Schicht aus Maskierungsmaterial 90, wie z.B. eine Photoresist- Maske, auf der Struktur ausgebildet, wobei Öffnungen 100 zwischen den Maskenbereichen 92-98 vorgesehen sind. Die Masken- Öffnungen 100 sind in Registeranordnung mit den erhabenen Muster-Bereichen 70 unter der konformen Oxidschicht 80 ausgebildet.
  • Gemäß der Erfindung werden nun - wie im Zusammenhang mit der vorherigen Ausführungsform beschrieben - entsprechend Fig. 13 die exponierten Bereiche der konformen Oxidschicht 80 bis auf das Niveau der unexponierten Bereiche der Oxidschicht 80 heruntergeätzt, wobei wiederum vorzugsweise eine isotrope Naß- Ätzung wie die zuvor beschriebene Ätzlösung mit gepuffertem Oxid verwendet wird, um nicht nur die exponierten Oxid-Bereiche 80 zu entfernen, sondern auch, um die maskierten Bereiche 92-98 zu hinterschneiden, wie bei 84 gezeigt.
  • Nach Beendigung des Ätz-Schrittes wird wie bei der vorherigen Ausführungsform die Photoresist-Maske 90 entfernt, wobei die in Fig. 14 gezeigte Struktur mit der verbleibenden konformen Oxidschicht 80' entsteht, die mit dem in dem Ätz-Schritt zurückbleibenden erhabenen Bereichen 80a-80f gezeigt ist.
  • Die Struktur wird nun - wie im Zusammenhang mit der vorherigen Ausführungsform beschrieben - poliert, und zwar entweder unter Verwendung einer mechanischen Poliervorrichtung oder vorzugsweise einer chemischen/mechanischen Poliervorrichtung, um die auf der Oberfläche des verbleibenden Abschnitts 80' der ursprünglichen konformen Oxidschicht 80 zurückbleibenden erhabenen Oxid-Bereiche 80a-80f zu entfernen, was in der planarisierten Struktur gemäß Fig. 15 resultiert.
  • Wie bereits im Zusammenhang mit der in Pig. 8 gezeigten Ausführungsform erläutert wurde, kann der Planarisierungsteil des Verfahrens hier beendet werden, und die verbleibende konforme Oxidschicht 80" kann wie bereits beschrieben verdichtet werden, oder die Struktur kann weiter geätzt werden, und zwar vorzugsweise mittels des bereits beschriebenen anisotropen Trocken-Ätzens, um die in Fig. 16 gezeigte Struktur zu erzeugen, bei der die Oberseiten der erhabenen Muster-Bereiche 70 exponiert und dazwischen die planarisierten Oxidbereiche 80g- 80j belassen sind.
  • Die Erfindung gibt somit ein verbessertes Verfahren zum Ausbilden einer hochplanarisierten Topologie in IC-Schaltungs- Strukturen an, das zum Erzeugen hochplanarisierter Oxidbereiche angrenzend an die Bereiche einer aktiven Einrichtung in einem Substrat oder einer hochplanarisierten Struktur eines erhabenen Musters - z.B. mit Oxid verschachtelter Metall-Leitungen - verwendet werden kann, indem eine konforme Oxidschicht benutzt wird, welche selektiv durch Öffnungen in einer Maske hindurch, die sich in Registeranordnung mit den erhabenen Bereichen der unterliegenden Struktur befinden, geätzt wird und dann nach Entfernen der Maske poliert wird, um sämtliche verbleibenden erhabenen Bereiche des konformen Oxids zu entfernen, wobei eine hochplanarisierte Oberfläche zurückbleibt.
  • Nachdem die Erfindung somit beschrieben wurde, wird folgendes beansprucht:

Claims (17)

1. Verfahren zum Herstellen einer IC-Schaltung mit einer planarisierten Oxid-Fläche über einer IC-Schaltungsstruktur, die über den Rest der Struktur erhabene Strukturbereiche (-;70) aufweist, wobei das Verfahren keine Verwendung einer Planarisierungsschicht aus Polysilicium vorsieht und die folgenden Schritte aufweist:
(a) Schaffen einer IC-Schaltungsstruktur mit einem Muster erhabener Bereiche (-;70), die eine Höhe (X&sub1;) über dem Rest der IC-Schaltungsstruktur aufweisen;
(b) Aufbringen einer konformen Oxidschicht (30;80) auf die gesamte IC-Schaltungsstruktur, wobei die konforme Oxidschicht (30;80) eine Dicke (X&sub2;) aufweist, die größer ist als die Höhe (X&sub1;) der erhabenen Bereiche;
(c) Applizieren einer strukturierten Maskierungsschicht (50;90) auf die Oxidschicht (30;80), wobei Öffnungen (58;100) verbleiben, die sich in Ausrichtung mit durch die Strukturbereiche erhabenen Bereichen der Oxidschicht befinden;
(d) Ätzen der erhabenen Oxid-Bereiche durch die in der Maske ausgebildeten Öffnungen (58;100) hindurch,
(e) Entfernen der Maskenschicht (50;90), wobei auf der Struktur eine konforme Rest-Oxidschicht (30';80') belassen wird, die aus dem Ätz-Schritt (d) verbleibende erhabene Oxid-Bereiche (30a-30d;80a-80f) aufweist;
(f) Entfernen der erhabenen Rest-Oxid-Bereiche (30a-30d; 80a-80f) zur Ausbildung einer stark planarisierten Oxidschicht (30';80'), dadurch gekennzeichnet, daß die in Schritt (d) geätzten erhabenen Oxid-Bereiche (30a- 30d; 80a-80f) bis auf im wesentlichen die gleiche Höhe wie die maskierten Bereiche der Oxid-Schicht (30;80) heruntergeätzt werden und daß das Entfernen in Schritt (f) durch mechanisches oder chemisches/mechanisches Polieren ohne Verwendung einer Planarisierungsschicht über den erhabenen Rest-Oxid-Bereichen (30a-30d; 80a- 80f) durchgeführt wird, wobei die planarisierte Oxidschicht (30",80") als die gesamte IC-Schaltung abdekkend belassen wird.
2. Verfahren nach Anspruch 1, bei dem der Schritt (b) des Aufbringens der konformen Oxidschicht (30;80) bei einer Temperatur von ungefähr 700 bis ungefähr 750ºC durchgeführt wird.
3. Verfahren nach Anspruch 1 oder Anspruch 2, bei dem der Schritt (b) des Aufbringens der konformen Oxidschicht (30; 80) das Auftragen von ungefähr 7000 x 10&supmin;¹&sup0; m (7.000 Angström) bis ungefähr 15.000 X 10&supmin;¹&sup0; m (15.000 Angström) des konformen Oxids auf die IC-Schaltungsstruktur umfaßt.
4. Verfahren nach Anspruch 2 oder Anspruch 3, bei dem der Schritt (c) des Applizierens der Maskierungsschicht (50; 90) das Auftragen einer strukturierten Schicht von Photoresist auf die konforme Oxidschicht (30;80) umfaßt.
5. Verfahren nach Anspruch 4, bei dem der Schritt (d) des Ätzens der konformen Oxidschicht (30;80) das isotrope Ätzen der konformen Oxidschicht (30;80) zwecks Hinterschneiden angrenzender Bereiche der darauf befindlichen Maskierungsschicht (50; 90) umfaßt.
6. Verfahren nach Anspruch 5, bei dem der Schritt des isotropen Ätzens der konformen Oxidschicht das Naßätzen der konformen Oxidschicht (30;80) umfaßt.
7. Verfahren nach einem der vorhergehenden Ansprüche, mit dem weiteren Schritt des Ätzens der polierten konformen Oxidschicht (30";80") bis zum Exponieren von Bereichen der darunterliegenden IC-Schaltungsstruktur.
8. Verfahren nach Anspruch 7, bei dem der Schritt des Ätzens der polierten konformen Oxidschicht (30";80") das anisotrope Ätzen der konformen Oxidschicht umfaßt.
9. Verfahren nach Anspruch 8, mit dem Schritt des Bildens einer Nitrid-Maske (6) auf den erhabenen Bereichen der IC- Schaltungsstruktur, wobei die Nitrid-Maske (6) als ein Ätz-Stopper für das anisotrope Ätzen der polierten konformen Oxidschicht (30";80") wirkt, um das Ätzen der darunterliegenden IC-Schaltungsstruktur zu verhindern.
10. Verfahren nach Anspruch 9, mit dem weiteren Schritt des Entfernens der Nitrid-Maske (6) nach dem Schritt des anisotropen Ätzens der polierten konformen Oxidschicht (30";
11. Verfahren nach Anspruch 1, bei dem der Schritt (a) des Schaffens einer IC-Schaltungsstruktur die folgenden Schritte umfaßt:
(g) Maskieren aktiver Bereiche auf einer IC-Schaltungsstruktur;
(h) Ätzen der exponierten Bereiche der IC-Schaltungsstruktur durch die Maske zum Ausbilden einer oder mehrerer Öfnungen (8a,8b,8c), die eine Tiefe von ungefähr 0,45 bis ungefähr 0,55 Mikron aufweisen; und
(i) Entfernen der Maske;
wobei in dem nachfolgenden Schritt (b) des Aufbringens einer konformen Oxidschicht (30) das konforme Oxid in die geätzten Öffnungen (8a,8b,8c) und auf die ungeätzen aktiven Bereiche der IC-Schaltungsstruktur bis zu einer Dicke aufgebracht wird, die größer ist als die Tiefe der geätzten Öffnungen, und
wobei in den nachfolgenden Planarisierungsschritten eine planarisierte IC-Schaltungsstruktur gebildet wird, in der Feldoxidbereiche (30e,30f,30g) enthalten sind, wobei sich die obere Fläche der Feldoxidbereiche auf der gleichen Ebene befindet wie die oberen Flächen der aktiven Bereiche.
12. Verfahren nach Anspruch 11, mit dem weiteren Schritt (k) des Bildens einer Oxidschicht (4) auf der IC-Schaltungsstruktur und des Bildens einer Nitrid-Schicht (6) auf der Oxidschicht (4) vor dem Schritt (g) des Maskierens der aktiven Bereiche des Substrats; wobei der Schritt (h) des durch die Maske hindurch erfolgenden Ätzens der exponierten Bereiche der IC-Schaltungsstruktur ferner das Ätzen der unter der Maske gebildeten Nitrid- und Oxid-Schichten umfaßt.
13. Verfahren nach Anspruch 11, bei dem in der IC-Schaltungsstruktur Feldoxidbereiche (8a,8b,8c) zwischen aktiven Bereichen eines Substrats (2) und auf der gleichen Höhe wie die aktiven Bereiche ausgebildet werden, wobei der Schritt (a) des Schaffens einer IC-Schaltungsstruktur die folgenden Schritte aufweist:
(g) strukturiertes Aufbringen eines Siliciumsubstrats mit einer vorläufigen Photoresist-Maske (10), in der Öffnungen ausgebildet sind, die mit der gewünschten Formation der in dem Substrat zwischen den aktiven Bereichen vorhandenen Feldoxidbereiche konform sind;
(h) Ätzen des Siliciumsubstrats durch die Photoresist- Maske hindurch zur Bildung von Öffnungen (8a,8b,8c) mit einer Tiefe von ungefähr 0,45 Mikron bis ungefähr 0,55 Mikron in dem Substrat; und
(i) Entfernen der ersten Photoresist-Maske,
und wobei der Schritt (b) des Aufbringens der konformen Oxidschicht (30) das Auftragen von ungefähr 7000 x 10&supmin;¹&sup0; m (7.000 Angström) bis ungefähr 9.000 x 10&supmin;¹&sup0; m (9.000 Angström) des konformen Oxids auf das Substrat umfaßt;
der Schritt (c) des Applizierens der strukturierten Maskierungsschicht (50) derart ausgelegt ist, daß in der Maske (50) Öffnungen (58) ausgebildet werden, die mit den Bereichen des Substrats ausgerichtet sind, die sich zwischen den in das Substrat geätzten Öffnungen (8a,8b,8c) befinden;
in dem Schritt (d) des Ätzens der erhabenen Oxid-Bereiche die konforme Oxidschicht (30) durch die Maske (50) hindurch isotrop bis auf eine Ebene geätzt wird, die im wesentlichen gleich der Ebene der maskierten Bereiche der konformen Oxidschicht ist;
und der Schritt (f) des Entfernens das Polieren der konformen Oxidschicht (30) zum Entfernen der erhabenen Rest- Oxid-Bereiche (30a-30d) der konformen Oxidschicht umfaßt;
und ferner mit dem Schritt (j) des anisotropen Ätzens der konformen Oxidschicht (30) zum Exponieren der aktiven Bereiche des Substrats, um eine in hohem Maße planarisierte Struktur mit darin ausgebildeten Feldoxidbereichen (30e,30f,30g) zu schaffen, die zwischen den in dem Substrat vorhandenen aktiven Bereichen angeordnet sind, wobei die obere Fläche der Feldoxidbereiche im wesentlichen auf gleicher Ebene wie die Oberfläche der aktiven Bereiche liegt.
14. Verfahren nach Anspruch 13, mit dem weiteren Schritt (k) des Ausbildens einer Nitrid-Schicht (6) auf dem Substrat vor dem strukturierten Aufbringen des Substrats mit der anfänglichen Photoresist-Maske; wobei der Schritt (g) des strukturierten Aufbringens des Substrats ferner das strukturierte Aufbringen der Nitrid-Schicht umfaßt; und die strukturierte Nitrid-Schicht während des Schrittes (k) des anisotropen Ätzens als Ätz-Sperre funktioniert, um das Substrat vor anisotroper Ätzung zu schützen.
15. Verfahren nach Anspruch 1, bei dem der Schritt (a) des Schaffens einer IC-Schaltungsstruktur den Schritt des Ausbildens eines erhabenen Musters (70) auf einem IC- Schaltungs-Substrat (60) umfaßt, und bei dem in dem Schritt (b) des Auftragens der konformen Oxidschicht (80) das konforme Oxid bis zu einer Tiefe aufgetragen wird, die größer ist als die Höhe des erhabenen Musters (70) über der IC-Schaltungstruktur.
16. Verfahren nach Anspruch 15, bei dem der Schritt des Ausbildens eines erhabenen Musters (70) ferner das Ausbilden eines Musters aus leitendem Material umfaßt, das in der Lage ist, den in dem Schritt des Aufbringens der konformen Oxidschicht (80) verwendeten Temperaturen zu widerstehen.
17. Verfahren nach Anspruch 14 oder Anspruch 15, mit dem weiteren Schritt (j) des Ätzens der polierten konformen Oxidschicht (80"), bis das erhabene Muster (70) exponiert ist, wobei die obere Fläche der konformen Oxid-Bereiche zwischen dem erhabenen Muster sich auf der gleichen Ebene befindet wie die oberen Flächen des erhabenen Musters.
DE69031849T 1989-07-03 1990-06-14 Verfahren zum Ebnen von Topologien für integrierte Schaltungen Expired - Lifetime DE69031849T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/376,176 US4954459A (en) 1988-05-12 1989-07-03 Method of planarization of topologies in integrated circuit structures

Publications (2)

Publication Number Publication Date
DE69031849D1 DE69031849D1 (de) 1998-02-05
DE69031849T2 true DE69031849T2 (de) 1998-07-30

Family

ID=23484000

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69031849T Expired - Lifetime DE69031849T2 (de) 1989-07-03 1990-06-14 Verfahren zum Ebnen von Topologien für integrierte Schaltungen

Country Status (6)

Country Link
US (1) US4954459A (de)
EP (1) EP0407047B9 (de)
JP (1) JPH03116753A (de)
AT (1) ATE161656T1 (de)
DE (1) DE69031849T2 (de)
ES (1) ES2110960T3 (de)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE115770T1 (de) * 1989-09-08 1994-12-15 Siemens Ag Verfahren zur globalen planarisierung von oberflächen für integrierte halbleiterschaltungen.
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
DE69232648T2 (de) * 1991-11-29 2003-02-06 Sony Corp., Tokio/Tokyo Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
JP2874486B2 (ja) * 1991-11-29 1999-03-24 ソニー株式会社 ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法
US5215937A (en) * 1992-05-07 1993-06-01 Advanced Micro Devices, Inc. Optimizing doping control in short channel MOS
US5212106A (en) * 1992-05-07 1993-05-18 Advanced Micro Devices, Inc. Optimizing doping control in short channel MOS
JP3321864B2 (ja) * 1992-11-24 2002-09-09 ヤマハ株式会社 半導体装置とその製法
JP3256623B2 (ja) * 1993-05-28 2002-02-12 株式会社東芝 半導体装置の製造方法
JPH07235537A (ja) * 1994-02-23 1995-09-05 Mitsubishi Electric Corp 表面が平坦化された半導体装置およびその製造方法
FR2717306B1 (fr) * 1994-03-11 1996-07-19 Maryse Paoli Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant.
FR2717307B1 (fr) * 1994-03-11 1996-07-19 Maryse Paoli Procede d'isolement de zones actives d'un substrat semi-conducteur par tranchees peu profondes quasi planes, et dispositif correspondant
US5516729A (en) * 1994-06-03 1996-05-14 Advanced Micro Devices, Inc. Method for planarizing a semiconductor topography using a spin-on glass material with a variable chemical-mechanical polish rate
US5527423A (en) * 1994-10-06 1996-06-18 Cabot Corporation Chemical mechanical polishing slurry for metal layers
US5663107A (en) * 1994-12-22 1997-09-02 Siemens Aktiengesellschaft Global planarization using self aligned polishing or spacer technique and isotropic etch process
JP3180599B2 (ja) * 1995-01-24 2001-06-25 日本電気株式会社 半導体装置およびその製造方法
FR2734402B1 (fr) * 1995-05-15 1997-07-18 Brouquet Pierre Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant
JP3300203B2 (ja) * 1995-07-04 2002-07-08 松下電器産業株式会社 半導体マスク装置、その製造方法及び半導体装置の製造方法
US5840623A (en) * 1995-10-04 1998-11-24 Advanced Micro Devices, Inc. Efficient and economical method of planarization of multilevel metallization structures in integrated circuits using CMP
JP2687948B2 (ja) * 1995-10-05 1997-12-08 日本電気株式会社 半導体装置の製造方法
US5869385A (en) * 1995-12-08 1999-02-09 Advanced Micro Devices, Inc. Selectively oxidized field oxide region
TW428244B (en) * 1996-04-15 2001-04-01 United Microelectronics Corp Planarization method for self-aligned contact process
US5993686A (en) * 1996-06-06 1999-11-30 Cabot Corporation Fluoride additive containing chemical mechanical polishing slurry and method for use of same
WO1997048132A1 (en) * 1996-06-11 1997-12-18 Advanced Micro Devices, Inc. Method for forming co-planar conductor and insulator features using chemical mechanical planarization
US5851899A (en) * 1996-08-08 1998-12-22 Siemens Aktiengesellschaft Gapfill and planarization process for shallow trench isolation
WO1998007189A1 (en) * 1996-08-13 1998-02-19 Advanced Micro Devices, Inc. Semiconductor trench isolation structure having improved upper surface planarity
US6033596A (en) * 1996-09-24 2000-03-07 Cabot Corporation Multi-oxidizer slurry for chemical mechanical polishing
US5783489A (en) * 1996-09-24 1998-07-21 Cabot Corporation Multi-oxidizer slurry for chemical mechanical polishing
US6039891A (en) 1996-09-24 2000-03-21 Cabot Corporation Multi-oxidizer precursor for chemical mechanical polishing
US6395620B1 (en) * 1996-10-08 2002-05-28 Micron Technology, Inc. Method for forming a planar surface over low density field areas on a semiconductor wafer
US5721172A (en) * 1996-12-02 1998-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers
US6126853A (en) 1996-12-09 2000-10-03 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper substrates
US5954997A (en) 1996-12-09 1999-09-21 Cabot Corporation Chemical mechanical polishing slurry useful for copper substrates
EP0855739A1 (de) * 1997-01-24 1998-07-29 Texas Instruments Inc. Verfahren zum Ätzen eines abgeschrägten Dielektrikums für das Rückätzen einer Grabenisolation
US5792707A (en) * 1997-01-27 1998-08-11 Chartered Semiconductor Manufacturing Ltd. Global planarization method for inter level dielectric layers of integrated circuits
US6025270A (en) * 1997-02-03 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization process using tailored etchback and CMP
US5926723A (en) * 1997-03-04 1999-07-20 Advanced Micro Devices, Inc. Generation of a loose planarization mask having relaxed boundary conditions for use in shallow trench isolation processes
KR100253083B1 (ko) * 1997-03-15 2000-04-15 윤종용 반도체용웨이퍼의일렉트론왁스제거를위한왁스세정조성물및이를이용한일렉트론왁스제거방법
US6121143A (en) * 1997-09-19 2000-09-19 3M Innovative Properties Company Abrasive articles comprising a fluorochemical agent for wafer surface modification
DE19741704A1 (de) * 1997-09-22 1999-04-01 Siemens Ag Verfahren zur Erzeugung von Isolationen in einem Substrat
US5880007A (en) * 1997-09-30 1999-03-09 Siemens Aktiengesellschaft Planarization of a non-conformal device layer in semiconductor fabrication
TW398040B (en) * 1997-10-20 2000-07-11 United Microelectronics Corp A method to improve inequivalent metal etching rate
US6087243A (en) * 1997-10-21 2000-07-11 Advanced Micro Devices, Inc. Method of forming trench isolation with high integrity, ultra thin gate oxide
US6395619B2 (en) * 1997-12-05 2002-05-28 Sharp Kabushiki Kaisha Process for fabricating a semiconductor device
US6093656A (en) * 1998-02-26 2000-07-25 Vlsi Technology, Inc. Method of minimizing dishing during chemical mechanical polishing of semiconductor metals for making a semiconductor device
US6057207A (en) * 1998-03-25 2000-05-02 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process using chemical-mechanical polish with self-aligned nitride mask on HDP-oxide
US6004863A (en) * 1998-05-06 1999-12-21 Taiwan Semiconductor Manufacturing Company Non-polishing sacrificial layer etchback planarizing method for forming a planarized aperture fill layer
US6815336B1 (en) 1998-09-25 2004-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of copper damascene using reverse current electroplating and chemical mechanical polishing
US6365523B1 (en) * 1998-10-22 2002-04-02 Taiwan Semiconductor Maufacturing Company Integrated high density plasma chemical vapor deposition (HDP-CVD) method and chemical mechanical polish (CMP) planarizing method for forming patterned planarized aperture fill layers
US6869858B2 (en) * 1999-01-25 2005-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation planarized by wet etchback and chemical mechanical polishing
US6376361B1 (en) 1999-10-18 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to remove excess metal in the formation of damascene and dual interconnects
US6291030B1 (en) * 1999-12-21 2001-09-18 Promos Technologies, Inc. Method for reducing capacitance in metal lines using air gaps
KR100363093B1 (ko) * 2000-07-28 2002-12-05 삼성전자 주식회사 반도체 소자의 층간 절연막 평탄화 방법
US6664190B2 (en) 2001-09-14 2003-12-16 Chartered Semiconductor Manufacturing Ltd. Pre STI-CMP planarization scheme
US6869857B2 (en) 2001-11-30 2005-03-22 Chartered Semiconductor Manufacturing Ltd. Method to achieve STI planarization
KR100444307B1 (ko) * 2001-12-28 2004-08-16 주식회사 하이닉스반도체 반도체소자의 금속배선 콘택플러그 형성방법
US7164837B2 (en) * 2002-12-06 2007-01-16 Agency For Science, Technology And Research Method of fabricating optical waveguide devices with smooth and flat dielectric interfaces
US6617241B1 (en) 2003-01-15 2003-09-09 Institute Of Microelectronics Method of thick film planarization
US7772083B2 (en) * 2008-12-29 2010-08-10 International Business Machines Corporation Trench forming method and structure
US8497210B2 (en) 2010-10-04 2013-07-30 International Business Machines Corporation Shallow trench isolation chemical mechanical planarization

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53148988A (en) * 1977-05-31 1978-12-26 Matsushita Electric Ind Co Ltd Manufacture of semiconductor substrate
EP0023146B1 (de) * 1979-07-23 1987-09-30 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung, in der erste und zweite Schichten geformt sind
JPS5830136A (ja) * 1981-08-14 1983-02-22 Toshiba Corp 半導体装置の製造方法
JPS5848936A (ja) * 1981-09-10 1983-03-23 Fujitsu Ltd 半導体装置の製造方法
JPS59124142A (ja) * 1982-12-29 1984-07-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS59175137A (ja) * 1983-03-23 1984-10-03 Mitsubishi Electric Corp 半導体装置の製造方法
US4662064A (en) * 1985-08-05 1987-05-05 Rca Corporation Method of forming multi-level metallization
SE8603126L (sv) * 1985-08-05 1987-02-06 Rca Corp Cmos-integrerad krets och metod att tillverka en sadan
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
NL8701717A (nl) * 1987-07-21 1989-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.

Also Published As

Publication number Publication date
EP0407047B1 (de) 1997-12-29
EP0407047A2 (de) 1991-01-09
DE69031849D1 (de) 1998-02-05
ES2110960T3 (es) 1998-03-01
JPH03116753A (ja) 1991-05-17
EP0407047B9 (de) 2005-11-30
US4954459A (en) 1990-09-04
EP0407047A3 (en) 1991-01-30
ATE161656T1 (de) 1998-01-15

Similar Documents

Publication Publication Date Title
DE69031849T2 (de) Verfahren zum Ebnen von Topologien für integrierte Schaltungen
DE69232648T2 (de) Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
EP0111086B1 (de) Verfahren zum Herstellen von Strukturen mit Abmessungen im Submikrometerbereich und die Anwendung dieses Verfahrens zur Herstellung einer tiefen dielektrischen Isolation mit Submikrometerbreite in einem Siliciumkörper
DE69431938T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Grabenstruktur für Element Isolationszonen
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE3784958T2 (de) Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren.
DE3688042T2 (de) Verfahren zur herstellung einer submikron-grabenstruktur auf einem halbleitenden substrat.
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE68927852T2 (de) Verfahren zur Herstellung von Gräben mit abgerundeter Unterseite in einem Siliziumsubstrat zur Herstellung von Isolationen für Grabenstrukturen
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
DE68927353T2 (de) Verfahren zur Herstellung einer Planarisolierung
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE69621412T2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem aus einer Grube herausragenden Isolationsoxid
DE69528099T2 (de) Isolationsverfahren für aktive Zonen eines Halbleitersubstrates mit untiefen planarisierten Graben
DE10103779B4 (de) Herstellung von Grabenisolierungs-Bereichen in einem Halbleitersubstrat
DE19748501A1 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur und eine Grabenelementtrennstruktur
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE69231653T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Isolierzonen
DE68914099T2 (de) Flankenabschrägen von Löchern durch dielektrische Schichten zur Erzeugung von Kontakten in integrierten Schaltkreisen.
DE69528098T2 (de) Verfahren zur Isolierung activer Zonen in einem Halbleitersubstrat mittels untiefen, nicht breiten Graben
DE69324524T2 (de) Verfahren zur Herstellung eines Halbleiter-Speicherbauteils
EP1019958B1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition