DE4320060B4 - Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators - Google Patents

Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators Download PDF

Info

Publication number
DE4320060B4
DE4320060B4 DE4320060A DE4320060A DE4320060B4 DE 4320060 B4 DE4320060 B4 DE 4320060B4 DE 4320060 A DE4320060 A DE 4320060A DE 4320060 A DE4320060 A DE 4320060A DE 4320060 B4 DE4320060 B4 DE 4320060B4
Authority
DE
Germany
Prior art keywords
layer
layers
polysilicon
silicon oxide
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4320060A
Other languages
English (en)
Other versions
DE4320060A1 (de
Inventor
Young-Kwon Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE4320060A1 publication Critical patent/DE4320060A1/de
Application granted granted Critical
Publication of DE4320060B4 publication Critical patent/DE4320060B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Verfahren zum Herstellen eines Halbleiterspeicherzellenkondensators mit den folgenden Schritten:
(1) Erzeugen eines Kondensatorkontaktloches nach dem Erzeugen einer ersten Zwischenschicht (21), einer zweiten Zwischenschicht (22) und einer dritten Zwischenschicht (23) auf einem leitfähigen Substrat (20) in der genannten Reihenfolge;
(2) Abscheiden einer ersten leitfähigen Schicht (24) auf der gesamten Oberfläche und einer vierten Zwischenschicht (25) auf der ersten leitfähigen Schicht (24);
(3) Abscheiden einer zweiten leitfähigen Schicht (26) und Strukturieren der zweiten leitfähigen Schicht zum Erzeugen eines hervorstehenden Abschnittes (27);
(4) Stapeln einer Mehrzahl von Schichten, die aus der dritten leitfähigen Schicht (28) und einer fünften Zwischenschicht (29) bestehen, abwechselnd in einer vielschichtigen Form auf dem hervorstehenden Abschnitt (27);
(5) Rückätzen der dritten leitfähigen Schichten (28) und der fünften Zwischenschichten (29), um Teile der zweiten und dritten leitfähigen Schichten (26, 28) in der Form von vielschichtigen Rippen (33) übrigzulassen;
(6) Ätzen der vierten Zwischenschicht...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterspeicherzellenkondensators nach dem Oberbegriff der Patentansprüche 1, 2, 5 und 6.
  • Allgemein befaßt sich die Erfindung mit einem Verfahren zum Erzeugen eines Kondensators einer Halbleitervorrichtung und insbesondere mit einem Verfahren zum Herstellen eines Kondensators einer Halbleitervorrichtung, bei der die Speicherelektrode des Kondensators in der Form eines vielschichtigen (dreischichtigen oder mehrschichtigen) Zylinders durch Anwendung eines selbstausrichtenden Verfahrens gebildet ist, wodurch die Kapazität des Speicherkondensators maximiert wird und somit bedeutend zu der Erhöhung der Dichte der Speicherzellen beiträgt.
  • Allgemein wird eine ringförmige, gestapelte Kondensatorzelle, wie diese in 1 gezeigt ist, in der nachfolgend beschriebenen Art hergestellt.
  • Das bedeutet, daß eine Siliziumoxidschicht 2 und eine Siliziumnitridschicht 3 nacheinander auf einem Siliziumsubstrat 1 abgeschieden werden, woraufhin ein Kontaktloch mittels eines Photoätzprozesses (1a) geöffnet wird. Daraufhin wird, wie dies in 1b dargestellt ist, eine Polysili ziumschicht 4 auf der Siliziumnitridschicht 3 abgeschieden. Daraufhin wird eine weitere Siliziumoxidschicht 5 abgeschieden. Daraufhin wird die Siliziumoxidschicht 5 strukturiert, um eine Ätzmaske für das Ätzen des Polysiliziums 4 zu erzeugen. Daraufhin wird das Polysilizium 4 teilweise mit dieser Oxidmaske (1c) geätzt.
  • Daraufhin wird, wie dies in 1d dargestellt ist, eine Siliziumoxidschicht 6 abgeschieden. Anschließend wird die Siliziumoxidschicht 6 rückgeätzt, um eine Siliziumoxidseitenwand 7 zu bilden.
  • Als nächstes wird, wie dies in 1e dargestellt ist, eine Polysiliziumschicht abgeschieden und rückgeätzt, um die Polysiliziumseitenwand 8 zu bilden, damit diese als ringförmige Kondensatorspeicherelektrode verwendet werden kann.
  • Daraufhin werden, wie dies in 1f dargestellt ist, die Siliziumoxidschicht und die Seitenwand 7 einem Naßätzen innerhalb einer Flußsäurepufferlösung unterworfen, wodurch eine Kondensatorspeicherelektrode 9 gebildet wird. Bei dem obigen Verfahren dient die Siliziumnitridschicht 3 als Ätzstoppschicht in dem Polysiliziumätzprozeß.
  • Letztlich wird, wie dies in 1g dargestellt ist, eine dielektrische Schicht 10 an der Speicherelektrode 9 angebracht, woraufhin eine Zellenplatte 11 auf der dielektrischen Schicht 10 gebildet wird, um den Prozeß zur Erzeugung des Kondensators abzuschließen.
  • Bei dem oben beschriebenen bekannten Prozeß zum Bilden eines Kondensators ist es sehr schwierig, das Polysilizium teilweise zu ätzen, um ein dünnes Polysilizium mit einer vorbestimmten Dicke bei dem Schritt gemäß 1c zu erzeugen. Ferner ist eine Steigerung der Kapazität bei der Hauptelektrode und der Ringelektrode nur in einem sehr begrenzten Umfang möglich, wodurch es schwierig ist, hochdichte Speicherzellen zu erzeugen.
    •
  • Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen Halbleiterspeicherzellenkondensator und ein Verfahren zu dessen Herstellung so weiterzubilden, daß der Halbleiterspeicherzellenkondensator eine erhöhte Kapazität hat.
  • Diese Aufgabe wird durch Verfahren nach den Ansprüchen 1, 2, 5 und 6 gelöst.
  • Die Erfindung schafft ein Verfahren zum Herstellen eines Kondensators einer Halbleitervorrichtung, dessen Kapazität bei begrenztem Volumen erhöht werden kann, indem eine Kondensatorspeicherelektrode mit vielschichtiger zylindrischer Form geschaffen wird.
  • Das erfindungsgemäße Verfahren umfaßt folgende Schritte:
    Abscheiden einer ersten Siliziumoxidschicht, einer ersten Siliziumnitridschicht und einer zweiten Siliziumoxidschicht nacheinander zum Erzeugen eines Kontaktloches durch Strukturierung dieser Schichten an einem Ort, an dem eine Kondensatorspeicherelektrode für einen vergrabenen Kontakt zu erzeugen ist, und daraufhin Abscheiden einer ersten Polysiliziumschicht, einer dritten Siliziumoxidschicht und einer zweiten Polysiliziumschicht zum Erzeugen eines hervorstehenden Abschnittes durch deren Strukturierung; Stapeln von Sätzen der dritten Polysiliziumschicht und der vierten Siliziumoxidschicht in abwechselnder Weise auf dem hervorstehenden Abschnitt in einer vielfachen Schichtanordnung; Ätzen der vielfachen Schichten der dritten Polysiliziumschichten und der vierten Polysiliziumschichten derart, daß die zweiten und dritten Polysiliziumschichten in der Form von vielfachen Rippen stehenbleiben; Ätzen der dritten Siliziumoxidschicht unter Verwendung der vielfachen Rippen der dritten Polysiliziumschichten als Maske zur Erzeugung eines vielschichtigen Zylinders; Abscheiden eines vierten Polysiliziums und Aus führen einer Rückätzung, welche tiefer ist als die Dicke des vierten Polysiliziums; Aussetzen der dritten Siliziumoxidschicht einem Naßätzen, um eine vielschichtige zylindrische Speicherelektrode zu erzeugen; und Abscheiden einer dielektrischen Schicht und einer Zellenplatte auf dieser Speicherelektrode.
  • Gemäß einem weiteren Aspekt der Erfindung umfaßt das Verfahren folgende Schritte: Abscheiden einer ersten Siliziumoxidschicht, einer ersten Siliziumnitridschicht und einer zweiten Siliziumoxidschicht der Reihe nach auf dem Siliziumsubstrat und Durchführen eines Strukturierungsprozesses zur Bildung eines Kontaktloches; anschließend Abscheiden einer ersten Polysiliziumschicht, einer dritten Siliziumoxidschicht, einer zweiten Polysiliziumschicht und einer vierten Siliziumoxidschicht der Reihe nach; anschließend Strukturieren der vierten Siliziumoxidschicht zur Erzeugung eines tieferliegenden Abschnittes; anschließend Stapeln der dritten Polysiliziumschichten und der fünften Siliziumoxidschichten auf dem tieferliegenden Abschnitt und auf der vierten Siliziumoxidschicht in einer abwechselnden Weise zur Bildung einer vielschichtigen Struktur; sodann Rückätzen der obersten Schicht zur Bildung eines Polysiliziumstopfens in dem tieferliegenden Abschnitt; sodann Rückätzen der dritten Polysiliziumschichten und der fünften Siliziumoxidschichten, so daß die zweiten und dritten Polysiliziumschichten in Form von vielschichtigen Rippen übrigbleiben; sodann Rückätzen der dritten Siliziumoxidschicht in einer kontinuierlichen Weise durch Verwendung der dritten Polysiliziumschicht als Maske zum Erzeugen eines vielschichtigen Zylinders; anschließendes Abscheiden einer vierten Polysiliziumschicht und daraufhin Ausführen eines Rückätzens mit einer Tiefe, die größer ist als die Tiefe der vierten Polysiliziumschicht; sodann Aussetzen der dritten Siliziumoxidschicht einem Naßätzen zur Erzeugung einer vielschichtigen zylindrischen Speicherelektrode; und anschließendes Erzeugen einer dielektrischen Schicht und einer Zellenplatte auf der Speicherelektrode, wodurch die Bildung des Kondensators gemäß diesem Aspekt der Erfindung vollendet wird.
    •
  • Bevorzugte Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1(a)–(g) das Verfahren der Erzeugung des Kondensators bei der bekannten Halbleitervorrichtung;
  • 2(a)–(g) den Prozeß der Erzeugung eines Kondensators einer Halbleitervorrichtung gemäß der vorliegenden Erfindung; und
  • 3(a)–(h) ein weiteres Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung.
  • 2 zeigt ein Ausführungsbeispiel des Verfahrens zum Erzeugen des Kondensators der Halbleitervorrichtung gemäß der vorliegenden Erfindung. Gemäß diesem Ausführungsbeispiel umfaßt das Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators folgende Verfahrensschritte: (1) Erzeugen eines Kondensatorkontaktloches nach Erzeugung einer ersten Zwischenschicht, einer zweiten Zwischenschicht und einer dritten Zwischenschicht auf einem leitfähigen Substrat in der genannten Reihenfolge; (2) Abscheiden einer ersten leitfähigen Schicht auf der gesamten Oberfläche, und einer vierten Zwischenschicht auf der ersten leitfähigen Schicht; (3) Abscheiden einer zweiten leitfähigen Schicht und Strukturieren der zweiten leitfähigen Schicht zur Bildung eines hervorstehenden Abschnittes; (4) Stapeln einer Mehrzahl von Schichten, die aus der zweiten leitfähigen Schicht und einer fünften Zwischenschicht bestehen, in abwechselnder Anordnung in einer vielschichtigen Form auf dem hervorstehenden Ab schnitt; (5) Rückätzen der zweiten leitfähigen Schichten und der fünften Zwischenschichten derart, daß die zweiten leitfähigen Schichten in der Form von mehrschichtigen Rippen übrigbleiben; (6) Ätzen der vierten Zwischenschicht unter Verwendung der vielschichtigen Rippen als Maske; (7) Abscheiden einer dritten leitfähigen Schicht; Rückätzen der dritten leitfähigen Schicht, der zweiten leitfähigen Schicht und der ersten leitfähigen Schicht; (9) Ätzen der vierten und dritten Zwischenschicht durch einen Naßätzprozeß zur Bildung einer ersten Speicherelektrode; und (10) Erzeugen einer dielektrischen Schicht auf der ersten Speicherelektrode und einer Kondensatorplattenelektrode auf der mit der elektrischen Schicht versehenen Speicherelektrode.
  • Wie zunächst unter Bezugnahme auf 2a erläutert wird, werden nacheinander eine erste Oxidschicht 21 (erste Zwischenschicht), eine zweite Siliziumnitridschicht 22 (zweite Zwischenschicht) und eine zweite Siliziumoxidschicht 23 (dritte Zwischenschicht) auf dem Siliziumsubstrat 20 abgeschieden, woraufhin ein Kontaktloch durch einen Ätzprozeß geöffnet wird. Dann wird eine erste Polysiliziumschicht 24 (erste leitfähige Schicht) mit einem dotierten Polysilizium in einer Dicke von weniger als 3000 Å durch Anwendung eines chemischen Niederdruckdampfabscheidungsverfahrens (LPCVD) abgeschieden. Dann wird eine dritte Siliziumoxidschicht 25 (vierte Zwischenschich) oder eine isolierende Schicht, wie beispielsweise eine Siliziumnitridschicht mit einer höheren Ätzrate verglichen mit derjenigen von Polysilizium in einer Dicke von weniger als 5000 Å abgeschieden. Daraufhin wird ein zweites Polysilizium 26 (zweite leitfähige Schicht) mit einer Dicke von weniger als 2000 Å abgeschieden, woraufhin ein Strukturierungsprozeß ausgeführt wird, um einen hervorstehenden Abschnitt 27 zu bilden.
  • Nach Beendigung des obigen Prozesses werden, wie dies in 2b gezeigt ist, dritte Polysiliziumschichten 28 (eine dritte leitfähige Schicht) und vierte Siliziumoxidschichten 29 (eine fünfte Zwischenschicht) oder isolierende Schichten, wie beispielsweise Siliziumnitridschichten mit einer größeren Ätzrate verglichen mit derjenigen von Polysilizium abwechselnd jeweils in einer Dicke von weniger als 500 Å in der Form einer Vielschichtstruktur gestapelt. Daraufhin wird, wie dies in 2c gezeigt ist, ein Gas, das F-Minus-Ionen aufweist, wie beispielsweise CF4 verwendet, um einen Ätzprozeß derart auszuführen, daß die dritten Polysiliziumschichten 28 langsamer als die vierten Siliziumoxidschichten 29 geätzt werden, so daß dementsprechend die Polysiliziumschichten in der Form von mehrfachen Rippen 33 übrigbleiben. Daraufhin wird, wie dies in 2d gezeigt ist, die dritte Siliziumoxidschicht 25 Anisotrop unter Verwendung der vielfach beschichteten Rippen 33 als Maske Anisotrop geätzt, so daß ein Ätzstopp durch die erste Polysiliziumschicht 24 gebildet wird, wodurch ein vielschichtiger Zylinder um einen Kernpol gebildet wird.
  • Nach den obigen Schritten wird, wie dies in 2e gezeigt ist, eine vierte Polysiliziumschicht 30 (vierte leitfähige Schicht) auf dem vielschichtigen Zylinder abgeschieden, woraufhin, wie dies in 2f gezeigt ist, die Polysiliziumschichten 30, 28, 26, 24 mit einer größeren Tiefe als die Dicke des vierten Polysiliziums 30 rückgeätzt, wobei bei diesem Ätzprozeß ein Ätzstopp durch die zweite Siliziumoxidschicht 23 gebildet wird, wodurch die zweite Siliziumoxidschicht 23 freigelegt wird.
  • Daraufhin werden, wie dies in 2g gezeigt ist, die zweite und dritte Siliziumoxidschicht 23, 25 einem Naßätzen innerhalb einer Lösung, welche Flußsäure enthält, unterworfen, um die beiden Siliziumoxidschichten zu entfernen, wodurch eine vielschichtige, zylindrische Speicherelektrode 31 gebildet wird.
  • Daraufhin werden eine dielektrische Schicht und eine Zellenplatte auf der Speicherelektrode 31 mittels eines bekannten Verfahrens abgeschieden, wodurch das Verfahren der Erzeugung des Kondensators gemäß der vorliegenden Erfindung abge schlossen.
  • 3 zeigt ein weiteres Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung, bei dem ein tieferliegender Bereich gebildet wird.
  • Gemäß einem weiteren Ausführungsbeispiel umfaßt ein Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators folgende Verfahrensschritte: (1) Erzeugen eines Kondensatorkontaktloches, Nachbilden einer ersten Zwischenschicht, einer zweiten Zwischenschicht und einer dritten Zwischenschicht auf einem leitfähigen Substrat in der genannten Reihenfolge; (2) Erzeugen einer ersten leitfähigen Schicht auf der gesamten Oberfläche und einer vierten Zwischenschicht auf der ersten leitfähigen Schicht; (3) Abscheiden einer zweiten leitfähigen Schicht und einer fünften Zwischenschicht und Strukturieren der fünften Zwischenschicht zum Bilden eines tieferliegenden Abschnittes; (4) Stapeln einer Mehrzahl von Schichten, welche aus der zweiten leitfähigen Schicht und der sechsten Zwischenschicht bestehen, in abwechselnder Reihenfolge in einer vielschichtigen Struktur auf dem tieferliegenden Abschnitt; (5) Rückätzen der zweiten leitfähigen Schichten, der sechsten Zwischenschichten und der fünften Zwischenschicht derart, daß die zweite leitfähige Schicht in der Form vielschichtiger Rippen übrigbleibt; (6) Ätzen der vierten Zwischenschicht unter Verwendung der vielschichtigen Rippen als Maske; (7) Abscheiden einer dritten leitfähigen Schicht; (8) Rückätzen der dritten leitfähigen Schicht, der zweiten leitfähigen Schicht und der ersten leitfähigen Schicht; (9) Ätzen der vierten und dritten Zwischenschicht durch einen Naßätzprozeß zur Bildung einer ersten Speicherelektrode; und (10) Erzeugen einer dielektrischen Schicht auf der ersten Speicherelektrode und einer Kondensatorplattenelektrode auf der dielektrischen Schicht oberhalb der Speicherelektrode.
  • Wie in 3a gezeigt ist, werden eine erste Siliziumoxidschicht 41 (erste Zwischenschicht), eine erste Silizium nitridschicht 42 (zweite Zwischenschicht) und eine zweite Siliziumoxidschicht 43 (dritte Zwischenschicht) auf einem Siliziumsubstrat 40 abgeschieden, wodurch ein Speicherzellenkondensator gebildet wird. Dann wird ein Kontaktloch mittels eines Photoätzprozesses geöffnet. Anschließend wird eine erste Polysiliziumschicht 44 (erste leitfähige Schicht) mit einer Dicke von weniger als 3000 Å durch Anwendung des üblichen Niederdruckdampfabscheidungsverfahrens abgeschieden. Anschließend wird eine dritte Siliziumoxidschicht 45 (vierte Zwischenschicht) mit einer Dicke von weniger als 5000 Å abgeschieden. Nunmehr wird eine zweite Polysiliziumschicht 46 (zweite leitfähige Schicht) mit einer Dicke von weniger als 1000 Å abgeschieden. Nun wird eine vierte Siliziumoxidschicht 52 (fünfte Zwischenschicht) mit einer Dicke von weniger als 2000 Å abgeschieden.
  • Als nächstes wird, wie dies in 3b gezeigt ist, die vierte Siliziumoxidschicht 52 strukturiert, um einen tieferliegenden Abschnitt zu bilden. Dann werden, wie dies in 3c gezeigt ist, die dritten Polysiliziumschichten 48, 48' und 48'' (dritte leitfähige Schicht) und die fünften Siliziumoxidschichten 49, 49', 49'' (sechste Zwischenschicht) in einer sich abwechselnden Weise jeweils mit einer Dicke von 2000 bis 5000 Å gestapelt. Dann wird eine oberste Polysiliziumschicht 54 abgeschieden. Anschließend wird die oberste Polysiliziumschicht 54 unter Verwendung von O2- und CF4-Gasen rückgeätzt, wodurch ein Polysiliziumstopfen 54' gebildet wird.
  • Dann wird, wie dies in 3d dargestellt ist, ein CF4-Gas mit F (Minus)-Ionen verwendet, um die gestapelten Mehrfachschichten der dritten Polysiliziumschichten und der fünften Siliziumoxidschichten rückzuätzen. In diesem Zustand wird eine Einstellung in der Weise ausgeführt, daß die Ätzgeschwindigkeit der dritten Polysiliziumschichten langsamer als diejenige der fünften Siliziumoxidschichten sein soll. Demzufolge sollen die dritten Polysiliziumschichten in der Form von vielschichtigen Rippen übrigbleiben. Dies bedeutet, daß der gestufte Abschnitt des dritten Polysiliziums, bei dem die Dicke einen höheren Wert hat, selektiv übrigbleiben wird.
  • Daraufhin wird, wie dies in 3e gezeigt ist, die dritte Siliziumoxidschicht 45 unter Verwendung der Vielschichtrippen als Maske geätzt, wobei während dieses Ätzprozesses die erste Polysiliziumschicht 44 als Ätzstoppschicht dient, wodurch ein Kernpol und ein vielschichtiger Zylinder, der den Kernpol umgibt, gebildet werden.
  • Dann wird, wie dies in 3f dargestellt ist, eine vierte Polysiliziumschicht 50 (vierte leitfähige Schicht) auf dem vielschichtigen Zylinder abgeschieden. Daraufhin wird, wie dies in 3g gezeigt ist, die vierte Polysiliziumschicht 50 tiefer als ihre Dicke rückgeätzt, wobei die zweite Siliziumoxidschicht 43 als Ätzstoppschicht dient, wodurch die Oberfläche der zweiten Siliziumoxidschicht 43 freigelegt wird.
  • Daraufhin werden, wie dies in 3h gezeigt ist, die zweite und dritte Siliziumoxidschicht 43 und 45 einem Naßätzen innerhalb einer Flußsäure enthaltenden Lösung unterworfen, wodurch diese Schichten entfernt werden, woraufhin eine vielschichtige zylindrische Speicherelektrode 51 erzeugt wird.
  • Daraufhin werden eine dielektrische Schicht und eine Zellenplatte des Kondensators auf der Speicherelektrode 51 gebildet, wodurch die Erzeugung eines Kondensators gemäß der vorliegenden Erfindung beendet wird.
  • Bei der oben beschriebenen vorliegenden Erfindung wird ein hervorstehender Abschnitt oder ein tieferliegender Abschnitt gebildet, wobei mehrere Sätze von jeweils zwei Schichten mit unterschiedlichen Ätzraten, die aus unterschiedlichen Materialien zusammengesetzt sind, abwechselnd gestapelt werden. Diese beiden Schichtensätze werden derart rückgeätzt, daß das Material mit der niedrigeren Ätzrate in Form von mehrschichtigen Rippen übrigbleibt. Unter Verwendung dieser verbleibenden Schichten als Maske wird eine darunter angeordnete Schicht (Polysilizium oder nicht-kristallines Silizium) mit einer Ätzrate, die sich von der Ätzrate der übrigen Schichten unterscheidet, geätzt, so daß die geätzte untere Schicht eine vielschichtige zylindrische Struktur bildet und daß die Speicherelektrode in Form eines vielschichtigen Zylinders gebildet wird, der mehr als drei Schichten hat, wobei eine selbstausrichtende Technik eingesetzt wird.
  • Demzufolge kann die Kapazität des Speicherkondensators erhöht werden, was zu einer hohen Dichte der Halbleiteranordnung beiträgt.

Claims (8)

  1. Verfahren zum Herstellen eines Halbleiterspeicherzellenkondensators mit den folgenden Schritten: (1) Erzeugen eines Kondensatorkontaktloches nach dem Erzeugen einer ersten Zwischenschicht (21), einer zweiten Zwischenschicht (22) und einer dritten Zwischenschicht (23) auf einem leitfähigen Substrat (20) in der genannten Reihenfolge; (2) Abscheiden einer ersten leitfähigen Schicht (24) auf der gesamten Oberfläche und einer vierten Zwischenschicht (25) auf der ersten leitfähigen Schicht (24); (3) Abscheiden einer zweiten leitfähigen Schicht (26) und Strukturieren der zweiten leitfähigen Schicht zum Erzeugen eines hervorstehenden Abschnittes (27); (4) Stapeln einer Mehrzahl von Schichten, die aus der dritten leitfähigen Schicht (28) und einer fünften Zwischenschicht (29) bestehen, abwechselnd in einer vielschichtigen Form auf dem hervorstehenden Abschnitt (27); (5) Rückätzen der dritten leitfähigen Schichten (28) und der fünften Zwischenschichten (29), um Teile der zweiten und dritten leitfähigen Schichten (26, 28) in der Form von vielschichtigen Rippen (33) übrigzulassen; (6) Ätzen der vierten Zwischenschicht (25) unter Verwendung der vielschichtigen Rippen (33) als Maske; (7) Abscheiden einer vierten leitfähigen Schicht (30); (8) Rückätzen der vierten leitfähigen Schicht (30), der dritten leitfähigen Schicht (28), der zweiten leitfähigen Schicht (26) und der ersten leitfähigen Schicht (24); (9) Ätzen der vierten und dritten Zwischenschicht (25, 23) durch einen Naßätzprozeß zur Bildung einer ersten Speicherelektrode (31); und (10) Erzeugen einer dielektrischen Schicht auf der ersten Speicherelektrode (31) und einer Kondensatorelektrodenplatte auf der dielektrischen Schicht.
  2. Verfahren zum Herstellen eines Halbleiterspeicherzellenkondensators mit den folgenden Schritten: (1) Erzeugen eines Kondensatorkontaktloches nach dem Erzeugen einer ersten Zwischenschicht (41), einer zweiten Zwischenschicht (42) und einer dritten Zwischenschicht (43) auf einem leitfähigen Substrat (40) in der genannten Reihenfolge; (2) Abscheiden einer ersten leitfähigen Schicht (44) auf der gesamten Oberfläche und einer vierten Zwischenschicht (45) auf der ersten leitfähigen Schicht (44); (3) Abscheiden einer zweiten leitfähigen Schicht (46) und einer fünften Zwischenschicht (52) und Strukturieren der fünften Zwischenschicht (52) zum Erzeugen eines tieferliegenden Abschnittes; (4) Stapeln einer Mehrzahl von Schichten, die aus einer dritten leitfähigen Schicht (48, 48', 48'') und einer sechsten Zwischenschicht (49, 49', 49'') bestehen, abwechselnd in einer vielschichtigen Form auf dem tieferliegenden Abschnitt (53); (5) Rückätzen der dritten leitfähigen Schicht (48, 48', 48''), der sechsten Zwischenschichten (49, 49', 49'') und der fünften Zwischenschicht (52), um Teile der zweiten und dritten leitfähige Schicht (46, 48, 48', 48'') in der Form von vielschichtigen Rippen stehen zu lassen; (6) Ätzen der vierten Zwischenschicht (45) unter Verwendung der vielschichtigen Rippen als Maske; (7) Abscheiden einer vierten leitfähigen Schicht (50); (8) Rückätzen der vierten leitfähigen Schicht (50), der dritten leitfähigen Schicht (48) und der ersten leitfähigen Schicht (44); (9) Ätzen der vierten und dritten Zwischenschicht (43, 45) durch einen Naßätzprozeß zur Erzeugung einer ersten Speicherelektrode (51); und (10) Erzeugen einer dielektrischen Schicht auf der ersten Speicherelektrode (51) und einer Kondensatorplattenelektrode auf der dielektrischen Schicht.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste, zweite, dritte und vierte leitfähige Schicht (24, 26, 28, 30) aus Polysilizium bestehen, daß die erste, dritte, vierte und fünfte Zwischenschicht (21, 23, 25, 29) aus Siliziumdioxid bestehen, und daß die zweite Zwischenschicht (22) aus Siliziumnitrid besteht.
  4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die erste, zweite, dritte und vierte leitfähige Schicht (44, 46, 48, 50) aus Polysilizium bestehen, daß die erste, dritte, vierte, fünfte und sechste Zwischenschicht (41, 43, 45, 52, 49) aus Siliziumdioxid bestehen, und daß die zweite Zwischenschicht (42) aus Siliziumnitrid besteht.
  5. Verfahren zum Herstellen eines Halbleiterspeicherzellenkondensators mit den folgenden Schritten: (1) Öffnen eines Kondensatorkontaktloches durch einen Ätzprozeß an einem Abschnitt, bei dem der Kondensator zu bilden ist, nach dem Abscheiden einer ersten Siliziumoxidschicht (21), einer ersten Siliziumnitridschicht (22) und einer zweiten Siliziumoxidschicht (23) auf einem Siliziumsubstrat (20), indem die erforderlichen Schaltungselemente zu erzeugen sind; (2) Abscheiden einer ersten Polysiliziumschicht (24) in dem Kontaktloch und auf der gesamten Oberfläche, einer dritten Siliziumoxidschicht (25) und einer zweiten Polysiliziumschicht (26) und Strukturieren der zweiten Polysiliziumschicht (26) zur Erzeugung eines hervorstehenden Abschnittes (27); (3) Stapeln einer Mehrzahl von Schichten, die aus der dritten Polysiliziumschicht (28) und der vierten Siliziumoxidschicht (29) bestehen, abwechselnd in einer vielschichtigen Form auf dem hervorstehenden Abschnitt (27); (4) Ätzen der dritten und zweiten Polysiliziumschichten (28, 26) und der vierten Siliziumoxidschichten (29), um die dritten und zweiten Polysiliziumschichten (28, 26) in der Form von vielschichtigen Rippen (33) übrigzulassen; (5) Ätzen der dritten Siliziumoxidschicht (25) unter Verwendung der vielschichtigen Rippen (33) als Maske zur Erzeugung eines vielschichtigen Zylinders; (6) Abscheiden einer vierten Polysiliziumschicht (30) und Rückätzen der vierten, dritten, zweiten und ersten Polysiliziumschicht (30, 28, 26, 24); (7) Naßätzen der dritten und zweiten Siliziumoxidschichten (25, 23) zur Bildung einer vielschichtigen zylindrischen Speicherelektrode (31); und (8) Erzeugung einer dielektrischen Schicht und einer Zellenplatte des Kondensators.
  6. Verfahren zum Herstellen eines Halbleiterspeicherzellenkondensators mit den folgenden Verfahrensschritten: (1) Öffnen eines Kondensatorkontaktloches durch einen Ätzprozeß an dem Abschnitt, an dem der Kondensator zu erzeugen ist, nach dem Abscheiden einer ersten Siliziumoxidschicht (41), einer ersten Siliziumnitridschicht (42) und einer zweiten Siliziumoxidschicht (43) auf einem Siliziumsubstrat (40), indem die erforderlichen Schaltungselemente zu erzeugen sind; (2) Erzeugen einer ersten Polysiliziumschicht (44) in dem Kontaktloch und auf der gesamten Oberfläche, Abscheiden einer dritten Siliziumoxidschicht (45), einer zweiten Polysiliziumschicht (46) und einer vierten Siliziumoxidschicht (52) und Strukturieren der vierten Siliziumoxidschicht (52) zur Erzeugung eines tieferliegenden Abschnittes; (3) Stapeln einer Mehrzahl von Schichten, die aus dritten Polysiliziumschichten (48, 48', 48'') und fünften Siliziumoxidschichten (49, 49', 49'') bestehen, abwechselnd in einer vielschichtigen Form auf dem tieferliegenden Abschnitt, und Abscheiden der obersten Polysiliziumschicht (54) und Rückätzen der obersten Polysiliziumschicht (54) zur Bildung eines Polysiliziumstopfens (54'); (4) Rückätzen der dritten Polysiliziumschichten (48, 48', 48'') und der fünften Siliziumoxidschichten (49, 49', 49''), um die zweite Polysiliziumschicht (46) in der Form von vielschichtigen Rippen übrigzulassen; (5) Ätzen der dritten Siliziumoxidschicht (45) unter Verwendung der vielschichtigen Rippen als Maske zur Erzeugung eines vielschichtigen Zylinders; (6) Abscheiden einer vierten Polysiliziumschicht (50) und Rückätzen der vierten, dritten, zweiten und ersten Polysiliziumschicht; (7) Naßätzen der dritten und zweiten Siliziumoxidschichten (45, 43) zur Erzeugung einer vielschichtigen zylindrischen Speicherelektrode (51); und (8) Erzeugen einer dielektrischen Schicht und einer Zellenplatte des Kondensators.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei dem dritten Schritt eine Mehrzahl von Schichten mit unterschiedlicher Ätzrate, welche aus unterschiedlichen Materialien bestehen, anstelle der dritten Polysiliziumschichten (28) und der vierten Siliziumoxidschichten (29) abgeschieden werden.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß bei dem vierten Verfahrensschritt die vielschichtigen Rippen durch Ätzen einer Mehrzahl von Schichten aus unterschiedlichen Materialien unter Verwendung eines Gases, das F-Minus-Ionen enthält, gebildet werden.
DE4320060A 1992-06-18 1993-06-17 Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators Expired - Fee Related DE4320060B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920010546A KR960003498B1 (ko) 1992-06-18 1992-06-18 반도체장치의 캐패시터 제조방법
KR92-10546 1992-06-18

Publications (2)

Publication Number Publication Date
DE4320060A1 DE4320060A1 (de) 1993-12-23
DE4320060B4 true DE4320060B4 (de) 2006-11-16

Family

ID=19334842

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4320060A Expired - Fee Related DE4320060B4 (de) 1992-06-18 1993-06-17 Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators

Country Status (5)

Country Link
US (1) US5480824A (de)
JP (1) JP3288805B2 (de)
KR (1) KR960003498B1 (de)
DE (1) DE4320060B4 (de)
TW (1) TW222349B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388519B1 (ko) * 1995-02-22 2003-09-19 마이크론 테크놀로지, 인크. 메모리셀의커패시터배열위에비트선을형성하는방법및이를이용한집적회로및반도체메모리장치
US5604148A (en) * 1996-03-08 1997-02-18 United Microelectronics Corporation Process of fabricating stacked capacitor configuration for dynamic random access memory
US5776660A (en) * 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
GB2322964B (en) * 1997-03-07 2001-10-17 United Microelectronics Corp Polysilicon CMP process for high-density DRAM cell structures
DE19710375C2 (de) * 1997-03-13 2002-11-07 Micronas Semiconductor Holding Verfahren zum Herstellen von räumlich strukturierten Bauteilen
US5756388A (en) * 1997-06-24 1998-05-26 Powerchip Semiconductor Corp. Method for fabricating a rake-shaped capacitor
US6265263B1 (en) * 1998-02-19 2001-07-24 Texas Instruments - Acer Incorporated Method for forming a DRAM capacitor with porous storage node and rugged sidewalls
US6153540A (en) * 1998-03-04 2000-11-28 Applied Materials, Inc. Method of forming phosphosilicate glass having a high wet-etch rate
FR2813142B1 (fr) 2000-08-17 2002-11-29 St Microelectronics Sa Fabrication de condensateurs a armatures metalliques

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4650544A (en) * 1985-04-19 1987-03-17 Advanced Micro Devices, Inc. Shallow groove capacitor fabrication method
EP0223944A2 (de) * 1985-02-07 1987-06-03 Grote & Hartmann GmbH & Co. KG Gehäusegurt
US5028980A (en) * 1988-12-21 1991-07-02 Texas Instruments Incorporated Trench capacitor with expanded area
EP0439634A1 (de) * 1990-01-24 1991-08-07 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Grabenkapazität
US5084405A (en) * 1991-06-07 1992-01-28 Micron Technology, Inc. Process to fabricate a double ring stacked cell structure
EP0471243A1 (de) * 1990-08-14 1992-02-19 Institut Fur Halbleiterphysik Verfahren zur Herstellung einer Kondensatoranordnung mit grosser Kapazität
DE4222584A1 (de) * 1991-07-11 1993-01-21 Gold Star Electronics Verfahren zur herstellung von halbleiterbausteinen
DE4237100A1 (en) * 1991-11-12 1993-05-13 Gold Star Electronics Storage cell capacitors prodn. for DRAM technology - by forming capacitor electrode contact hole, depositing doped poly-silicon@ layer, depositing silicon nitride, poly-silicon@ and silica layers, etching,etc.
DE4238404A1 (en) * 1991-11-15 1993-05-19 Gold Star Electronics Semiconductor memory mfr. with increased cell storage capacity - forming dynamic random-access memory with metallisation lines on borophosphosilicate glass or oxide film coated structure
US5266512A (en) * 1991-10-23 1993-11-30 Motorola, Inc. Method for forming a nested surface capacitor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923851A (ja) * 1982-07-30 1984-02-07 Furukawa Electric Co Ltd:The 高透磁率合金
KR910009805B1 (ko) * 1987-11-25 1991-11-30 후지쓰 가부시끼가이샤 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법
JP2838412B2 (ja) * 1988-06-10 1998-12-16 三菱電機株式会社 半導体記憶装置のキャパシタおよびその製造方法
JPH0391957A (ja) * 1989-09-04 1991-04-17 Sony Corp メモリ装置の製造方法
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
KR930005741B1 (ko) * 1990-11-01 1993-06-24 삼성전자 주식회사 터널구조의 디램 셀 및 그의 제조방법
JP2818964B2 (ja) * 1990-03-30 1998-10-30 三菱電機株式会社 積層構造の電荷蓄積部を有する半導体記憶装置の製造方法
KR950003915B1 (ko) * 1990-04-10 1995-04-20 마쯔시다덴기산교 가부시기가이샤 반도체집적회로장치 및 그 제조방법
JP2504606B2 (ja) * 1990-05-18 1996-06-05 株式会社東芝 半導体記憶装置およびその製造方法
US5223729A (en) * 1990-09-26 1993-06-29 Matsushita Electric Industrial Co., Ltd. Semiconductor device and a method of producing the same
KR930009594B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법
JPH05183121A (ja) * 1991-04-01 1993-07-23 Fujitsu Ltd 半導体装置とその製造方法
US5262662A (en) * 1991-10-31 1993-11-16 Micron Technology, Inc. Storage node capacitor having tungsten and etched tin storage node capacitor plate
US5150276A (en) * 1992-01-24 1992-09-22 Micron Technology, Inc. Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0223944A2 (de) * 1985-02-07 1987-06-03 Grote & Hartmann GmbH & Co. KG Gehäusegurt
US4650544A (en) * 1985-04-19 1987-03-17 Advanced Micro Devices, Inc. Shallow groove capacitor fabrication method
US5028980A (en) * 1988-12-21 1991-07-02 Texas Instruments Incorporated Trench capacitor with expanded area
EP0439634A1 (de) * 1990-01-24 1991-08-07 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Grabenkapazität
EP0471243A1 (de) * 1990-08-14 1992-02-19 Institut Fur Halbleiterphysik Verfahren zur Herstellung einer Kondensatoranordnung mit grosser Kapazität
US5084405A (en) * 1991-06-07 1992-01-28 Micron Technology, Inc. Process to fabricate a double ring stacked cell structure
DE4222584A1 (de) * 1991-07-11 1993-01-21 Gold Star Electronics Verfahren zur herstellung von halbleiterbausteinen
US5266512A (en) * 1991-10-23 1993-11-30 Motorola, Inc. Method for forming a nested surface capacitor
DE4237100A1 (en) * 1991-11-12 1993-05-13 Gold Star Electronics Storage cell capacitors prodn. for DRAM technology - by forming capacitor electrode contact hole, depositing doped poly-silicon@ layer, depositing silicon nitride, poly-silicon@ and silica layers, etching,etc.
DE4238404A1 (en) * 1991-11-15 1993-05-19 Gold Star Electronics Semiconductor memory mfr. with increased cell storage capacity - forming dynamic random-access memory with metallisation lines on borophosphosilicate glass or oxide film coated structure

Also Published As

Publication number Publication date
JPH0697371A (ja) 1994-04-08
JP3288805B2 (ja) 2002-06-04
US5480824A (en) 1996-01-02
KR960003498B1 (ko) 1996-03-14
KR940001398A (ko) 1994-01-11
DE4320060A1 (de) 1993-12-23
TW222349B (de) 1994-04-11

Similar Documents

Publication Publication Date Title
DE4323363B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE4321638A1 (de) Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
DE4031411C2 (de) Verfahren zur Herstellung einer einen Kondensator aufweisenden Halbleitervorrichtung
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE69332427T2 (de) Herstellungsmethode für Elektroden für Grabenkondensatoren
DE4412089A1 (de) Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement
DE4430771C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE19523743C2 (de) Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement
DE4224946A1 (de) Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung
DE19933480A1 (de) Zylindrischer Kondensator und Verfahren für dessen Herstellung
DE10308888B4 (de) Anordnung von Kondensatoren zur Erhöhung der Speicherkapazität in einem Halbleitersubstrat und Verfahren zur Herstellung einer Anordnung
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE4110906A1 (de) Verfahren zum herstellen von zellen mit zumindest einem selbstausgerichteten kondensatorkontakt und zellstruktur mit zumindest einem selbstausgerichteten kondensatorkontakt
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE19748274B4 (de) Verfahren zur Herstellung eines Kondensators
DE4408565A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE4320060B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19832095C1 (de) Stapelkondensator-Herstellungsverfahren
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE4230512A1 (de) Verfahren zur herstellung von halbleiterspeicherelementen
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
DE19710491C2 (de) Herstellungsverfahren für Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8127 New person/name/address of the applicant

Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130101