DE4424933C2 - Verfahren zur Herstellung einer dynamischen Speicherzelle - Google Patents

Verfahren zur Herstellung einer dynamischen Speicherzelle

Info

Publication number
DE4424933C2
DE4424933C2 DE4424933A DE4424933A DE4424933C2 DE 4424933 C2 DE4424933 C2 DE 4424933C2 DE 4424933 A DE4424933 A DE 4424933A DE 4424933 A DE4424933 A DE 4424933A DE 4424933 C2 DE4424933 C2 DE 4424933C2
Authority
DE
Germany
Prior art keywords
oxide film
storage electrode
polysilicon layer
film
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4424933A
Other languages
English (en)
Other versions
DE4424933A1 (de
Inventor
Eui Kyu Ryou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019930013268A external-priority patent/KR970000714B1/ko
Priority claimed from KR1019930015934A external-priority patent/KR950007098A/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4424933A1 publication Critical patent/DE4424933A1/de
Application granted granted Critical
Publication of DE4424933C2 publication Critical patent/DE4424933C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung einer dynamischen Speicherzelle.
Halbleiterspeichervorrichtungen, wie beispielsweise allge­ mein ein Speicher mit freiem Zugriff haben einen hohen Inte­ grationsgrad. Ein Problem besteht jedoch darin, daß sie keine ausreichend hohe Ladungsspeicherkapazität haben. Dies ist deshalb der Fall, weil je höher der Integrationsgrad ist, desto größer ist die Abnahme eines besetzten Bereichs der Speicherzellen, was eine Abnahme des Oberflächenbereichs der Speicherelektroden zur Folge hat. Bei einem in Fig. 1 gezeigten herkömmlichen Fall hat eine Speicherelektrode 11, die eine Speicherzelle zusammen mit einem Feldeffekttransis­ tor bildet, einen Oberflächenbereich, der im Verhältnis zu einer Abnahme des besetzten Bereichs der Speicherzelle eine stark verminderte Oberfläche hat, weil er über dem Feld­ effekttransistor derart gebildet ist, daß er eine ebene Plattenform hat. Die ebene Plattenform der Speicherlektrode führt außerdem zu einer Schwierigkeit bei einer Vergrößerung des Oberflächenbereichs der Speicherelektrode.
Wie in Fig. 1 gezeigt, umfaßt die herkömmliche Halbleiter­ speichervorrichtung einen Feldoxidfilm 2, der auf einem Halbleitersubstrat 1 gebildet ist, einen Gate-Isolierfilm 3 und eine Wortleitung 4, die jeweils an einem Elementbereich des Halbleitersubstrats 1 gebildet sind, Oxidfilmabstandhal­ ter 5, die jeweils auf Seitenwänden der Wortleitung 4 gebil­ det sind und Source- und Drain-Bereiche 6 und 6', die an einem Abschnitt des Halbleitersubstrats 1 gebildet sind, der durch einen Störstellenioneninjektionsprozeß freigelegt ist. Die gesamte frei liegende Oberfläche der resultierenden Struktur ist mit einem eingeebneten Isolierfilm 7 überzogen. Auf dem eingeebneten Isolierfilm 7 ist eine Speicherelek­ trode derart angeordnet, daß sie im Kontakt mit dem Source- Bereich 6 (oder dem Drain-Bereich 6') steht. Über der gesam­ ten frei liegenden Oberfläche der resultierenden Struktur sind ein dielektrischer Film 18 und eine Plattenelektrode 19 aufeinanderfolgend gebildet.
Da die herkömmliche Halbleiterspeichervorrichtung eine Spei­ cherelektrode in Gestalt einer ebenen Platte hat, hat sie eine ausreichende Speicherkapazität, wenn der besetzte Be­ reich der Speicherzelle reduziert wird. Die herkömmliche Halbleiterspeichervorrichtung läßt sich deshalb aufgrund der unzureichenden Ladungsspeicherkapazität nur spärlich mit höherem Integrationsgrad herstellen.
Die Druckschrift US 5,217,914 beschreibt eine integrierte Halbleiterschaltung mit Stapelkondensatorzellen und ein Ver­ fahren zur Herstellung derselben. Jede der Zellen enthält eine elektrische Ladungsspeicherelektrode für die Speicherung elektrischer Ladung und einen Kondensator-Isolierfilm und gegenüberliegende integrierte Plattenelektroden. Die elektri­ sche Ladungsspeicherelektrode besteht im wesentlichen aus einem unteren Abschnitt und einem Teil in einem wenigstens doppelrahmenförmigen Abschnitt, oder wenigstens aus einem säulenförmigen Abschnitt und einem wenigstens einzelrahmen­ förmigen Abschnitt, der den sich von der unteren Fläche aufwärts erhebenden säulenförmigen Abschnitt umgibt. Der auf dem Kondensator abgelagerte Film besteht aus einem dielek­ trischen Materialfilm, der auf allen unteren Ebenen und allen Oberflächen der Ladungsspeicherelektrode abgelagert ist, und er bildet einen Kondensator zusammen mit der gegenüberlieg­ enden Plattenelektrode.
Die Druckschrift DE 42,17,443 A1 enthält ein Herstellungsver­ fahren für einen dreidimensionalen, doppelringförmigen Stapel­ kondensator, der auch als Doppelring-Stapelzelle oder DRSC- Zelle bezeichnet wird. Die DRSC-Ausbildung definiert eine Kondensatorspeichezelle, die aus einer Polysilizium-Speicher­ knotenstruktur mit einem kreisringförmigen oberem Polysilizi­ umbereich gebildet ist, der um einen unteren Bereich zentriert ist, welcher über einen vergrabenen Kontakt Kontakt zu einem aktiven Bereich herstellt. Die Polysilizium-Speicherknoten­ struktur ist unter Zwischenschaltung eines Dielelektrikums von Polysilizium überlagert, um dadurch einen fertigen Kondensator zu bilden. Durch diese Ausbildung wird die Kondensatorplatten­ oberfläche an dem Speicherknoten erheblich vergrößert.
Die Aufgabe der vorliegenden Erfindung besteht deshalb dar­ in, eine Halbleiterspeichervorrichtung zu schaffen, mit der eine ausreichende Speicherkapazität bei trotzdem reduziertem besetzten Speicherzellenbereich erreicht werden kann.
Die vorliegende Erfin­ dung schafft ein Verfahren zur Herstellung einer dynamischen Spei­ cherzelle mit direktem Zugriff, mit den Schritten: Bilden eines eingeebneten Isolierfilms über einem Halbleitersub­ strat, das einen Metalloxidtransistor umfaßt, aufeinander­ folgendes Niederschlagen einer Ätzbarrierenschicht und einer Polysiliciumschicht über dem eingeebneten Isolierfilm und Ätzen eines Abschnitts der Polysiliciumschicht entsprechend einem Kontaktbereich unter Verwendung einer Speicherelekt­ rodenkontaktmaske, wodurch jeweils an Seitenwänden der Poly­ siliciumschicht Polysiliciumabstandhalter gebildet werden, Ätzen eines Abschnitts der Ätzbarrierenschicht entsprechend dem Kontaktbereich und eines Bereichs des eingeebneten Isol­ ierfilms, der unter dem Abschnitt der Ätzbarrierenschicht angeordnet ist, in dem die Polysiliciumschicht und die Poly­ siliciumabstandhalter als Maske verwendet werden, wodurch ein Kontaktloch gebildet wird, durch das der Halbleiter teilweise frei liegt, aufeinanderfolgendes Bilden einer Polysiliciumschicht für eine erste Speicherelektrode und eines ersten Oxidfilms über der gesamten frei liegenden Oberfläche der resultierenden Schicht, Bilden eines Photore­ sistmusters an dem Speicherelektrodenkontaktbereich und eines zweiten Oxidfilms über einem frei liegenden Abschnitt des ersten Oxidfilms, Entfernen des Photoresistmusters, Bilden eines Photoresistmusters für eine Speicherelektroden­ maske, und Entfernen jeweiliger frei liegender Bereiche des zweiten Oxidfilms, des ersten Oxidfilms, der Polysilicium­ schicht für die erste Speicherelektrode und der Polysilic­ umschicht, wodurch ein Speicherelektrodenmuster gebildet wird, Entfernen des Photoresistmusters für die Speicherelek­ trode, Ausbilden einer Polysiliciumschicht für eine zweite Speicherelektrode und jeweiliges Bilden von Abstandhaltern eines dritten Oxidfilms auf Seitenwänden der Polysilicium­ schicht für die zweite Speicherelektrode, Ätzen der Polysi­ liciumschicht für die zweite Speicherelektrode, bis sowohl der zweite Oxidfilm wie die Ätzbarrierenschicht frei liegen, wodurch ein Speicherelektrodenmuster gebildet wird, das eine doppelzylindrische Struktur hat, und Entfernen jeweils ver­ bleibender Abschnitte der dritten Oxidfilmabstandhalter, des zweiten Oxidfilms und des ersten Oxidfilms, Bilden eines di­ elektrischen Films für einen Kondensator über dem Speicher­ elektrodenmuster und Bilden einer Plattenelektrode über dem dielektrischen Film.
Nachfolgend wird die Erfindung anhand der Zeichnung bei­ spielhaft näher erläutert. Es zeigen:
Fig. 1 eine Schnittansicht einer herkömmlichen Halblei­ terspeichervorrichtung;
Fig. 2 eine Schnittansicht einer Ausführungsform der er­ findungsgemäß hergestellten Halbleiterspeichervorrichtung; und
Fig. 3A bis 3E Schnittansichten eines Verfahrens zur Herstellung der Speicherzelle der in Fig. 2 ge­ zeigten Halbleiterspeichervorrichtung.
Die Fig. 1 ist bereits einleitend zum Stand der Technik abgehandelt worden. Nachfolgend wird die Erfindung anhand der Fig. 2 und 3 erläutert.
Fig. 2 zeigt eine Schnittansicht einer Ausführungsform der erfindungsgemäß hergestellten Halbleiterspeichervorrichtung, wobei der Vorrichtung von Fig. 1 entsprechende Bauteile mit denselben Bezugsziffern bezeichnet sind.
Wie in Fig. 2 gezeigt umfaßt die Halbleiterspeichervorrich­ tung ein Halbleitersubstrat 1, das mit einem Feldeffekttran­ sistor an seinem Elementbereich ausgebildet ist, der durch einen Feldoxidfilm 2 bestimmt ist, der auf dem Halbleiter­ substrat 1 angeordnet ist. Über dem Feldeffekttransistor sind ein Isolierfilm 7 und ein Nitridfilm 8 aufeinanderfol­ gend ausgebildet, die aus einem Ätzbarrierenmaterial beste­ hen.
Der Feldeffekttransistor hat eine geringfügig dotierte Drain-Struktur mit einem Diffusionsbereich 6 für den Drain oder die Source, einen anderen Diffusionsbereich 6' für die Source oder den Drain, einen Gate-Oxidfilm 3, der an einem Kanalbereich angeordnet ist, der zwischen den Diffusions­ bereichen 6 und 6' ausgebildet ist, und eine Wortleitung 4, die über dem Gate-Oxidfilm 3 angebracht ist und als Gate- Elektrode dient. Ein Abstandhalter-Oxidfilm 5 ist auf jeder der Seitenwände der Wortleitung 4 ausgebildet. Jeder der Diffusionsbereiche 6 und 6' hat einen (nicht dargestellten) Bereich mit geringer Störstellenkonzentration und einen (nicht gezeigten) Bereich mit hoher Störstellenkonzentra­ tion.
Die Halbleiterspeichervorrichtung umfaßt zusätzlich ein erstes Ladungsspeicherelektrodenmuster 11A, das auf dem Nitridfilm 8 ausgebildet und elektrisch mit dem Diffusions­ bereich 6 verbunden ist, und ein zweites Ladungsspeicher­ elektrodenmuster 17A, das auf dem ersten Ladungsspeicher­ elektrodenmuster 11A ausgebildet ist und eine doppelzylin­ drische Struktur hat. Die ersten und zweiten Ladungsspei­ cherelektrodenmuster 11A und 17A sind miteinander elektrisch verbunden. Über der frei liegenden Oberseite der ersten und zweiten Ladungsspeicherelektrodenmuster 11A und 17A ist ein dielektrischer Film 18 und eine Plattenelektrode 19 aufein­ anderfolgend ausgebildet.
Die Fig. 3A bis 3E zeigen jeweils Schnittansichten eines Verfahrens zur Herstellung der Speicherzelle der Halbleiter­ speichervorrichtung mit dem vorstehend beschriebenen Aufbau in Übereinstimmung mit der Ausführungsform der vorliegenden Erfindung. In den Fig. 3A bis 3E sind den Elementen von Fig. 2 entsprechende Elemente mit denselben Bezugsziffern be­ zeichnet.
Gemäß diesem Verfahren wird ein Halbleitersubstrat 1, wie in Fig. 3A gezeigt, mit einer P-Quelle oder N-Quelle zuberei­ tet. Auf der Oberseite des Halbleitersubstrats 1 wird unter Verwendung eines LOCOS-Prozesses ein Feldoxidfilm 2 aufge­ wachsen. Durch den Feldoxidfilm 2 werden an der Oberseite des Halbleitersubstrats 1 Elementbereiche bestimmt. An jedem Elementbereich des Halbleitersubstrats 1 sind ein Gate-Oxid­ film 3 und ein Wortleitungsmuster 4 aufeinanderfolgend nie­ dergeschlagen. Daraufhin werden Störstellenionen vom N-Typ (oder P-Typ) in geringer Konzentration in einen Abschnitt jedes Elementbereichs implantiert, der zwischen benachbarten Wortleitungsmustern 4 frei liegt, wodurch ein Diffusions­ bereich mit geringer Störstellenkonzentration an der Ober­ seite des Halbleitersubstrats 1 gebildet wird. Nach Beendung der Implantation der Störstellenionen geringer Konzentration wird ein Abstandhalter-Oxidfilm 5 auf jeder Seitenwand jedes Wortleitungsmusters 4 ausgebildet. Darauffolgend werden Störstellenionen vom N-Typ (oder P-Typ) in hoher Konzentra­ tion in einen Abschnitt des Halbleitersubstrats 1 implan­ tiert, der zwischen benachbarten Abstandhalter-Oxidfilmen 5 frei liegt, wodurch unter dem Diffusionsbereich mit geringer Konzentration ein Diffusionsbereich mit hoher Konzentration gebildet wird. Diese Diffusionsbereiche geringer und hoher Konzentration bilden jeweils Diffusionsbereiche 6 und 6' jeder LDD-Struktur. Zusammen mit diesen Diffusionsbereichen 6 und 6' bildet jedes entsprechende Wortleitungsmuster 4 einen Feldeffekttransistor. Die Herstellung eines derartigen Feldeffekttransistors erfolgt in derselben Weise wie bei dem herkömmlichen Herstellungsverfahren für eine Speicherzelle.
Ein Isolier-Oxidfilm 7 wird daraufhin über dem Abschnitt des Halbleitersubstrats 1 niedergeschlagen, auf dem der Feld­ effekttransistor ausgebildet ist, um eine Zwischenschicht­ isolierung zu erhalten. Der Isolier-Oxidfilm 7 hat eine eingeebnete Oberfläche, die durch einen vollflächigen Ätz­ prozeß gebildet ist. Über der eingeebneten Oberfläche des Isolier-Oxidfilms 7 sind aufeinanderfolgend ein Nitridfilm 8 und ein Polysiliciumfilm 9 mit vorbestimmten Dicken jeweils ausgebildet. Der Nitridfilm 8 dient als Ätzbarriere, während der Polysiliciumfilm 9 als Maske für einen darauffolgenden Schritt verwendet wird. Ein Polysiliciumabstandshalter 10 wird daraufhin auf jeder der Seitenwände des Polysilicium­ films 9 ausgebildet. Jeder Polysiliciumabstandshalter 10 wird durch anisotropes Ätzen eines vorbestimmten Abschnitts des Polysiliciumfilms 9 gebildet.
Über die gesamte frei liegende Oberfläche der resultierenden Struktur, einschließlich dem Polysiliciumfilm 9 und dem Polysiliciumabstandshalter 10 wird eine erste Ladungsspei­ cherelektrodenschicht 11 derart ausgebildet, daß sie mit dem Diffusionsbereich 6 für die Source (oder den Drain) elek­ trisch verbunden ist. Die Ausbildung der ersten Ladungsspei­ cherelektrodenschicht 11 wird durch Entfernen eines Ab­ schnitts des Nitridfilms 8 erhalten, der zwischen benach­ barten Polysiliciumabstandhaltern 10 und einem Abschnitt des Isolieroxidfilms 7 frei liegt, der unter dem frei liegenden Abschnitt des Nitridfilms 8 zur Ausbildung eines Kontakt­ lochs ausgebildet ist, durch das der Diffusionsbereich 6 für die Source oder den Drain frei liegt, durch Niederschlagen eines Polysiliciumfilms über der gesamten frei liegenden Oberfläche der resultierenden Struktur einschließlich dem Kontaktloch mit einer bestimmten Dicke, und durch Implan­ tieren von Störstellenionen in den Polysiliciumfilm.
In diesem Fall wird bemerkt, daß deshalb, weil das Kontakt­ loch durch Verwendung der Polysiliciumabstandhalter 10 aus­ gebildet wird, benachbarte Wortleitungen 4 einen Raum oder Zwischenraum haben können, der der Ausdehnung des minimalen Musters entspricht. Der Nitridfilm 8 hat eine höhere Ätzse­ lektivität als diejenige der Polysiliciumschicht, und der Polysiliciumabstandhalter 10 dient als die Ätzbarriere.
Ein erster Oxidfilm 12 wird daraufhin über die erste La­ dungsspeicherelektrodenschicht 11, wie in Fig. 3B gezeigt, niedergeschlagen. Daraufhin wird ein Photoresistmuster 10 lediglich an einem Speicherelektrodenkontaktbereich des ersten Oxidfilms 12 gebildet. Ein zweiter Oxidfilm 14 wird über einen Bereich des ersten Oxidfilms aufgewachsen, der nach der Bildung des Photoresistmusters 13 frei liegt. Der zweite Oxidfilm 14 wird auf dem ertsen Oxidfilm 12 unter Verwendung eines Flüssigphasenniederschlags(LPD)-Prozesses selektiv gebildet.
Nach der Beendung des in Fig. 3B gezeigten Schritts wird das Photoresistmuster 13 entfernt, wodurch ein Abschnitt des ersten Oxidfilms 12 freigelegt wird, der unter dem Photore­ sistmuster 13, wie in Fig. 3C gezeigt, angeordnet ist. Der frei liegende Abschnitt des ersten Oxidfilms 12 wird dar­ aufhin geätzt, wodurch die erste Ladungsspeicherelektroden­ schicht 11 teilweise freigelegt wird. Während des Ätzens des ersten Oxidfilms 12 wird der zweite Oxidfilm 14 ebenfalls auf eine vorbestimmte Tiefe geätzt. Darauffolgend wird ein Photoresistmuster 15 für eine Speicherelektrodenmaske über eine vorbestimmte Weite der gesamten frei liegenden Ober­ fläche der resultierenden Struktur gebildet. Abschnitte des zweiten Oxidfilms 14, des ersten Oxidfilms 12, der ersten Ladungsspeicherelektrodenschicht 11 und der Polysilicium­ schicht 9, die nach der Bildung des Photoresistmusters 15 frei liegen, werden daraufhin geätzt, wodurch ein erstes Ladungsspeicherelektrodenmuster 11A gebildet wird.
Daraufhin wird das Photoresistmuster 15 für die Speicher­ elektrodenmaske entfernt. Über der gesamten frei liegenden Oberfläche der resultierenden Struktur wird eine zweite Ladungsspeicherelektrodenschicht 17 unter Verwendung eines Niederschlagprozesses, wie in Fig. 3D gezeigt, gebildet. Die zweite Ladungsspeicherelektrodenschicht 17 besteht aus einer dotierten Polysiliciumschicht. Daraufhin wird ein Oxidfilm­ abstandhalter 16 auf jeder der Seitenwände der zweiten La­ dungsspeicherrelektrodenschicht 17 gebildet. Die Ausbildung der Oxidfilmabstandhalter 16 wird durch Niederschlagen eines dritten Oxidfilms über der zweiten Ladungsspeicherelektro­ denschicht 17 erhalten, woraufhin der dritte Oxidfilm über die gesamte Oberfläche geätzt wird.
Abschnitte der zweiten Ladungsspeicherelektrodenschicht 17, die nach der Bildung der in Fig. 3D gezeigten Oxidfilmab­ standhalter 16 frei liegen, werden daraufhin geätzt, bis sowohl der zweite Oxidfilm 14 wie der Nitridfilm 8 freige­ legt sind. Durch diesen Ätzschritt wird ein zweites Ladungs­ speicherelektrodenmuster 17a erhalten, das eine doppelzylin­ drische Struktur hat, wie in Fig. 3E gezeigt. Das zweite Ladungsspeicherelektrodenmuster 17a bildet eine Speicher­ elektrode 20 zusammen mit der Polysiliciumschicht 9, dem Polysiliciumabstandhalter 10 und dem ersten Ladungsspeicher­ elektrodenmuster 11A. Nach Beendung des Ätzens der zweiten Ladungsspeicherelektrodenschicht 17 werden der dritte Oxid­ filmabstandhalter 16, der zweite Oxidfilm 14 und der erste Oxidfilm 12 unter Verwendung eines Ätzprozesses vollständig entfernt, wodurch die gesamte Oberfläche der Speicherelek­ trode 20 freigelegt wird. Über der freigelegten gesamten Fläche der Speicherelektrode 20 werden aufeinanderfolgend ein dielektrischer Film 18 und eine Plattenelektrode 19 gebildet. In manchen Fällen kann die Bildung der Oxidfilm­ abstandhalter 16, die durch den in Fig. 3D gezeigten Schritt ausgeführt wird, weggelassen werden. In diesem Fall werden Kantenbereiche des unteren Endes der Speicherelektrode 20 entfernt.
Wie aus der vorstehenden Beschreibung hervorgeht, schafft die vorliegende Erfindung eine Halbleiterspeichervorrichtung mit Speicherzellen, von denen jede eine Speicherelektrode doppelzylindrischer Form hat, die dazu in der Lage ist, einen Oberflächenbereich zu haben, der deut­ lich größer ist als die besetzten Bereiche der Speicherzel­ le. Durch dieses Merkmal kann die Halbleiterspeichervorrich­ tung eine ausreichende Ladungsspeicherkapazität bei hohem Integrationsgrad haben. Die Halbleiterspeichervorrichtung stellt deshalb eine Verbesserung hinsichtlich der Zuverläs­ sigkeit bei hohem Integrationsgrad dar.

Claims (2)

1. Verfahren zur Herstellung einer dynamischen Speicher­ zelle mit direktem Zugriff, mit den Schritten:
  • - Bilden eines eingeebneten Isolierfilms (7) über einem Halbleitersubstrat (1), das einen Metalloxidtransistor umfaßt, aufeinanderfolgendes Niederschlagen einer Ätzbarrierenschicht (8) und eine Polysiliciumschicht (9) über dem eingeebneten Isolierfilm (7) und Ätzen eines Abschnitts der Polysiliciumschicht (9) entsprechend einem Kontaktbereich unter Verwendung einer Spei­ cherelektrodenkontaktmaske, wodurch jeweils an Seitenwänden der Polysiliciumschicht (9) Polysilicium­ abstandhalter (10) gebildet werden,
  • - Ätzen eines Abschnitts der Ätzbarrierenschicht (8) entsprechend dem Kontaktbereich und eines Bereichs des eingeebneten Isolierfilms (7), der unter dem Ab­ schnitt der Ätzbarrierenschicht (8) angeordnet ist, in dem die Polysiliciumschicht (9) und die Polysilicium­ abstandhalter (10) als Maske verwendet werden, wodurch ein Kontaktloch gebildet wird, durch das der Halb­ leiter teilweise frei liegt,
  • - aufeinanderfolgendes Bilden einer Polysilicium­ schicht für eine erste Speicherelektrode (11) und eines ersten Oxidfilms (12) über der gesamten frei liegenden Oberfläche der resultierenden Schicht, Bilden ei­ nes Photoresistmusters (13) an dem Speicherelektroden­ kontaktbereich und eines zweiten Oxidfilms (14) über einem frei liegenden Abschnitt des ersten Oxid­ films (12),
  • - Entfernen des Photoresistmusters (13), Bilden eines Photoresistmusters (15) für eine Speicherelektrodenmas­ ke, und Entfernen jeweiliger frei liegender Be­ reiche des zweiten Oxidfilms (14), des ersten Oxid­ films (12), der Polysiliciumschicht für die erste Spei­ cherelektrode (11) und der Polysilicumschicht (9), wodurch ein Speicherelektrodenmuster gebildet wird,
  • - Entfernen des Photoresistmusters (15) für die Speicher­ elektrode, Ausbilden einer Polysiliciumschicht für eine zweite Speicherelektrode (17) und jeweiliges Bil­ den von Abstandhaltern eines dritten Oxidfilms (16) auf Seitenwänden der Polysiliciumschicht für die zwei­ te Speicherelektrode (17),
  • - Ätzen der Polysiliciumschicht für die zweite Spei­ cherelektrode (17), bis sowohl der zweite Oxidfilm (14) wie die Ätzbarrierenschicht (8) frei liegen, wodurch ein Speicherelektrodenmuster gebildet wird, das eine doppelzylindrische Struktur hat, und
  • - Entfernen jeweils verbleibender Abschnitte der dritten Oxidfilmabstandhalter (16), des zweiten Oxid­ films (14) und des ersten Oxidfilms (12), Bilden eines di­ elektrischen Films (18) für einen Kondensator über dem Speicherelektrodenmuster und Bilden einer Platten­ elektrode (19) über dem dielektrischen Film (18).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ätzbarriere (8), die unter dem Speicherelektrodenmuster angeordnet ist, nach der Entfernung des dritten Oxid­ filmabstandhalters (16), des zweiten Oxidfilms (14) und des er­ sten Oxidfilms (12) entfernt wird.
DE4424933A 1993-07-14 1994-07-14 Verfahren zur Herstellung einer dynamischen Speicherzelle Expired - Fee Related DE4424933C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019930013268A KR970000714B1 (ko) 1993-07-14 1993-07-14 반도체 기억장치 및 그 제조방법
KR1019930015934A KR950007098A (ko) 1993-08-17 1993-08-17 디램셀 제조방법

Publications (2)

Publication Number Publication Date
DE4424933A1 DE4424933A1 (de) 1995-01-26
DE4424933C2 true DE4424933C2 (de) 2001-04-12

Family

ID=26629782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4424933A Expired - Fee Related DE4424933C2 (de) 1993-07-14 1994-07-14 Verfahren zur Herstellung einer dynamischen Speicherzelle

Country Status (3)

Country Link
US (1) US5468670A (de)
JP (1) JP2637045B2 (de)
DE (1) DE4424933C2 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000229B1 (ko) * 1993-08-30 1997-01-06 현대전자산업 주식회사 디램 캐패시터의 제조방법
US5543346A (en) * 1993-08-31 1996-08-06 Hyundai Electronics Industries Co., Ltd. Method of fabricating a dynamic random access memory stacked capacitor
KR960016486B1 (ko) * 1993-08-31 1996-12-12 현대전자산업 주식회사 디램 캐패시터 및 그 제조방법
KR950014980A (ko) * 1993-11-19 1995-06-16 김주용 반도체 소자의 캐패시터 형성방법
KR100231593B1 (ko) * 1993-11-19 1999-11-15 김주용 반도체 소자의 캐패시터 제조방법
KR100261962B1 (ko) * 1993-12-31 2000-07-15 김영환 데이타 출력버퍼
KR100195835B1 (ko) * 1994-03-03 1999-06-15 김영환 트랜지스터 형성방법
US5640338A (en) * 1995-12-07 1997-06-17 Hyundai Electronics Industries Co. Ltd. Semiconductor memory device
US5814526A (en) * 1996-06-14 1998-09-29 Vanguard International Semiconductor Corporation Method of forming a DRAM stacked capacitor with a two step ladder storage node
GB2324409A (en) * 1996-08-07 1998-10-21 United Microelectronics Corp Method of forming data storage capacitors in dynamic random access memory cells
TW366592B (en) * 1996-08-16 1999-08-11 United Microelectronics Corp DRAM memory and the manufacturing method for the memory cells
EP0825650A3 (de) * 1996-08-21 2003-05-21 Texas Instruments Inc. DRAM-Zelle mit Stapel-Kondensator
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US5710074A (en) * 1996-10-18 1998-01-20 Vanguard International Semiconductor Corporation Increased surface area of an STC structure via the use of a storage node electrode comprised of polysilicon mesas and polysilicon sidewall spacers
US5716883A (en) * 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US5726086A (en) * 1996-11-18 1998-03-10 Mosel Vitelic Inc. Method of making self-aligned cylindrical capacitor structure of stack DRAMS
US6238971B1 (en) 1997-02-11 2001-05-29 Micron Technology, Inc. Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures
US5792693A (en) * 1997-03-07 1998-08-11 Vanguard International Semiconductor Corporation Method for producing capacitors having increased surface area for dynamic random access memory
NL1006113C2 (nl) * 1997-05-22 1998-11-25 United Microelectronics Corp Werkwijze voor het vormen van een data-opslagcondensator in een DRAM-cel.
US5728618A (en) * 1997-06-04 1998-03-17 Vanguard International Semiconductor Corporation Method to fabricate large capacitance capacitor in a semiconductor circuit
US5926710A (en) * 1997-10-23 1999-07-20 Vanguard International Semiconductor Corporation Method for making dynamic random access memory cells using a novel stacked capacitor process
TW386306B (en) * 1998-03-09 2000-04-01 Mosel Vitelic Inc Process for increasing surface area of capacitance and structure of such a capacitance
TW363272B (en) * 1998-04-20 1999-07-01 United Microelectronics Corp Manufacturing method of capacitors used for memory cells of DRAM
EP0977257A3 (de) * 1998-07-30 2003-09-10 Texas Instruments Incorporated DRAM-Zelle mit Stapelkondensator und Verfahren zur Herstellung derselben
US6087216A (en) * 1998-11-18 2000-07-11 United Microelectronics Corp. Method of manufacturing DRAM capacitor
US6717201B2 (en) * 1998-11-23 2004-04-06 Micron Technology, Inc. Capacitor structure
TW410439B (en) * 1999-04-15 2000-11-01 Taiwan Semiconductor Mfg Method of manufacturing capacitors with twin-tub structure
US6133090A (en) * 1999-05-27 2000-10-17 United Semiconductor Corp Method of fabricating cylindrical capacitor
JP2001203333A (ja) * 2000-01-19 2001-07-27 Nec Corp 半導体装置の製造方法
US6927169B2 (en) 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
US7282278B1 (en) 2003-07-02 2007-10-16 Seagate Technology Llc Tilted recording media with L10 magnetic layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102820A (en) * 1990-06-29 1992-04-07 Oki Electric Industry Co., Ltd. Manufacturing method for semiconductor memories
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
DE4217443A1 (de) * 1991-06-07 1992-12-10 Micron Technology Inc Verfahren zur herstellung einer dram-anordnung
US5217914A (en) * 1990-04-10 1993-06-08 Matsushita Electric Industrial Co., Ltd. Method for making semiconductor integration circuit with stacked capacitor cells

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321062A (ja) * 1989-06-19 1991-01-29 Toshiba Corp 半導体記憶装置
JP2523981B2 (ja) * 1989-11-01 1996-08-14 松下電器産業株式会社 半導体装置の製造方法
JP3120462B2 (ja) * 1990-04-10 2000-12-25 松下電器産業株式会社 半導体集積回路装置及びその製造方法
US5137842A (en) * 1991-05-10 1992-08-11 Micron Technology, Inc. Stacked H-cell capacitor and process to fabricate same
KR940016805A (ko) * 1992-12-31 1994-07-25 김주용 반도체 소자의 적층 캐패시터 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
US5217914A (en) * 1990-04-10 1993-06-08 Matsushita Electric Industrial Co., Ltd. Method for making semiconductor integration circuit with stacked capacitor cells
US5102820A (en) * 1990-06-29 1992-04-07 Oki Electric Industry Co., Ltd. Manufacturing method for semiconductor memories
DE4217443A1 (de) * 1991-06-07 1992-12-10 Micron Technology Inc Verfahren zur herstellung einer dram-anordnung

Also Published As

Publication number Publication date
JPH07147331A (ja) 1995-06-06
JP2637045B2 (ja) 1997-08-06
US5468670A (en) 1995-11-21
DE4424933A1 (de) 1995-01-26

Similar Documents

Publication Publication Date Title
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE2502235C2 (de)
DE3785317T2 (de) Matrix hoher Packungsdichte aus dynamischen VMOS RAM.
DE4201520A1 (de) Verfahren zur herstellung einer dram-anordnung
DE4236814A1 (de)
EP0788165A2 (de) Speicherzellenanordnung und Verfahren zu deren Herstellung
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE102004009597A1 (de) Verfahren zur Herstellung einer Halbleiterbaugruppe
DE10153765A1 (de) Verfahren zur Herstellung einer Dram-Zelle mit einem tiefen Graben
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE19509846A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3931711A1 (de) Dynamische random-access-speicherzelle und verfahren zur herstellung
DE4139489C2 (de) Dynamische Halbleiterspeichervorrichtung sowie Verfahren zur Herstellung derselben
DE3930016A1 (de) Halbleitereinrichtung mit feldabschirmtrennung
DE2703013A1 (de) Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
WO2000019529A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE4303059B4 (de) Stapel-Graben-DRAM-Zelle
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE3927176C2 (de)
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE4125199C2 (de) Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix
DE4113999A1 (de) Integrierte halbleitereinrichtung und herstellungsverfahren fuer diese

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee