DE60208357T2

DE60208357T2 - Vorrichtung zum Messen des Ruhestromes einer elektronischen Vorrichtung

Info

Publication number: DE60208357T2
Application number: DE60208357T
Authority: DE
Inventors: Hans Manhaeve; Stefaan Kerckenaere; Bohumil Straka
Original assignee: Q-STAR TEST NV; Star Test N V Q
Current assignee: Q-STAR TEST NV; Star Test N V Q
Priority date: 2002-07-03
Filing date: 2002-07-03
Publication date: 2006-09-14
Anticipated expiration: 2022-07-04
Also published as: DE60223730D1; US6927592B2; EP1378758B1; DE60208357D1; EP1635183B1; US7315180B2; EP1378758A1; US20040046576A1; DE60223730T2; US20050156619A1; EP1635183A1; ATE314658T1

Description

Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine Vorrichtung zum Messen des Ruhestroms (I_DDQ), der durch eine elektronische Vorrichtung wie etwa eine CMOS-Vorrichtung oder eine integrierte Schaltung gezogen wird, wenn die Vorrichtung durch eine Versorgungsspannung (V_DD) angetrieben wird.
Stand der Technik
Integrierte Schaltungen müssen gründlich geprüft werden. Der Strom, der durch eine angetriebene CMOS-Vorrichtung oder eine integrierte Schaltung gezogen wird, wenn sich diese nicht im Schaltmodus befindet, wird als der durch das Symbol I_DDQ beschriebene "Ruhestrom" bezeichnet. Es ist bekannt, dass der Wert dieses Stroms ein sehr empfindliches Kriterium zum Identifizieren eines möglichen Fehlfunktionierens der integrierten Schaltung ist. Die Feststellung des I_DDQ-Pegels, und der Vergleich dieses Pegels mit einem Bezug, gestatten, dass hinsichtlich der Qualität der Vorrichtung unter Prüfung eine einfache Entscheidung von "Pass/Fail" getroffen wird. Bis jetzt wurden mehrere Vorrichtungen und Verfahren zur I_DDQ-Messung beschrieben.

– Das Dokument EP-A-672 911 beschreibt eine I_DDQ-Prüfvorrichtung für eine CMOS-Vorrichtung, wobei die Prüfvorrichtung eine stabilisierte Spannungsquelle und einen Strommessschaltkreis, der mit der Quelle gekoppelt ist, umfasst.
– Das Dokument WO-A-9 815 844 betrifft ein Verfahren zur Untersuchung einer integrierten Schaltung, wobei der Versorgungsstrom durch Messen der Spannung über einen Abschnitt der Versorgungsleitung, durch die dieser Versorgungsstrom fließt, gemessen wird.
– Das Dokument EP-A-811 850 betrifft ein System für die Messung eines Versorgungsstroms eines elektronischen Schaltkreises, das einen Umgehungsschalter mit einem Dummytransistor zur Vermeidung einer Ladungsübertragung umfasst.
– Das Dokument EP-A-1 107 013 betrifft eine Vorrichtung zur Prüfung einer Versorgungsverbindung einer elektronischen Vorrichtung, wobei die Prüfvorrichtung einen Stromspiegel umfasst.

Auf welche Weise auch immer der Ruhestrom festgestellt und/oder gemessen wird, ist es eines der Hauptthemen der I_DDQ-Messung, dass zweckbestimmte I_DDQ-Überwachungen einen sehr niedrigen Ruhestrom (in der Größenordnung von Milliampere) messen müssen, während sie fähig sein müssen, den hohen Übergangsstrom (etwa eine Million mal höher; in der Größenordnung von Ampere), der erzeugt wird, wenn ein neuer Prüfvektor an eine Vorrichtung unter Prüfung (DUT) angelegt wird, zu liefern. Ein Prüfvektor ist als ein digitaler Eingang an die DUT definiert, der während eines Taktzyklus der DUT angelegt wird und verursacht, dass ein oder mehrere Transistoren an der DUT arbeiten, was einen digitalen Ausgang ergibt.
Wenn der Prüfvektor angelegt wird, werden die Eingänge der DUT verändert, was die interne Logik umdreht. Während des Umschaltens der Logik werden interne Kapazitäten geladen und entladen, was als eine Spitze im Versorgungsstrom erscheint. Dies wird gewöhnlich durch Einsetzen eines Umgehungsschalters gelöst, der vor der Übergangsspitze eingeschaltet wird. Der Umgehungsschalter stellt zusammen mit dem DUT-Entkopplungskondensator C_H sicher, dass der Betrieb der DUT während dieses kritischen Zeitraums nicht beeinflusst wird. Die Umgehung, die einen niedrigen R_IN-Widerstand aufweist, verhindert, dass die DUT-Versorgung auf einen niedrigen Wert fällt, der die DUT in einen unbekann ten Zustand bringen könnte, als dessen Folge der Prüfvektor nicht länger gültig sein würde. Als Umgehungsschalter wird gewöhnlich ein Leistungs-MOSFET verwendet. Durch das Wählen eines MOSFET-Schalters mit einem niedrigen Ein-Widerstand kann der Spannungsabfall aufgrund seines inhärenten Ein-Widerstands bei einem Mindestwert gehalten werden. Unglücklicherweise zeigen MOSFET-Schalter parasitäre Kapazitäten, die bei einer hohen Geschwindigkeit in Betracht gezogen werden müssen. Die Ladungseinspeisung des MOSFET erzeugt eine Spannungsspitze, wenn er am Ende des Umgehungsmodus abgeschaltet wird. Das Einschwingen braucht Zeit und verlängert den Messzeitraum. Diese Spitze kann momentane Spannungsabfälle von 5 bis 10% verursachen, die den Betrieb der DUT bei hohen Geschwindigkeiten beeinflussen können. Die Herausforderung ist das Umgehen mit diesen Störeffekten, die eine unerwünschte Taktdurchführung erzeugen, und daher das Verhindern, dass der geschaltete Schaltkreis durch das Steuersignal beeinflusst wird.
Bis jetzt wurden viele Ladungseinspeisungsauslöschungstechniken gefunden. Sie beruhen größtenteils auf einem Dummyschalter oder -kondensator, wie etwa zum Beispiel im Dokument EP-A-811 850. Diese Lösungen sind in den folgenden Dokumenten ausführlich beschrieben:

– "On Charge Injection in Analog MOS Switches and Dummy Switch Compensation Techniques", C. Eichenberger, W. Guggenbuhl, IEEE Transactions on Circuits and Systems, Seite 256 bis 264, Band 37, Nr. 2, Februar 1990.
– "Dummy Transistor Compensation of Analog MOS Switches", C. Eichenberger, W. Guggenbuhl, IEEE Journal of Solid-State Circuits, Band 24, Nr. 4, Seite 1143 bis 1146, August 1989.

Der Dummy wird gewöhnlich durch einen entgegengesetzten Takt angetrieben und gleicht somit die Ladungsein speisung durch die entgegengesetzte Ladungseinspeisung aus, was zur Auslöschung führt. Der Hauptnachteil ist, dass die Auslöschung von der richtigen Anpassung und der tatsächlichen Art des MOSFET abhängt. Diese Techniken können in Gestaltungen mit diskreten Komponenten nicht angewendet werden, da einzelne Komponenten eine viel höhere Streuung von Parametern als angepasste Komponenten auf einem Chip aufweisen.
Im Artikel "A fully digital controlled Off-Chip I_DDQ measurement unit", Straka et al., 1998, ist eine Messeinheit offenbart, die aufgrund eines Hilfsschaltkreises, der die Spitzen in Vergleich mit einem nicht kompensierten Umgehungsschalter ungefähr um das fünf- bis zehnfache verringert, eine verringerte Empfindlichkeit gegenüber einer Ladungseinspeisung zeigt. Im Besonderen wird die Kompensation durch eine besondere Gestaltung des MOSFET-Umgehungsschalters und des Inverters oder Treiberfolgereglers, durch den der Schalter aktiviert wird, erreicht. Ein derartiger Inverter oder Treiberfolgeregler besteht im Grunde aus einer Serienschaltung von zwei Transistoren, deren Gates oder Basen an einen Taktimpuls angeschlossen sind. Nach dem angeführten Artikel sind die fraglichen Transistoren nicht auf die Erde bezogen, sondern an den Abzug des MOSFET-Schalters angeschlossen, wodurch eine Ladungskompensationswirkung (siehe weiter unten in der Beschreibung) erreicht wird. Doch die Überschwingspitzen werden nicht beseitigt, und sie können besonders für niedrige I_DDQ-Strompegel falsche Überstromalarme verursachen.
Aufgaben der Erfindung
Die vorliegende Erfindung zielt darauf ab, eine Vorrichtung zur I_DDQ-Überwachung von elektronischen Vorrichtungen bereitzustellen, die Mittel zur Verringerung des Einflusses von parasitären Kapazitäten des Umgehungsschalters umfasst. Die Vorrichtung der Anmeldung ist dazu fähig, so wohl in Anwendungen auf einem Chip als auch bei Anwendungen, die sich nicht auf einem Chip befinden, verwendet zu werden.
Kurzdarstellung der Erfindung
Die vorliegende Erfindung betrifft eine Vorrichtung zum Messen des Versorgungsstroms (I_DDQ) an eine elektronische Vorrichtung unter Prüfung DUT, die durch eine Versorgungsspannung (V_DUT) angetrieben wird, wobei die Messvorrichtung in einer Versorgungsleitung zwischen der Versorgungsspannung und der Vorrichtung unter Prüfung angeordnet ist, wobei die Messvorrichtung eine Strommesseinheit CMU, und eine Stromumgehungseinheit oder CBU in Parallelschaltung mit der CMU umfasst, wobei die CBU einen Leistungs-MOSFET im Pfad zwischen der Versorgungsspannung (V_DUT) und der DUT umfasst, wobei die CBU ferner ein Mittel zum Empfangen eines Taktsignals umfasst, das eine Aufeinanderfolge von hohen und niedrigen Zuständen ist, wobei die CBU zwei Transistoren umfasst, die durch eine Serienschaltung verbunden sind und an ihren Gates oder Basen das Taktsignal empfangen, und wobei das Gate des MOSFET an die Serienschaltung angeschlossen ist, und die dadurch gekennzeichnet ist, dass zwischen einer anderen Klemme als dem Gate oder der Basis eines der Transistoren in Serie und der Quelle des MOSFET eine Verbindung vorhanden ist.
Nach einer ersten Ausführungsform sind die beiden Transistoren jeweils ein P-MOS-Transistor und ein N-MOS-Transistor.
Nach einer zweiten Ausführungsform sind die beiden Transistoren Bipolartransistoren, ein PNP-Transistor bzw. ein NPN-Transistor.
Die beiden Transistoren in Serie können als ein Inverter oder als ein Folgetreiber angeordnet sein.
Die CBU kann ferner eine Diode umfassen, die in Parallelschaltung mit dem MOSFET-Schalter gekoppelt ist.
Jede beliebige Vorrichtung nach der Erfindung kann ferner eine Verarbeitungseinheit umfassen, die mit der Strommesseinheit und einer Ausgabevorrichtung in Verbindung steht und fähig ist, einen gemessenen I_DDQ-Wert von der CMU zu erlangen, und dadurch gekennzeichnet sein, dass die Verarbeitungseinheit fähig ist, Verarbeitungstätigkeiten an der Messung durchzuführen.
Diese Verarbeitungstätigkeiten werden vorzugsweise aus der Gruppe gewählt, die aus Folgendem besteht:

– Subtrahieren eines gemessenen I_DDQ-Werts von einem Bezugswert oder umgekehrt,
– Vergleichen eines gemessenen I_DDQ-Werts mit einem Bezugswert und Erzeugen eines Pass/Fail-Signals auf der Basis des Ergebnisses des Vergleichs,
– Subtrahieren eines gemessenen I_DDQ-Werts von einem vorher gemessenen I_DDQ-Wert,
– Vergleichen eines berechneten Werts, der aus dem Subtrahieren eines gemessenen I_DDQ-Werts von einem vorher gemessenen I_DDQ-Wert oder umgekehrt, oder aus dem Subtrahieren eines gemessenen I_DDQ-Werts von einem Bezugswert oder umgekehrt stammt, mit einem Bezugswert und Erzeugen eines Pass/Fail-Signals auf der Basis des Ergebnisses des Vergleichs.

Eine Vorrichtung der Erfindung kann von der Vorrichtung unter Prüfung getrennt sein oder in die Vorrichtung unter Prüfung aufgenommen sein.
Kurze Beschreibung der Zeichnungen
1 stellt eine schematische Ansicht einer I_DDQ-Überwachung nach der Erfindung dar.
2 veranschaulicht die parasitären Kapazitäten C_gd und C_gs eines Leistungs-MOSFET-Transistors.
3 veranschaulicht das Prinzip eines Abtast- und Halteschaltkreises.
4 veranschaulicht einen Umgehungsschalter, wie er in Anwendungen des Stands der Technik verwendet wird.
5 zeigt vier Ausführungsformen eines Umgehungsschalters nach der vorliegenden Erfindung.
6 veranschaulicht das Ergebnis eines auf einer Simulation beruhenden Vergleichs zwischen einem Umgehungsschalter des Stands der Technik und einem Umgehungsschalter der Erfindung.
7 stellt eine Vorrichtung nach einer bevorzugten Ausführungsform der Erfindung dar.
8a und 8b stellen Diagramme dar, die die Wirksamkeit der durch die Erfindung erhaltenen Ladungskompensation veranschaulichen.
Ausführliche Beschreibung der Erfindung
1 veranschaulicht eine schematische Ansicht einer I_DDQ-Überwachungsvorrichtung oder einfach einer "Überwachung" 1 nach der Erfindung. In dieser Figur ist die Überwachung als eine getrennte Vorrichtung dargestellt, die zum Beispiel als eine Lastleiterplatte in die Prüfausrüstung aufgenommen werden kann. Es wird betont, dass die gleiche Überwachung als eine Vorrichtung auf einem Chip gestaltet werden kann.
Die Überwachung 1 ist durch zwei Klemmen 2 und 3 zwischen einer Versorgungsspannungsquelle 4 und der Vorrichtung unter Prüfung DUT 5 angeschlossen. Die Versorgungsspannung V_DUT an der Klemme 2 sollte, mit einem Minimalfehler, auch an der Klemme 3 vorhanden sein, um eine maximale Transparenz der Überwachung 1 zu schaffen.
Die Messung des I_DDQ wird durch die Strommesseinheit CMU während eines Nichtschaltezustands der DUT durchgeführt. Prüfvektoren 7 werden durch die Prüfausrüstung 8 mit einer gegebenen Taktfrequenz an die DUT angelegt. Die CMU 6 kann eine Einheit sein, die nach dem Prinzip der stabilisierten Spannungsquelle oder nach jedem beliebigen anderen Messverfahren des Stands der Technik arbeitet. Eine Stromumgehungseinheit CBU 20 ist in Parallelschaltung zur CMU 6 angeordnet. Die CBU 20 umfasst vorzugsweise einen Leistungs-MOSFET, der vor dem Auftreten der Übergangsspitze, die sich aus der Schalttätigkeit der DUT ergibt, geschlossen werden kann. Diese Übergangsspitze tritt auf, wenn ein Prüfvektor an die DUT angelegt wird, oder wenn das Anlegen eines Taktzyklus des Betriebstakts der DUT verursacht, dass die DUT ihren Zustand verändert. Zwischen den Übergangsspitzen und für die gewünschten Messzustände ist der MOSFET normalerweise geöffnet, um den Ruhestrom I_DDQ durch die Strommesseinheit CMU 6 zu senden.
Die CBU 20 der Erfindung ist in Bezug auf den Stand der Technik neu und erfinderisch, und in den folgenden Absätzen ausführlicher beschrieben. Der Betrieb der CBU 20 wird durch die Verarbeitungseinheit 9 über Steuersignale 10 und 11 gesteuert. Im Besonderen steuert die Verarbeitungseinheit 9 das Öffnen und Schließen des in der CBU 20 enthaltenen MOSFET auf Basis eines Taktsignals, das vom Takt erlangt wird, mit dem die DUT betrieben wird. Der an die CBU angelegte Takt hängt von der relevanten Messabfolge ab: es gibt nicht notwendigerweise während jedes Taktzyklus der DUT eine Messung. Wenn sie sich im Messmodus befindet, führt die Strommesseinheit während eines Nichtschaltezeitraums der DUT eine I_DDQ-Messung durch und liefert sie ein Signal 12, das mit dem I_DDQ-Pegel in Zusammenhang steht, an die Verarbeitungseinheit 9, die das Signal digitalisiert und es über die Klemme 13 zur Prüfausrüstung 8 überträgt.
Die Prüfausrüstung 8 steuert die Verarbeitungseinheit 9 und verarbeitet den Ausgang 12 der Überwachung, so dass das Ergebnis der I_DDQ-Messung auf einem Bildschirm angezeigt wird. Bei der bevorzugten Einstellung ist die Quelle 4 nicht gesondert und wird die Versorgungsspannung V_DUT ebenso durch die Prüfausrüstung 8 geliefert. Das angezeigte Ergebnis ist zumindest eine Angabe von Pass/Fail auf Basis des Vergleichs zwischen dem gemessenen I_DDQ-Wert und einem vordefinierten Bezug, häufig durch den gemessenen Wert von I_DDQ ergänzt. Wenn die bevorzugte Version der Verarbeitungseinheit 9 verwendet wird, können andere Messmodi gewählt werden, zum Beispiel die Messung von Stromsignaturen oder ein Delta-I_DDQ-Messmodus, wobei nachfolgende Messungen subtrahiert werden und die erhaltenen Delta-Werte gespeichert und mit einem Bezug verglichen werden.
Nach einer bevorzugten Ausführungsform der Erfindung führt die Verarbeitungseinheit 9 selbst die Verarbeitung der einlangenden Signale, zum Beispiel die Subtraktion von zwei nachfolgenden I_DDQ-Messwerten, durch, bevor ein Ergebnis zur Prüfausrüstung 8 übertragen wird. Einige Beispiele für Messmodi, die durch eine Verarbeitungseinheit 9 nach dieser Ausführungsform durchgeführt werden, werden weiter unten in dieser Beschreibung gegeben.
Wie bereits erwähnt, umfasst die CBU 20 einen Schalter, vorzugsweise einen Leistungs-MOSFET mit einem niedrigen R_IN-Widerstand, der auf das Umgehen der I_DDQ-Messeinheit während der Übergangsspitzen des durch die DUT 5 gezogenen Versorgungsstroms abzielt. Ein derartiger MOSFET schafft zusammen mit der Ladungs-Entladungs-Kapazität C_H einen generischen Abtast- und Halteschaltkreis. Die CBU der Erfindung umfasst neue und erfinderische Mittel zum Kompensieren von Ladungsübertragungserscheinungen.
Ein vereinfachtes Hochgeschwindigkeitsmodell eines MOSFET-Schalters 22 umfasst wie in 2 gezeigt einen Ein-Widerstand R_IN und zwei parasitäre Gate-Kapazitäten C_gd und C_gs. Der Widerstand im ausgeschalteten Zustand kann als unendlich betrachtet werden. Die parasitären Kapazitäten können im Fall von diskreten Leistungs-MOSFETs Werte erreichen, die deutlich höher als 1 nF sind, doch ein typischer Wert liegt in der Größenordnung von pF oder weniger.
Während des MOSFET-Schalters wird eine Ladung vom Gate über C_gd und C_gs durch den Abzug und die Quelle eingespeist. Daher wird die Last, die an den Abzug oder an die Quelle angeschlossen ist, durch das Steuersignal (den Takt), der an das Gate angelegt wird, direkt beeinflusst. Die Ladungseinspeisung ist für MOSFET-Schalter in digitalen Schaltkreisen nicht so wichtig, ist aber für analoge Schalteranwendungen, besonders für Abtast/Halteschaltkreise (S/H) ein beherrschendes Thema. Der generische S/H-Schaltkreis (3) umfasst eine Eingangsspannungsquelle V_IN, die durch den MOSFET-Schalter 22 abgetastet wird und durch den Haltekondensator C_H gehalten wird.
Der Abtast/Haltemodus wird durch das Taktsignal V_CLK, das an das Gate des Schalters angelegt wird, gesteuert. Im Idealfall würde die Spannung an C_H die gleiche wie die abgetastete Eingangsspannung V_IN sein. In Wirklichkeit ruft die Veränderung der Gate-Spannung jedoch eine Veränderung der parasitären C_gs-Ladung herbei, die an C_H eingespeist wird. Natürlich führt die Veränderung der C_H-Ladung zur Veränderung der Haltespannung über den Haltekondensator, so dass dieser abgetastete Wert nicht V_IN gleich ist. Der tatsächliche Fehler hängt vom Verhältnis zwischen C_H und C_gs ab. C_gs und C_H sind vom Blickpunkt des Gates her in Serie geschaltet. Die parasitäre Kapazität C_gd kann in diesem Fall vernachlässigt werden, da sie durch V_IN entladen wird, die als von niedriger Impedanz betrachtet wird. Die gesamte Gate-Kapazität in Bezug auf die Erde ist
während die Ladungseinspeisung ΔQ = C_gs·ΔV_G und entsprechend ΔQ = C_H·ΔV_H ist.
Daher ist der Haltespannungsfehler
und dies kann für C_H >> C_gs weiter vereinfacht werden:
Die obigen Formeln nehmen das vereinfachte Modell mit einem konstanten C_gs-Wert an. In Wirklichkeit ist C_gs eine Funktion der Spannung über das Gate und die Quelle. Die Ein-Zustands-Kapazität ist höher als die Aus-Zustands-Kapazität. Solange sich der MOSFET im Ein-Zustand befindet, wird die Ladungseinspeisung durch den Ein-Widerstand beseitigt. Die C_gs verursacht die Einspeisung hauptsächlich dann, wenn der MOSFET ausgeschaltet ist.
4 zeigt einen normalen unkompensierten S/H mit einem Inverter, der einen P-MOS- und einen N-MOS-Transistor 23 bzw. 24 umfasst, die durch eine Serienschaltung 30 ver bunden sind. Dieser Inverter treibt das Gate des Schalters in einer herkömmlichen Weise an. Der Taktimpuls 50 ist mit dem Betriebstakt der DUT synchronisiert. Der Inverter stellt sicher, dass das Gate des MOSFET 22 während eines hohen Zustands des Impulses 50 niedrig ist, d.h., dass der MOSFET offen ist (CBU ausgeschaltet, Messmodus). Wenn das Taktsignal 50 auf niedrig schaltet, schaltet das Gate des MOSFET auf hoch, d.h., wird der MOSFET geschlossen (CBU eingeschaltet, Umgehungsmodus). Die Transistoren 23 und 24 sind während eines hohen Taktimpulses jeweils aus- bzw. eingeschaltet und verhalten sich während eines niedrigen Taktimpulses umgekehrt, wodurch die Gate-Spannung am Punkt 28 zwischen einem niedrigen und einem hohen Wert verändert wird, um den MOSFET 22 abwechselnd aus- und einzuschalten. Bei Verwendung in einer I_DDQ-Überwachung ist die Spannung V_IN die Spannung V_DUT und ist V_DD eine externe Versorgungsspannung der CBU. Die hohe Gate-Spannung, die während eines niedrigen Zustands des Taktsignals 50 angelegt wird, ist der Treiberversorgungsspannung V_DD praktisch gleich. Natürlich muss V_DD hoch genug sein, um den MOSFET 22 einzuschalten. Wenn der Takt 50 auf hoch schaltet, um den MOSFET 22 zu öffnen (d.h., ihn auszuschalten), wird die MOSFET-Gate-Spannung auf die Erde bezogen und unter den V_HOLD-Pegel getrieben, der V_IN praktisch gleich ist. Dies ist der Nachteil, da die Ladung aufgrund der hohen Gate-Spannungsveränderung ΔV_G, die beim Öffnen des MOSFET-Schalters 22 auftritt (siehe die obige Formel (3)) gänzlich zum Haltekondensator C_H übertragen wird.
5a und 5b zeigen den Aufbau der CBU nach der Erfindung. Bei der Gestaltung von 5a wird die Gate-Spannung bei 28 auf die Quelle an Punkt 29 anstatt auf die Erde bezogen. Um genauer zu sein, ist die Quelle des N-MOS-Treibers (des Transistors 24) durch die Verbindung 51 mit der Quelle des MOSFET-Schalters 22 anstatt mit der Erde verbunden. Der Gate-Spannungspegel des MOSFET 22 fällt niemals unter den Quellenspannungspegel des MOSFET 22. Somit wird die Veränderung der Gate-Spannung ΔV_G begrenzt, was zu einer niedrigeren Ladungseinspeisung und somit zu einem niedrigeren Haltespannungsfehler ΔV_H führt. Während des Ausschaltens wird die parasitäre C_gs direkt zwischen dem Gate und der Quelle des MOSFET entladen, so dass sie die Haltekapazität nicht so sehr beeinflusst. Bei der Gestaltung von 5a befinden sich beide Transistoren des Treiberinverters während der Schaltaktivität für eine Weile im Ein-Zustand, was die C_H geringfügig von der Versorgung V_DD lädt.
Die in 5b gezeigte Ausführungsform leidet nicht an diesem geringfügigen Nachteil. Hier wird anstatt des Inverters ein Folgetreiber verwendet. Der P-MOS 23 und der M-MOS 24 haben Platz getauscht, was bedeutet, dass das Gate 28 des MOSFET nun während eines hohen Taktsignals hoch und während eines niedrigen Taktsignals niedrig ist. Der spezielle Betrieb eines Treiberfolgereglers, der dem Fachmann bekannt ist, ist von der Art, dass die Treibertransistoren während des Schaltens des MOSFET nicht zusammen eingeschaltet sind. Dies gestattet eine weitere Minimierung der Ladungsübertragung.
5c zeigt einen Aufbau gemäß dem Artikel von Straka et al. Erneut treibt ein Inverter 23, 24 den MOSFET. Nun ist jedoch die Quelle des N-MOS 24 über die Verbindung 51 an den Ablass des MOSFET 22 anstatt an die Quelle angeschlossen. Die Gate-Spannung des MOSFET fällt niemals unter V_IN, die V_HOLD praktisch gleich ist. Darüber hinaus ist der R_ON-Widerstand während des Öffnens des Schalters nach wie vor momentan niedrig, bevor er einen theoretisch unendlichen Wert R_off erreicht. R_off wird nur wirklich hergestellt, sobald die MOSFET-Gate-Spannung unter die Schwellenspannung fällt. Eine kurze widerstandsbehaftete Übergangszeit tritt auf, bevor der Widerstand seinen "unendlichen" Wert erreicht. Während dieses Übergangs wird durch R_ON und die Verbindung 51 eine wirksame Verbindung zwischen der Quelle des MOSFET und der Quelle des N-MOS 24 hergestellt, was die gleiche Wirkung wie die Gestaltung von 5a ergibt. 5d zeigt schließlich den Schalter von 5c mit einem Folgetreiber anstelle eines Inverters ausgestattet.
Die Schaltkreise von 5a und 5b wurden unter Verwendung von SPICE simuliert. 6 ist ein Simulationsergebnis für den diskreten MOSFET-Schalter 22 des Typs BUZ 11, während die Treibertransistoren 24 und 23 die Typen BS170 bzw. BS250 sind. Die Spannungen sind: V_DD = 10 V, V_IN = 5 V, C_N = 100 nF, und die Abtast- und Haltezeiträume sind auf 100 μs festgesetzt. Der Abtastfehler beträgt im Fall des unkompensierten S/H (Kurve 25) ungefähr 0,25 V, während die kompensierten Inverter- und Folgeregler-Gestaltungen einen sehr verringerten Fehler zeigen (Kurven 26/27). Die Kurve 26 ist für den Schalter von 5a maßgeblich; und die Kurve 27 ist für den Schalter von 5b maßgeblich. Falls der Schalter von 4, d.h., ohne Kompensation, als eine Spannungsumgehungseinheit in einer I_DDQ-Überwachung verwendet wird, wird der Spannungsabfall an der DUT-Seite im Bereich von 5 bis 10% liegen. Dieser Spannungsabfall kann eine Fehlfunktion der DUT verursachen oder könnte zu einem Datenverlust in Speicherelementen führen. Ein kompensierter Schalter verursacht, dass die DUT-Spannung geringfügig, um 0,5 bis 1%, ansteigt. Dies ist jedoch für den DUT-Betrieb weniger schädlich.
Da dieser Ansatz vielseitig ist, wurden unter verschiedenen Bedingungen – für unterschiedliche Eingangsspannungen V_IN, mit unterschiedlichen Transistoren usw. – Fehlerkorrektur(auslöschungs)faktoren des acht- bis dreißigfachen erreicht. Die einzige Voraussetzung ist, dass die Treibertransistoren viel kleiner (mit viel niedrigeren parasitären Kapazitäten) als der Abtastschalter sein müssen. Gleichartige Ergebnisse wurden mit Transistoren auf einem Chip erzielt. Die Modelle verwendeten die CMOS-Tech nologie ES2 1,5 μm mit Abmessungen von 1000 μm/5 μm für den MOSFET-Schalter und 20 μm/5 μm für die Treibertransistoren.
7 zeigt eine CBU 20 gemäß dem Artikel von Straka et al. Die CBU ist als die Vorrichtung 20 dargestellt und in Kombination mit einer Strommessvorrichtung gezeigt, die nach dem in der Technik bekannten Prinzip des stabilisierten Spannungsabfalls arbeitet. Die demgemäß eingesetzte CBU verringert die Spitzen im Vergleich mit einem unkompensierten Umgehungsschalter ungefähr um das fünf- bis zehnfache, weshalb die Einschwingen verbessert wird. Dank des Kompensationsschaltungsaufbaus gibt es am V_DUT-Knoten keinen bedeutenden Spannungsabfall. Der Schaltkreis ist insofern eine Version des in 5d gezeigten, als Bipolartransistoren 31 (PNP) und 32 (NPN) anstatt der PMOS/NMOS-Transistoren verwendet werden. Das Taktsignal 50 wird über Schutzwiderstände 34 und 35 an die Basen beider Transistoren angelegt. Der Kollektor des PNP-Transistors 31 ist durch die Verbindung 51 mit dem Ablass des MOSFET verbunden. Dies macht den Schalter dem in 5d gezeigten gleichwertig. Der Rest des Schaltungsaufbaus einschließlich des abfühlenden Operationsverstärkers 36, des Geräteausstattungs-Operationsverstärkers 37 und des Vergleichers 38 ist Teil der Strommesseinheit (CMU), die nach dem Prinzip des stabilisierten Spannungsabfalls, wie er in der Technik bekannt ist, arbeitet und ein Pass/Fail-Signal 39 liefert. Die gleiche Art von kompensiertem Schalter kann in Kombination mit anderen Arten von CMUs verwendet werden.
Wenn das Gate des Umgehungs-MOSFET-Schalters 22 bei V_DD direkt mit dem Ausgang der CMOS-Logik verbunden wäre, oder wenn der Kollektor des PNP-Transistors mit der Erde verbunden wäre, würde die Gate-Spannung des MOSFET 22 auf die Erde bezogen werden und unter den V_DUT-Pegel getrieben werden und würde die Ladung gänzlich zum Kondensator C_H übertragen werden, wenn der Umgehungsschalter geöffnet ist.
Die Kompensation besteht aus den beiden Bipolartransistoren 31 und 32. Wenn die Umgehung abgeschaltet wird, wird das Gate durch den PNP-Transistor 31 auf V_DUT anstatt auf die Erde herunter gezogen werden. Als Ergebnis wird C_H durch die Ladungseinspeisung viel weniger beeinflusst. Der NPN-Transistor 32 ermöglicht es, den MOSFET einzuschalten. Beide Kompensationsbipolartransistoren benötigen keine Anpassung, und sie können durch MOSFETs mit niedrigen Störeffekten ersetzt werden.
In 7 umfasst der Schalter ferner eine Diode 52. Diese ist vorzugsweise eine Schottky-Diode. Ihre Funktion ist, einen übermäßigen Verlust von Versorgungsspannung zur DUT zu vermeiden, wenn sich der MOSFET im Umgehungsmodus befindet. Dies kann als eine Folge von abnormal hohen Spitzen im Versorgungsstrom, der durch den MOSFET fließt, und trotz des niedrigen R_ON-Widerstands des MOSFETS einen möglichen Spannungsabfall verursacht, vorkommen. Die Diode 52 gestattet, die Versorgungsspannung bei einem stabilisierten Wert an die DUT zu klemmen.
Der MOSFET 53 ist kein Teil der CBU 20. Seine Funktion ist, als ein Abtast- und Halteschalter zu arbeiten, der gestattet, während des Messmodus Rauschen aus dem am Eingang des Operationsverstärkers 36 auftretenden Signal zu beseitigen.
Die Diagramme in 8a und 8b veranschaulichen die Wirkung der Kompensation, die durch die CBU der Erfindung erhalten wird. 8a zeigt eine typische Wellenform des Taktimpulses 50, wobei ein hoher Impuls einem Umgehungszeitraum und ein niedriger Impuls einem Messzeitraum entspricht. Die Kurve 60 zeigt den V_IDDQ-Pegel, der eine Spannung ist, die am Ausgang des Geräteausstattungs-Operationsverstärkers 37 (siehe 7) vorhanden ist und in einem direkten Zusammenhang mit dem I_DDQ-Wert steht. Eine gültige Messung kann nur erlangt werden, nachdem die Spitze 61 abgeklungen ist. Die oben beschriebenen Ladungsübertragungsauswirkungen neigen dazu, diese Einschwingzeit zu verlängern. In 8b wird ein Vergleich zwischen dem Einschwingen der Kurve 62 ohne Ladungskompensation und der Kurve 63 mit Ladungskompensation nach der Erfindung angestellt. Die Einschwingzeit ist deutlich verringert. Beispiele für Messmodi, die durch die Verarbeitungseinheit durchgeführt werden.
Die folgenden Messmodi umfassen Berechnungen, die durch die Verarbeitungseinheit selbst durchgeführt werden. Die Ergebnisse der Berechnungen (Subtraktion von I_DDQ-Werten, Vergleichsergebnisse) werden zur ATE 8 übertragen, die sie weiter verarbeiten kann oder die Ergebnisse auf einem Bildschirm anzeigen kann.

• Standard-I_DDQ-Modus – Es werden I_DDQ-Messungen vorgenommen und gegen einen vordefinierten Bezugswert verglichen, was zu einem Ergebnis von Pass/Fail führt. Pass = Messung liegt unter dem Bezug, Fail = Messung liegt über dem Bezug.
• Stromsignaturen – Dies ist eine besondere Version des Standard-I_DDQ-Modus für einen Stromsignaturansatz, wobei I_DDQ-Messungen vorgenommen und gegen einen vordefinierten vektorbezogenen Pass/Fail-Bezug verglichen werden, was zu einem Ergebnis von Pass/Fail führt.
• Standard-Delta-I_DDQ-Modus (Vektor-Vektor-Delta) – Es werden I_DDQ-Messungen vorgenommen, und nachfolgende Messungen werden voneinander subtrahiert (Delta-Berechnung). Die Messung wird vorzugsweise, aber nicht notwendigerweise, gegen einen vordefinierten absoluten Bezug verglichen, und das berechnete Delta wird gegen einen vordefinierten Delta-Bezugswert verglichen, was zu einem Ergebnis von Pass/Fail führt. Das Delta wie auch der absolute Bezug (die absoluten Bezüge) kann (können) entweder global oder auf einer Basis von Vektor zu Vektor festgesetzt werden.
• Vektor-Bezugsvektor-Delta-I_DDQ-Modus – Es wird ein Bezugsvektor gewählt, dessen damit zusammenhängende I_DDQ-Messung als Bezug für die folgenden Messungen dient. Typischerweise ist der Bezugsvektor der erste I_DDQ-Vektor (dieser Umstand wird durch die Standard-Vektor-zu-Bezugsvektor-Delta-I_DDQ-Modus-Firmware unterstützt). Dann werden I_DDQ-Messungen angestellt, wobei das Messergebnis jener nachfolgenden Messung vom Bezugswert, der während der Bezugsvektormessung gesammelt wurde, subtrahiert wird (Delta-Berechnung). Die Messung wird vorzugsweise, aber nicht notwendigerweise, gegen einen vordefinierten absoluten Bezug verglichen, und das berechnete Delta wird gegen einen vordefinierten Delta-Bezugswert verglichen, was zu einem Ergebnis von Pass/Fail führt. Das Delta wie auch der absolute Bezug (die absoluten Bezüge) kann (können) entweder global oder auf einer Basis von Vektor zu Vektor festgesetzt werden.
• Vor- und Nach-Belastungs-Delta-I_DDQ-Modus – Es wird ein erster Satz von I_DDQ-Messungen vorgenommen (vor der Belastung), dann eine Belastung auf die Vorrichtung unter Prüfung ausgeübt, worauf ein zweiter Satz von I_DDQ-Messungen folgt (nach der Belastung). Die Ergebnisse von den entsprechenden Messungen vor und nach der Belastung werden subtrahiert (Deltaberechnung). Die Messung wird vorzugsweise, aber nicht notwendigerweise, gegen einen vordefinierten absoluten Bezug verglichen, und das berechnete Delta wird gegen einen vordefinierten Delta-Bezugswert verglichen, was zu einem Ergebnis von Pass/Fail führt. Das Delta wie auch der absolute Bezug (die absoluten Bezüge) kann (können) entweder global oder auf einer Basis von Vektor zu Vektor festgesetzt werden.

Claims

Vorrichtung (1) zum Messen des Versorgungsstroms I_DDQ an eine elektronische Vorrichtung unter Prüfung DUT (5), die durch eine Versorgungsspannung (V_DUT) angetrieben wird, wobei die Messvorrichtung (1) in einer Versorgungsleitung zwischen der Versorgungsspannung und der Vorrichtung unter Prüfung (5) angeordnet ist, wobei die Messvorrichtung eine Strommesseinheit CMU (6), und eine Stromumgehungseinheit CBU (20) in Parallelschaltung mit der CMU umfaßt, wobei die CBU einen Leistungs-MOSFET (22) im Pfad zwischen der Versorgungsspannung (V_DUT) und der DUT (5) umfaßt, wobei die CBU ferner ein Mittel zum Empfangen eines Taktsignals (50) umfaßt, das eine Aufeinanderfolge von hohen und niedrigen Zuständen ist, wobei die CBU zwei Transistoren (23/24 oder 31/32) umfaßt, die durch eine Serienschaltung (30) verbunden sind und an ihren Gates oder Basen das Taktsignal (50) empfangen, und wobei das Gate des MOSFET an die Serienschaltung (30) angeschlossen ist, dadurch gekennzeichnet, dass zwischen einer anderen Klemme als dem Gate oder der Basis eines der Transistoren in Serie und der Quelle des Leistungs-MOSFET (22) eine Verbindung (51) vorhanden ist.
Vorrichtung nach Anspruch 1, wobei die beiden Transistoren jeweils ein P-MOS-Transistor (23) und ein N-MOS-Transistor (24) sind.
Vorrichtung nach Anspruch 1, wobei die beiden Transistoren Bipolartransistoren, ein PNP-Transistor (31) bzw. ein NPN-Transistor (32), sind.
Vorrichtung nach Anspruch 1, 2 oder 3, wobei die beiden Transistoren in Serie als ein Inverter angeordnet sind.
Vorrichtung nach Anspruch 1, 2 oder 3, wobei die beiden Transistoren in Serie als ein Folgetreiber angeordnet sind.
Vorrichtung nach irgendeinem der vorhergehenden Ansprüche, wobei die CBU ferner eine Diode (52) umfaßt, die in Parallelschaltung mit dem MOSFET-Schalter gekoppelt ist.
Vorrichtung nach Anspruch 1, ferner umfassend eine Verarbeitungseinheit (9), die mit der Strommesseinheit (6) und einer Ausgabevorrichtung (8) in Verbindung steht, und fähig ist, einen gemessenen I_DDQ-Wert von der CMU (6) zu erlangen, dadurch gekennzeichnet, dass die Verarbeitungseinheit fähig ist, Verarbeitungstätigkeiten an der Messung durchzuführen.
Vorrichtung nach Anspruch 7, wobei die Verarbeitungstätigkeiten aus der Gruppe gewählt werden, die aus Folgendem besteht: – Subtrahieren eines gemessenen I_DDQ-Werts von einem Bezugswert oder umgekehrt, – Vergleichen eines gemessenen I_DDQ-Werts mit einem Bezugswert und Erzeugen eines Pass/Fail-Signals auf der Basis des Ergebnisses des Vergleichs, – Subtrahieren eines gemessenen I_DDQ-Werts von einem vorher gemessenen I_DDQ-Wert oder umgekehrt, – Vergleichen eines berechneten Werts, der aus dem Subtrahieren eines gemessenen I_DDQ-Werts von einem vorher gemessenen I_DDQ-Wert oder umgekehrt, oder aus dem Subtrahieren eines gemessenen I_DDQ-Werts von einem Bezugswert oder umgekehrt stammt, mit einem Bezugswert und Erzeugen eines Pass/Fail-Signals auf der Basis des Ergebnisses des Vergleichs.
Eine Vorrichtung nach irgendeinem der Ansprüche 1 bis 8, wobei die Vorrichtung von der Vorrichtung unter Prüfung getrennt ist.
Vorrichtung nach irgendeinem der Ansprüche 1 bis 8, wobei die Vorrichtung in die Vorrichtung unter Prüfung aufgenommen ist.