DE68918007T2

DE68918007T2 - Ausgangsschaltung mit einer Niederspannungspegel-Verschiebungsschaltung.

Info

Publication number: DE68918007T2
Application number: DE68918007T
Authority: DE
Inventors: Masaji Intellectual Prope Ueno
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-06-24
Filing date: 1989-06-01
Publication date: 1995-02-23
Anticipated expiration: 2009-06-02
Also published as: EP0348051B1; KR910002083A; EP0348051A1; DE68918007D1; JPH025610A

Description

Die Erfindung betrifft eine Ausgangsschaltung zur Ausgabe eines Hochspannungs-Ausgangssignals durch Pegelverschiebung eines Niederspannungs-Eingangssignals.
Im allgemeinen wird ein integrierter Hochspannungs-Treiberschaltkreis (IC) zum Ansteuern einer Leuchtanzeige verwendet, wie z. B. einer Elektrolumineszenz-(EL-)Anzeige oder einer Plasmaanzeigetafel (PDP), da diese eine hohe Steuerspannung benötigen.
In der Ausgangsschaltung des Treiber-ICs sind außer der benötigten hohen Spannung eine Verkürzung der Schaltzeit und eine Verringerung des Stromverbrauchs erforderlich. Daher wird herkömmlicherweise eine CMOS- Schaltung verwendet, um ein Eingangssignal für die Ausgabe eines Niederspannungssignals zu empfangen. Dann wird durch eine Schaltung vom Gegentakt-Typ das Niederspannungssignal mittels Pegelverschiebung in ein Hochspannungssignal umgewandelt.
Fig. 1 zeigt ein Schaltbild einer herkömmlichen Ausgangsschaltung, die in einem Treiber-IC verwendet wird. In der Schaltung ist eine CMOS- Inverterschaltung 13 mit einem P-Kanal-MOS-Transistor 11 und einem N-Kanal- MOS Transistor 12 niedrigen Speisespannung VDD und eine Masse VSS geschaltet. Die Gate-Elektroden der Transistoren 11 und 12 sind mit einem Eingangsanschluß In verbunden.
Die Gate-Elektrode eines N-Kanal-DMOS-Transistors (Doppeldiffusions- MOS-Transistors) 15 ist mit den Drain-Elektroden der MOS-Transistoren 11 und 12, seine Source-Elektrode mit der Masse VSS verbunden. Eine Emitter- Elektrode eines PNP-Bipolartransistors 14 mit mehreren Kollektoren wird mit einer hohen Speisespannung VCC gespeist, und einer der Kollektoren sowie die Basiselektrode sind mit der Drain-Elektrode des MOS-Transistors 15 verbunden.
Die Drain-Elektrode eines N-Kanal-pull-down-MOS-Transistors 16 ist mit der verbleibenden Kollektorelektrode des Mehrfachkollektor- Bipolartransistors 14 verbunden. An die Gate-Elektrode des MOS-Transistors 16 wird das Eingangssignal IN angelegt, und seine Source-Elektrode ist mit der Masse VSS verbunden.
Die Gate-Elektrode eines N-Kanal-pull-up-MOS-Transistors 17 ist mit der verbleibenden Kollektorelektrode des Bipolartransistors 14 verbunden, und an seine Drain-Elektrode wird die hohe Speisespannung VCC angelegt. Die Source-Elektrode des MOS-Transistors 17 ist mit dem Ausgangsanschluß Out verbunden.
Die Katode einer Zenerdiode 18 ist mit der Gate-Elektrode des MOS- Transistors 17 verbunden, und die Anode der Zenerdiode 18 ist mit der Source-Elektrode des MOS-Transistors 17 verbunden.
Ein Eingangssignal mit einem hohen Pegel und einem niedrigen Pegel wird dem Eingangsanschluß In zugeführt, und aus dem Ausgangsanschluß Out wird ein Ausgangssignal ausgegeben.
Die Funktionsweise ist die folgende. Bei niedrigem Pegel des Eingangssignals IN schaltet der Transistor 11 der CMOS-Inverterschaltung 13 in den Durchlaßzustand, und der Transistor 12 schaltet in den Sperrzustand. Damit nimmt das Eingangssignal des MOS-Transistors 15 den VDD-Pegel an, und der Transistor 15 geht in den Durchlaßzustand. Demgemäß geht der Mehrfachkollektor-Transistor 14 in den Durchlaßzustand, und an der Zenerdiode 18 entsteht ein vorgegebener Spannungsabfall. Der Spannungsabfall an der Zenerdiode 13 schaltet den Transistor 17 in den Durchlaßzustand. Im Ergebnis werden eine parasitäre Kapazität und eine Lastkapazität (nicht dargestellt) am Ausgangsanschluß Out aufgeladen, und das Ausgangssignal nimmt den hohen Pegel an, d. h. den VCC-Pegel.
In dem Falle, wo das Eingangssignal IN auf dem hohen Pegel liegt, geht der Transistor 12 in der CMOS-Inverterschaltung 13 in den Durchlaßzustand, und der Transistor 11 geht in den Sperrzustand. Folglich nimmt das Gate-Potential des Transistors 15 den niedrigen Pegel an, und der MOS-Transistor 15 geht in den Sperrzustand. Da an der Gate-Elektrode des MOS-Transistors 16 das Eingangssignal IN mit hohem Pegel anliegt, geht der MOS-Transistor 16 in den Durchlaßzustand über. Folglich werden die parasitäre Kapazität und die Lastkapazität am Ausgangsanschluß Out über den MOS-Transistor 16 entladen, und das Ausgangssignal nimmt den niedrigen Pegel an.
Da die Schaltung gemäß Fig. 1 in der Treiberschaltung für eine Leuchtanzeige verwendet wird, ist für die Transistoren 16 und 17 eine hohe Treiberstärke erforderlich. Wenn beispielsweise die Ausgangsschaltung in einer PDP-Treiberschaltung installiert ist, beträgt die Lastkapazität etwa einige -zig pF, was verhältnismäßig wenig ist. Folglich ist ein relativ schwacher Strom zum Aufladen der Kapazität ausreichend. Bei der Lichtemission fließt jedoch ein Strom von annähernd einigen -zig mA. Im Ergebnis ist daher eine hohe Treiberstärke für die Ausgangswiderstände 16 und 17 notwendig.
Die Übergangszeit vom niedrigen Pegel zum hohen Pegel, d. h. die Anstiegszeit Δt, läßt sich wie folgt ausdrücken.
Δt = C V/i ... (1)
wobei C die Kapazität am Ausgangsanschluß Out und V bzw. i die anliegende Spannung bzw. die Stromstärke bedeuten.
Wie aus Gleichung (1) ersichtlich, erhält man durch Einstellung einer hohen Treiberstärke für den Pull-up-Transistor 17 einen kleinen Wert von ΔT. Ein kleines ΔT bedeutet eine große Änderungsgeschwindigkeit. Die große Änderungsgeschwindigkeit führt zu Mängeln, wie z. B. einen elektromagnetischen Brumm (EMI) usw. Aus dem gleichen Grunde gibt es ein ähnliches Problem beim Übergang des Ausgangssignals vom hohen zum niedrigen Pegel.
Eine Aufgabe der vorliegenden Erfindung ist es daher, das Rauschen beim Übergang des Ausgangssignals zu verhindern und gleichzeitig die notwendige hohe Treiberstärke bereitzustellen.
Zur Lösung der Aufgabe schafft die Erfindung eine Ausgangsschaltung, um als Antwort auf ein Eingangssignal, das an einem Eingangsanschluß in einer ersten und einer zweiten Richtung zwischen einem hohen und einem niedrigen Pegel wechselt, an einem Ausgangsanschluß ein Ausgangssignal mit einem ersten und einem zweiten vorgegebenen Pegel auszugeben, wobei die Schaltung aufweist: einen ersten Stromversorgungsanschluß zur Zuführung einer ersten Speisespannung; einen zweiten Stromversorgungsanschluß zur Zuführung einer zweiten Speisespannung, die höher ist als die erste Speisespannung; einen dritten Stromversorgungsanschluß zur Zuführung einer Bezugsspannung; eine Spannungspegel-Verschiebungseinrichtung, die als Antwort auf eine Pegeländerung des Eingangssignals in der ersten Richtung ein pegelverschobenes Signal liefert, dessen Pegel im wesentlichen gleich dem Pegel der zweiten Speisespannung ist; eine Pull-up- oder Pegelerhöhungsschaltung mit einer ersten Transistoreinrichtung, die als Antwort auf das von der Spannungspegel-Verschiebungseinrichtung angelegte Signal den Pegel des Ausgangssignals im wesentlichen auf den Pegel der zweiten Speisespannung erhöht; und eine Pull-down- oder Pegelerniedrigungsschaltung, die als Antwort auf eine Pegeländerung des Eingangssignals in der zweiten Richtung den Pegel des Ausgangssignals im wesentlichen auf den Bezugsspannungspegel erniedrigt, dadurch gekennzeichnet, daß die Pegelerhöhungsschaltung eine zweite Transistoreinrichtung für die Ausgabe der zweiten Speisespannung zum Ausgangsanschluß sowie eine erste Verzögerungseinrichtung aufweist, um das Ausgangssignal der zweiten Transistoreinrichtung gegenüber dem Ausgangssignal der ersten Transistoreinrichtung um eine vorgegebene Zeit zu verzögern.
Weitere bevorzugte Merkmale der Erfindung werden aus der folgenden Beschreibung und den beigefügten Zeichnungen ersichtlich.
Die beigefügten Zeichnungen, die in die Beschreibung aufgenommen sind und einen Teil davon bilden, veranschaulichen ein Ausführungsbeispiel der Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern. In den Zeichnungen werden gleiche oder einander entsprechende Teile in allen Abbildungen durch gleiche Bezugszeichen bezeichnet. Dabei zeigen:
Fig. 1 ein Schaltbild einer herkömmlichen Ausgangsschaltung;
Fig. 2 ein Schaltbild eines bevorzugten Ausführungsbeispiels der Erfindung;
Fig. 3 ein Schaltbild eines anderen Ausführungsbeispiels der Erfindung.
In Fig. 2 ist ein Schaltbild eines bevorzugten Ausführungsbeispiels der Erfindung dargestellt.
In dem bevorzugten Ausführungsbeispiel gemäß Fig. 2 wird an einen Eingangsanschluß In ein Eingangssignal IN mit einem hohen Pegel und einem niedrigen Pegel angelegt. Eine CMOS-Schaltung 23 mit einem P-Kanal-MOS- Transistor 21 und einem N-Kanal-Transistor 22 ist zwischen die erste Speisespannung VDD und eine Bezugsspannung VSS geschaltet. Die erste Speisespannung VDD beträgt zum Beispiel 5 Volt.
Die Gate-Elektroden der Transistoren 21 und 22 sind mit dem Eingangsanschluß In verbunden, um das Eingangssignal IN zu empfangen. Die Drain-Elektroden der Transistoren 21 und 22 sind zusammengeschaltet, und an die jeweilige Source-Elektrode werden die Bezugsspannung VSS bzw. die erste Speisespannung VDD angelegt.
In der vorliegenden Erfindung wird eine Pegelverschiebungsschaltung geschaffen, die als Antwort auf das Eingangssignal IN ein pegelverschobenes Signal ausgibt, dessen verschobener Pegel im wesentlichen gleich einer zweiten Speisespannung ist. In dem bevorzugten Ausführungsbeispiel gemäß Fig. 2 schließt die Pegelverschiebungsschaltung einen N-Kanal-MOS- Transistor 25 und einen Mehrfachkollektor-PNP-Bipolartransistor 24 ein. Die Gate-Elektrode des N-Kanal-MOS-Transistors 25 ist mit den Drain-Elektroden der MOS-Transistoren 21 und 22 verbunden. Die Basiselektrode und einer der Kollektoren des Bipolartransistors 24 sind mit der Drain-Elektrode des MOS- Transistors 25 verbunden. An die Source-Elektrode des MOS-Transistors 25 wird die Bezugsspannung VSS angelegt, und an die Emitterelektrode des Bipolartransistors 24 wird eine zweite Speisespannung VCC angelegt. Die zweite Speisespannung VCC beträgt beispielsweise 100 Volt.
In der vorliegenden Erfindung wird eine Pull-up- oder Pegelerhöhungsschaltung geschaffen, die als Antwort auf das pegelverschobene Signal den Pegel des Ausgangssignals so anhebt, daß er im wesentlichen den Pegel der zweiten Speisespannung erreicht. In dem bevorzugten Ausführungsbeispiel gemäß Fig. 2 schließt die Pegelerhöhungseinrichtung einen ersten MOS-Transistor 27 und einen zweiten MOS-Transistor 30 ein. Die Gate-Elektrode des ersten Transistors 27 ist mit der Kollektorelektrode des Bipolartransistors 24 verbunden, und an seine Drain-Elektrode wird die zweite Speisespannung VCC angelegt. Die Source- Elektrode des MOS-Transistors 27 ist mit einem Ausgangsanschluß Out verbunden.
Die Gate-Elektrode des zweiten Transistors 30 ist über einen Widerstand 29 mit der Kollektorelektrode des Bipolartransistors 24 verbunden. Der Widerstand von 29 beträgt etwa 80 kΩ. An die Drain-Elektrode des Transistors 30 wird die zweite Speisespannung VCC angelegt, und die Source-Elektrode ist mit dem Ausgangsanschluß Out verbunden.
Die Katode und die Anode einer Zenerdiode 28 sind mit der Gate- Elektrode bzw. der Source-Elektrode des MOS-Transistors 27 verbunden.
In der vorliegenden Erfindung wird eine Pull-down- oder Pegelerniedrigungseinrichtung geschaffen, um den Pegel des Ausgangssignals im wesentlichen auf den Bezugsspannungspegel abzusenken. In dem bevorzugten Ausführungsbeispiel gemäß Fig. 2 schließt die Pegelerniedrigungseinrichtung einen dritten MOS-Transistor 26 und einen vierten MOS-Transistor 32 ein. An den Source-Elektroden der MOS-Transistoren 26 und 32 liegt die Bezugsspannung VSS an, und ihre Drain-Elektroden sind über die Zenerdiode 28 mit dem Ausgangsanschluß Out verbunden. Die Gate-Elektrode des MOS- Transistors 26 ist mit dem Eingangsanschluß In verbunden, und die Gate- Elektrode des MOS-Transistors 32 ist über einen Widerstand 31 mit dem Eingangsanschluß In verbunden. Der Widerstand von 31 beträgt etwa 80 kΩ.
Nachstehend wird die Funktionsweise der Schaltung erläutert.
Wenn das Eingangssignal IN vom hohen Pegel H zu einem niedrigen Pegel "L" übergeht, schaltet der P-Kanal-MOS-Transistor 21 in der CMOS- Inverterschaltung 23 in den Durchlaßzustand. Folglich geht der N-Kanal-MOS- Transistor 25 in den Durchlaßzustand, und der Bipolartransistor 24 geht ebenfalls in den Durchlaßzustand. Daher erzeugt ein durch den Bipolartransistor 24 fließender Strom einen Spannungsabfall an der Zenerdiode 28. Wenn der Spannungsabfall an der Zenerdiode 28 die Schwellenspannungen der MOS-Transistoren 27 bzw. 30 übersteigt, gehen die Transistoren 27 bzw. 30 in den Durchlaßzustand. Der Spannungsabfall an der Zenerdiode 28 beträgt beispielsweise etwa 10 Volt.
Die Zenerdiode 28 dient als Vorspanneinrichtung für die Transistoren 27 und 30. Durch die Verwendung eines Konstantspannungselements als Vorspanneinrichtung ergibt sich ein Vorteil. Der Drain-Strom eines MOS- Transistors ist als eine Funktion von VG - VTH bestimmt. VG ist die Gate- Source-Spannung, und VTH ist die Schwellenspannung des MOS-Transistors. Durch eine konstante Einstellung von VG mit Hilfe des Konstantspannungselements kann daher der Drain-Strom stabilisiert werden.
Durch Einstellung von VG auf einen hohen Wert, z.B. von 10 Volt, erreicht man ferner einen hohen Wert des Drain-Stroms. So erhält man eine verhältnismäßig hohe Treiberstärke, ohne die Bemessung des MOS-Transistors zu vergrößern.
In dieser Schaltung ist der MOS-Transistor 30 über den Widerstand 29 angeschlossen. So wird durch den Widerstand 29 und die parasitäre Kapazität (nicht dargestellt) des Widerstands 29 sowie die Gate-Kapazität des MOS- Transistors 30 eine Verzögerungsschaltung aufgebaut. Daher wird das Umschalten des MOS-Transistors 30 aufgrund der Verzögerungsschaltung verzögert. Folglich schaltet zunächst der MOS-Transistor 27 in den Durchlaßzustand, um das Ausgangssignal näher an die zweite Speisespannung VDD heranzubringen. Nach einer vorgegebenen Zeit schaltet der MOS- Transistor 30 in den Durchlaßzustand. Folglich werden im statischen Zustand die parasitäre Kapazität und die Lastkapazität am Ausgangsanschluß Out durch einen relativ starken Strom von den Transistoren 27 und 30 aufgeladen, und das Ausgangssignal erreicht die zweite Speisespannung VCC.
Wenn das Eingangssignal IN vom niedrigen Pegel "L" zu einem hohen Pegel "H" übergeht, dann schaltet der N-Kanal-MOS-Transistor 22 der CMOS- Inverterschaltung 23 in den Durchlaßzustand, und der N-Kanal-MOS-Transistor 25 schaltet in den Sperrzustand. Folglich geht der Bipolartransistor 24 in den Sperrzustand.
Andererseits gehen die N-Kanal-MOS-Transistoren 26 und 32 in den Durchlaßzustand, wenn das Eingangssignal IN den hohen Pegel annimmt. Da in dieser Schaltung der MOS-Transistor 32 über den Widerstand 31 angeschlossen ist, wird aus dem gleichen Grunde wie oben erläutert der Übergang aus dem Sperrzustand in den Durchlaßzustand gegenüber dem Übergang des Transistors 26 verzögert. Daher werden zunächst die parasitäre Kapazität und die Lastkapazität am Ausgangsanschluß Out nur über den Transistor 26 entladen. Wenn nach einer vorgegebenen Zeit das Ausgangssignal ein wenig abgefallen ist, geht der MOS-Transistor 32 in den Durchlaßzustand, und die parasitäre Kapazität und die Lastkapazität am Ausgangsanschluß Out sowie die parasitäre Kapazität an den Gate-Elektroden der Transistoren 27 und 30 werden über die MOS-Transistoren 26 und 32 entladen. Auf diese Weise wird das Ausgangssignal auf den Bezugsspannungspegel VSS gebracht.
Wie aus der obigen Beschreibung ersichtlich, werden zwei Pull-up- Transistoren und zwei Pull-down-Transistoren verwendet, und zu Beginn des Übergangs des Ausgangssignals arbeitet einer der beiden Transistoren. Auf diese Weise können die Änderungsgeschwindigkeit verringert und der elektromagnetische Brumm (EMI) verhindert werden. Im statischen Zustand werden die parasitäre Kapazität und die Lastkapazität am Ausgangsanschluß durch die relativ große Treiberkapazität der beiden Transistoren 27 und 30 bzw. 26 und 32 aufgeladen oder entladen. Damit wird gleichzeitig die Bedingung der hohen Stromtreiberstärke erfüllt. Zum Beispiel kann die Summe der Gate-Breiten der Transistoren 27 und 30 bzw. 26 und 32 gleich der Gate- Breite des MOS-Transistors 17 bzw. 16 in Fig. 1 sein. Daher läßt sich im statischen Zustand ein ausreichender Strom erreichen, ohne die Bemessung des Elements zu vergrößern.
Fig. 3 ist ein Schaltbild eines anderen Ausführungsbeispiels der vorliegenden Erfindung. In diesem Ausführungsbeispiel schließt die Pegelverschiebungseinrichtung einen Widerstand 33 und einen Hochspannungs- P-Kanal-MOS-Transistor 34 anstelle des Mehrfachkollektor-Bipolartransistors 24 im Ausführungsbeispiel gemäß Fig. 2 ein. Der Widerstand 33 ist nämlich zwischen die Source-Elektrode und die Gate-Elektrode des MOS-Transistors 34 geschaltet. Die Gate-Elektrode des MOS-Transistors 34 ist mit der Drain- Elektrode des MOS-Transistors 25 verbunden. An die Source-Elektrode des MOS-Transistors 34 wird die zweite Speisespannung VCC angelegt. Die Drain- Elektrode des MOS-Transistors 34 ist mit der Gate-Elektrode des MOS- Transistors 27 verbunden.
Wenn in dieser Schaltung das Eingangssignal IN den niedrigen Pegel "L" annimmt, dann schaltet der Transistor 25 in den Durchlaßzustand, und durch den Widerstand 33 fließt ein Strom und erzeugt einen vorgegebenen Spannungsabfall. Aufgrund des Spannungsabfalls am Widerstand 33 geht der MOS-Transistor 34 in den Durchlaßzustand, und die Erhöhungsoperation des Ausgangssignals beginnt.

Claims

1. Ausgangsschaltung für die Ausgabe eines Ausgangssignals (OUT) mit einem ersten und einem zweiten vorgegebenen Pegel (VCC, VSS) an einem Ausgangsanschluß als Antwort auf ein Eingangssignal (IN), das in einer ersten und einer zweiten Richtung zwischen einem hohen und einem niedrigen Pegel an einem Eingangsanschluß wechselt, welche Schaltung aufweist:

einen ersten Stromversorgungsanschluß zur Zuführung einer ersten Speisespannung (VDD);

einen zweiten Stromversorgungsanschluß zur Zuführung einer zweiten Speisespannung (VCC), die höher ist als die erste Speisespannung (VDD);

einen dritten Stromversorgungsanschluß zur Zuführung einer Bezugsspannung (VSS);

eine Spannungspegel-Verschiebungseinrichtung (23, 24, 25), die als Antwort auf eine Pegeländerung des Eingangssignals (IN) in der ersten Richtung ein pegelverschobenes Signal liefert, dessen Pegel im wesentlichen gleich dem Pegel der zweiten Speisespannung (VCC) ist;

eine Pegelerhöhungsschaltung mit einer ersten Transistoreinrichtung (27), die als Antwort auf das von der Spannungspegel- Verschiebungseinrichtung (23, 24, 25) angelegte Signal den Pegel des Ausgangssignals (OUT) im wesentlichen auf den Pegel der zweiten Speisespannung (VCC) erhöht;

eine Pegelerniedrigungsschaltung (26, 31, 32), die als Antwort auf eine Pegeländerung des Eingangssignals (IN) in der zweiten Richtung den Pegel des Ausgangssignals (OUT) im wesentlichen auf den Bezugsspannungspegel (VSS) erniedrigt,

dadurch gekennzeichnet, daß die Pegelerhöhungsschaltung eine zweite Transistoreinrichtung (30) für die Ausgabe der zweiten Speisespannung (VCC) zum Ausgangsanschluß sowie eine erste Verzögerungseinrichtung (29) aufweist, um das Ausgangssignal der zweiten Transistoreinrichtung (30) gegenüber dem Ausgangssignal der ersten Transistoreinrichtung (27) um eine vorgegebene Zeit zu verzögern.

2. Ausgangsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Verzögerungseinrichtung einen ersten Widerstand (29) einschließt.

3. Ausgangsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Pegelerniedrigungsschaltung (26, 31, 32) eine dritte und eine vierte Transistoreinrichtung (26, 32) für die Ausgabe der Bezugsspannung (VSS) zum Ausgangsanschluß sowie eine zweite Verzögerungseinrichtung (31) einschließt, um das Ausgangssignal der vierten Transistoreinrichtung (32) gegenüber dem Ausgangssignal der dritten Transistoreinrichtung (26) um eine vorgegebene Zeit zu verzögern.

4. Ausgangsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die zweite Verzögerungseinrichtung einen zweiten Widerstand (31) einschließt.

5. Ausgangsschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Spannungspegel-Verschiebungseinrichtung eine Inverterschaltung (23) einschließt, die auf die erste Speisespannung (VDD) und die Bezugsspannung (VSS) anspricht.

6. Ausgangsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Inverterschaltung eine CMOS-Inverterschaltung (23) ist.

7. Ausgangsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Spannungspegel-Verschiebungseinrichtung einen MOS-Transistor (25) mit einer Gate-Elektrode, der das Ausgangssignal von der CMOS-Inverterschaltung (23) zugeführt wird, sowie einen Bipolartransistor mit mehreren Kollektoren (24) einschließt, der auf das Ausgangssignal des MOS-Transistors (25) und die zweite Speisespannung (VCC) anspricht.

8. Ausgangsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Transistoreinrichtung einen ersten MOS-Transistor (27) mit einer Gate-Elektrode, der das pegelverschobene Signal zugeführt wird, einer mit der zweiten Speisespannung (VCC) gespeisten Drain-Elektrode und einer mit dem Ausgangsanschluß verbundenen Source-Elektrode einschließt, daß die zweite Transistoreinrichtung einen zweiten MOS-Transistor (30) mit einer Gate-Elektrode, der über die erste Verzögerungseinrichtung (29) das pegelverschobene Signal (VCC) zugeführt wird, einer mit der zweiten Speisespannung (VCC) gespeisten Drain-Elektrode und einer mit dem Ausgangsanschluß (OUT) verbundenen Source-Elektrode einschließt, daß die dritte Transistoreinrichtung einen dritten MOS-Transistor (26) mit einer Gate-Elektrode, der das Eingangssignal (IN) zugeführt wird, einer mit den Gate-Elektroden des ersten und des zweiten MOS-Transistors (27, 30) verbundenen Drain-Elektrode und einer mit der Bezugsspannung (VSS) gespeisten Source-Elektrode einschließt, und daß die vierte Transistoreinrichtung einen vierten MOS-Transistor (32) mit einer Gate- Elektrode, der über die zweite Verzögerungseinrichtung (31) das Eingangssignal (IN) zugeführt wird, einer mit den Gate-Elektroden des ersten und des zweiten MOS-Transistors (27, 30) verbundenen Drain-Elektrode und einer mit der Bezugsspannung (VSS) gespeisten Source-Elektrode einschließt.