DE68923690T2

DE68923690T2 - Verfahren und Anordnung zum Zuführen elektrischer Energie zu elektronischen Komponenten.

Info

Publication number: DE68923690T2
Application number: DE1989623690
Authority: DE
Inventors: David Lewis Arlington; Hehching H Li; Jacqueline K Morris; Jerry K Radcliffe
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1988-12-30
Filing date: 1989-11-30
Publication date: 1996-04-18
Anticipated expiration: 2009-12-01
Also published as: EP0375981A3; EP0375981B1; DE68923690D1; JPH0587852B2; JPH02222051A; EP0375981A2

Description

1. Technisches Gebiet

Diese Erfindung bezieht sich im allgemeinen auf Techniken zum Zuführen von Energie zu elektronischen Komponenten, die in elektronischen Komponentenanordnungen in Computern angeordnet sind.

2. Beschreibung des verwandten Stands der Technik

In manchen Computersystemen können viele Teilenummern und/oder Konstruktionsänderungen (EC), die für eine einzelne Komponente verwendet werden, vorliegen. Dies trifft insbesondere oft in bezug auf Speicherkomponenten zu. Es ist auch übliche Praxis, Karteneinschüben Karten für spezielle Systemanwendungen zuzuordnen, die nicht für den normalen Systembetrieb erforderlich sind, und die tatsächlich installierten Karten unterscheiden sich von Rechner zu Rechner. Das System muß aus mehreren Gründen in der Lage sein, exakt und genau zu erkennen, welche Teile installiert sind.
Zum Beispiel können mehrere verschiedene Teilenummern für Speicherkarten vorliegen, die in einer vorgegebenen Kartenanordnung in Abhängigkeit von der Systemkonfiguration installiert sein können. Diese unterschiedlichen Kartenteilenummern können alle dieselbe Teilenummer für den Schnittstellenchip verwenden. Solch ein vielfach verwendbarer Chip weist eindeutige Anforderungen für die Registerinitialisierung für jede Kartenteilenummer auf, um eine Anpassung für die verschiedenen Speichermatrixtechnologien, die Taktgeschwindigkeit, Kartendichten und das System, in dem er arbeitet, vorzunehmen. Dieselbe Karte kann in mehreren Systemen verwendet werden. Ein System kann einen Einkartenbetrieb aufweisen. Ein anderes System kann zwei als ein Paar arbeitende Speicherkarten verwenden und die zwei Karten müssen kompatibel sein. Dieses Konzept des Merkmals der Programmierbarkeit eines Chips für vielfache Verwendung ist ausführlicher in der europäischen Patentanmeldung 89 108 812.2 beschrieben. Ohne passende Kompatibilität würde die Karte nicht korrekt arbeiten. Es liegt auch die Erkenntnis vor (speziell dann, wenn dynamische RAM-Anordnungen betroffen sind), daß ein mit ungültigen Initialisierungsdaten versehenes Teil die Spezifikation verlassen könnte, ohne daß dies durch das System entdeckt wird. Der Chip arbeitet in jeder dieser Umgebungen unterschiedlich und die Initialisierungsdaten steuern diese Betriebsabläufe.
Es besteht auch die Möglichkeit, daß verschiedene Spannungsund/oder Stromanforderungen für jede der verschiedenen Konfigurationen des Systems basierend auf der Anzahl und den installierten Typen der Karten vorliegen. Es ist deshalb für den Entwurf der Energieversorgung entscheidend zu wissen, welcher Stromgrenzwert für jede der Konfigurationen als äußerster angesehen wird, so daß die Spannungs-/Stromgrenzwerte geeignet für Sicherheitserwägungen und, um ein Durchbrennen von Bauteilen zu verhindern, gesetzt werden können. Wenn auf der anderen Seite der Stromgrenzwert für die Konfiguration zu niedrig gesetzt wird, kann das Hochfahren nicht beendet werden, ohne daß Überstromsensoren die Energieversorgung abschalten. Diese Information dürfte vor dem Zuführen von Energie zu den in Frage stehenden Teilen benötigt werden. Das IBM Technical Disclosure Bulletin, Band 29, Nr. 2 (Juli 1986) beschreibt auf Seite 806 eine frühere Technik, um Überstrom zu vermeiden, indem der Stromfluß durch Meßwiderstände auf jeder Karte gemessen wird. Die vorliegende Erfindung arbeitet nach einer einfacheren Voraussetzung und liefert gleichzeitig zusätzliche Vorteile und Information.
Der nächste zu beachtende Punkt besteht darin, daß die Teileinformation, die notwendig ist, um die korrekten Konfigurationsdaten zu identifizieren, den Steuerungen zum Hochfahren während des Großteils der Zeit verfügbar sein kann. Wenn jedoch ein Teil ersetzt wird, kann keine Garantie vorliegen, daß die Änderung in den Systemkonfigurationsdaten ausgeführt wird oder daß die Eingabe korrekt ausgeführt wird. Die US-Patentschrift Nr. 4 556 953 offenbart ein System zur Identifizierung, welche von mehreren möglichen Schnittstellenkarten vorliegt, und sorgt für eine Selbstkonfiguration des Systems, um sich auf das Auswechseln der Schaltungskarten anzupassen.
In GB 2 202 062 wird eine Einrichtung zum Überprüfen einer Systemkonfiguration in einem elektronischen System offenbart, in der jedem Schaltungskartentyp ein vorbestimmter Code, der während der Herstellung in die Karte verdrahtet wird, zugeordnet ist. Eine zentrale Konfigurationstabelle wird in einem Zentralprozessor, der Segmente dieser Tabelle an jeden eine Karte enthaltenden Sockel im System auslädt, gespeichert. Eine Baugruppenrahmen-Steuereinheit fragt jede Karte bei jedem Lese- oder Schreibvorgang ab, um den Kartentyp festzustellen, und bewirkt einen Vergleich zwischen der Kartenkennung und der Konfigurationstabelle.
Darüber hinaus ist in der US-Patentanmeldung 4 660 141 ein sich selbst konfigurierendes Computernetzwerk mit einem automatischen Busaustausch von Modulidentifikationsnummern und dem Prozessor zugeordneten Modulnummern offenbart. In einem Computernetzwerk, mit einem Systembus, einem mit dem Systembus verbundenen Prozessor und einer Vielzahl von lokalen Prozessoren, von denen jeder an einen entsprechenden lokalen Bus angeschlossen ist und von denen jeder eine Vielzahl von damit verbundenen Schnittstellenkarten aufweist, enthält jede Schnittstellenkarte ein Identifizierungs-ROM. Jede Schnittstellenkarte antwortet auf ein anfängliches Rücksetzsignal, das ermöglicht, daß diese Schnittstellenkarte auf dieselbe anfängliche Adresse antwortet. Jeder lokale Prozessor gibt diese anfängliche Adresse aus. Die nächstliegende Schnittstellenkarte von jedem lokalen Bus antwortet, indem Information aus ihrem Identifikations-ROM an den abfragenden lokalen Prozessor übertragen wird, der dann der nächstliegenden Schnittstellenkarte eine Adresse zuordnet, die dann automatisch Schaltungseinheiten setzt, die der nächsten nächstliegenden Schnittstellenkarte ermöglichen, auf die anfängliche Adresse zu antworten. Dieses Vorgehen wird wiederholt, um allen Schnittstellenkarten eigene Adressen zuzuordnen.
Es werden jedoch mehrere verschiedene Schaltungen benötigt, von denen alle den Adreß-/Datenbus des Systems verwenden, so daß dadurch Prioritätsprobleme bewirkt werden sowie die Schaltungskarten identifiziert werden, nachdem die normale Systemenergie angelegt worden ist. Diese Nachteile sind in der vorliegenden Erfindung vermieden worden.
Ein anderer zu beachtender Faktor besteht in der Anzahl der Schaltungen sowie der Anzahl der Eingangs-/Ausgangssignale, die erforderlich sind, um den Typ der installierten Schaltungskomponente sowie deren Ort im System korrekt zu identifizieren.
In Hinblick auf alles Vorhergehende besteht eine Aufgabe der Erfindung darin, ein Verfahren und eine Einrichtung anzugeben, um Schaltungskomponenten wie Schnittstellenkarten, die aktuell in einem System installiert sind, genau zu identifizieren. Eine verwandte Aufgabe besteht darin, auch den Installationsort der Schaltungskomponenten, von denen physisch möglich ist, daß sie in einer Anzahl von verschiedenen Orten im System installiert sind, zu identifizieren.
Eine andere Aufgabe besteht darin, sicherzustellen, daß korrekte Initialisierungsdaten jedem aktuell installierten Teil zugeführt werden.
Eine zusätzliche wichtige Aufgabe besteht darin, Komponententeile in einem System zu identifizieren, bevor den arbeitenden Funktionsschaltungen im Komponententeil Energie zugeführt wird.
Eine weitere Aufgabe besteht darin, zu ermöglichen, daß ersetzte oder modernisierte Teile identifiziert werden, bevor sie tatsächlich für die Verwendung aktiviert werden. Eine verwandte Aufgabe besteht darin, im voraus die Folgen zu erkennen, die neu installierte Teile auf vorliegende Teile haben werden, bevor entweder den neuen Teilen oder den vorliegenden Teilen Energie zugeführt worden ist.
Eine wiederum andere Aufgabe besteht darin, in der bevorzugten Ausführung der Erfindung eine ausschließlich zugeordnete Schaltung anzugeben, die nur zur Identifikation und Lokalisierung von Systemkomponenten verwendet wird, bevor den aktiven Schaltungen in den Systemkomponenten Energie zugeführt wird. Eine verwandte Aufgabe besteht darin, nur passive Schaltungselemente wie Dioden oder die Abwesenheit von Dioden, die eine Identifikationsantwort auf ein Abrufsignal bereitstellen, anzugeben.
Eine noch andere Aufgabe besteht darin, einen einzigen Konfigurationsbus anzugeben, der mit jeder Einschubposition, die geeignet ist, eine Systemkomponente zu halten, und die entweder ein Null-Identifikationssignal oder ein codiertes Identifikationssignal zum Vergleich mit in einer Referenz wie einem EEPROM enthaltenen Systemkonfigurationsdaten zurückführt, kommuniziert.
Demgemäß liefert die Erfindung wie in den Ansprüchen 1 und 4 angegeben eine Reihe von parallelen Eingangsschaltungsleitungen, die mit jeder Schaltungskarte oder anderen Komponente verbindbar sind, um sequentielle Abrufsignale zu führen, und liefert darüber hinaus einen einzigen Konfigurationsbus, der mit dem Ausgang von passiven Schaltungskomponenten, die in solchen Schaltungskarten oder anderen Komponenten angeordnet sind, verbunden ist. Die einzelne in solchen passiven Schaltungskomponenten codierte Identifikationsnummer wird dadurch über den Konfigurationsbus jedes Mal dann an einen Komparator übertragen, wenn der eine solche Schaltungskarte haltende Einschub durch ein Abfragesignal angesprochen wird. Auf diese Weise werden unrichtige Schaltungskomponenten und/oder unrichtig angeordnete Schaltungskomponenten festgestellt, bevor jegliche Energie dem System zugeführt wird. Zusätzlich kann die Initialisierung basierend auf den tatsächlich im System installierten Komponenten durchgeführt werden. Dieses einfache, aber umfassende Abrufen, kann jedes Mal ausgeführt werden, wenn eine Anforderung vorliegt, das Computersystem hochzufahren, und die Zuverlässigkeit der Abrufschaltungseinheiten wird praktisch garantiert, da sie während des normalen Betriebs des Systems unbenutzt sind. Es ist deshalb unwahrscheinlich, daß irgendeine Fehlfunktion des Systems irgendeine Beschädigung der Abrufschaltungseinheiten bewirkt.
Man sollte verstehen, daß die Details in der Beschreibung dieser Erfindung nur in Form eines Beispiels und einer Veranschaulichung angegeben werden, und verschiedene Änderungen und Modifikationen werden den Fachleuten offensichtlich werden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm, das eine gegenwärtig bevorzugte Ausführung der Erfindung zeigt;
Fig. 2 zeigt die Verbindung zwischen einem Acht-Bit-Konfigurationsbus und verschiedenen in einem Computersystem installierten Schaltungskomponenten;
Fig. 3 ist ein Zeitablaufdiagramm, das die Einschaltabfolge zeigt;
Fig. 4 ist ein Zeitablaufdiagramm, das die Konfigurationsfunktion zeigt;
Fig. 5 ist ein Schaltungsdiagramm der physischen Darstellung einer Karte;
Fig. 6 ist ein Blockdiagramm, das die Konfigurationsbusstruktur zeigt;
Fig. 7 ist ein schematisches Diagramm jeder Kartenschaltung; und
Fig. 8 ist ein schematisches Diagramm, das die Komparatorfunktion zeigt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNG

Fig. 1 zeigt die Umgebung der Erfindung. Der zentrale elektronische Komplex (CEC) (1) besteht aus der CPU, Speichersteuerungen, Speicher und Kanälen/Steuerungen. Der Speicher kann in einer Vielzahl von Kartenoptionen vorliegen. Auch können Anwendungskarteneinschübe vorliegen wie: Anzahl von Kanälen, Anzahl von Speicherkarten, Typen von Prozessorkarten. Der Unterstützungsprozessor (SP) (2) sorgt für eine Unterstützung der CEC, indem eine Vielzahl von Aufgaben wie Einleiten der Einschaltabfolge, Initialisierung von Komponenten und Überwachung des Zustands des Rechners ausgeführt werden. Wie hier verwendet, wird sich "Einschaltabfolge" auf die Zeitspanne vom Zeitpunkt an, an dem das Hochfahren des CEC gewünscht wird, bis zum Zeitpunkt, an dem das System initialisiert ist und bereit ist, normale Systemfunktionen abzuarbeiten, beziehen. Am SP wird Energie benötigt, bevor der CEC hochgefahren wird und nachdem das Herabfahren des CEC vollendet ist, da der SP diese Funktionen steuert. Die Energiefolgeüberwachung & Energiesteuerung (PSM/PC) (3) wird von einem Mikroprozessor ausgeführt und stellt die Systemenergiesteuerung für den CEC dar. Die PSM liefert die Abfolgesteuerung für das Ein-/Ausschalten von Wechselstrom-/Gleichstromenergie, Systemrücksetzfunktionen und Fehlerschutz für den CEC.
Innerhalb der Selbstkonfiguration des Einschubgestells der vorliegenden Erfindung führt die PSM/PC interne RAM- und ROM-Tests durch und überwacht die SP-Druckerschnittstelle oder die Bedienerkonsole des Prozessors für eine Einschaltanforderung. Die Energiemeßleitungen (5) aus dem CEC (1) an die PSM (3) geben der PSM (3) eine Rückkopplung, um anzuzeigen, ob Versorgungsfehler vorliegen und übertragen, falls vorliegend, Steuersignale an die Energieversorgung (4), um diese abzuschalten. Die Energieversorgung (4) wird durch die PSM/PC (3) gesteuert, um dem CEC (1) Energie zuzuführen. Fig. 1 zeigt auch die Verbindung des Konfigurationsbus (6) von den Logikkarten im CEC (1) zur PSM/PC (3) und die Leseauswahlleitungen (RS) (7) von der PSM/PC (3) zum CEC
Fig. 2 zeigt ein Beispiel eines Konfigurationsbuses, der an einen CEC angeschlossen ist. Dieses zeigt einen Acht-Bit-Konfigurationsbus mit n+l RS-Signalen. Es liegen "n" Logik-/Speicherkarten vor (folglich "n" RS), die am Konfigurationsbus parallel geschaltet sind, aber durch Aktivierung eines RS-Signals seriell gelesen werden. Dieses zeigt auch Speichersteuerungs- und Taktsteuerungskarten, die nicht an den Bus angeschlossen sind. Es liegen auch "m" CPU-Karten vor, von denen jede nur an zwei der Konfigurationsbusbits angeschlossen ist, und zwei CPU-Karten sind nicht mit denselben Konfigurationsbusbits verbunden. Alle "m" CPU-Karten sind an dieselbe RS-Leitung angeschlossen, so daß die Daten von diesen Karten gleichzeitig gesammelt werden. Der Ablauf des Sammelns dieser Daten wird unten ausführlicher beschrieben.
Fig. 3 zeigt das Zeitablaufdiagramm der Einschaltabfolge. Der SP wird eingeschaltet (8). Wenn das Einschalten des SP beendet ist, wird eine Einschaltaufforderung vom SP an die PSM ausgesandt (9). Die PSM liest dann die Systemkonfigurationsdaten vom Konfigurationsbus (10). Die Schutzschaltungseinheiten für das Einschaltrücksetzen werden aktiviert, um ein Durchbrennen von Bauteilen zu verhindern, während die Energiezufuhr hochläuft (12) Diese bleiben aktiv, während dem CEC Energie zugeführt wird (13), bis der CEC auf einen zurückgesetzten Zustand initialisiert wird (14). Nachdem dieser Ablauf abgeschlossen ist, können die Systembetriebsabläufe beginnen.
Fig. 4 zeigt, wie die Konfigurationsdaten gelesen werden. Es ist eine ausgedehnte Ansicht der Zeit zwischen den Punkten 10 und 11 in Fig. 3. Jedes der RS-Signale 2 bis n wird von der PSM/PC zu den Karten im CEC aktiviert, jeweils nur eines gleichzeitig. Wenn RSL aktiviert wird, wird nur der Karte (den Karten), die RS1 als ein Eingangssignal aufweisen, ermöglicht, die Daten auf den Konfigurationsbus zu geben. Aufeinanderfolgend wird der Rest der RS-Signale aktiviert.
Fig. 5 ist eine ausgedehnte Ansicht des Anschlusses der Speicher-/Logikkarten an den Konfigurationsbus. Eines der Pins ist das RS-Pin (Leseauswahl), das der Karteneingang für den Abrufmechanismus ist. Die anderen acht Pins sind Ausgangspins, deren logischer Zustand vom Inhalt der mit D0 bis D7 in Fig. 5 bezeichneten Kästchen abhängt. Einer der Pins kann als ein Paritätsbit für die Karten verwendet werden. Jeder dieser Pins weist einen Binärwert auf und die acht Bits werden codiert werden, um eines von 256 möglichen Kartenteilen zu repräsentieren, wenn keine Parität verwendet wird, oder eines von 128 möglichen Kartenteilen, wenn Parität verwendet wird. Falls eine Nichtübereinstimmung zwischen den EEPROM-Daten und den durch diesen Abrufmechanismus erhaltenen Daten festgestellt wird, stellt das Paritätsbit ein Mittel dar, um festzustellen, ob ein Fehler bei diesem Abrufmechanismus auftritt. Wegen des verwendeten Abrufmechanismuses können mehrere Karten an denselben Acht-Bit-Bus angeschlossen werden, vorausgesetzt, jede Karte, die ein bestimmtes Bit des Bus gemeinsam benutzt, weist ihr eigenes RS-Signal wie in Fig. 2 gezeigt auf. Die Busstruktur wird verwendet, um die Ausgänge für die Programmpins von den Speicher-/Logikkarten miteinander zu verbinden. Die Busstruktur ist möglich, wenn eine Schaltung wie die folgende verwendet wird.
Der Kartenabschnitt der Erfindung wird durch einfache Schaltungseinheiten, die Dioden oder ähnliches beinhalten, realisiert. Das RS-Signal ist ein Eingangssignal für die Speicherkarte, das durch die PSM geliefert wird, und wird über eine Diode oder über einen wie in Fig. 7 gezeigten Leerlauf an einen Kartenausgangspin angeschlossen. Der Binärwert jedes Pins wird erreicht, indem entweder eine Diode vorliegt (logisch 1) oder die Diode nicht vorliegt, so daß dadurch ein Leerlauf (logisch 0) gebildet wird. Das RS-Signal wird nur für eine der den Pinbus gemeinsam benutzenden Karten aktiviert (plus V gleich 1). Für den Rest der den Bus gemeinsam benutzenden Karten würde das RS- Signal inaktiv vorliegen, so daß die acht Programmpinausgänge für jede dieser drei Karten bei einer logischen 0 bleiben. Die Karte mit dem aktiven RS-Signal würde den Knoten bei logisch 0 halten, wenn die Diode abwesend ist, oder würde den Knoten auf eine logische 1 zwingen, wenn die Diode vorliegt.
Die von den acht Pins von einer Karte gelesenen Werte werden dann vom System verwendet, um denjenigen Typ der Speicherkarte im Einschub festzustellen, der dem aktiven RS-Signal entspricht. Systemsoftware wird diese Eingabe decodieren und sie mit den EEPROM-Daten vergleichen (siehe Fig. 8). Wenn beide übereinstimmen, wird die entsprechende Tabelle der technischen Daten (die die Programmregisterdaten, die zu verwenden sind, um die Karte zu initialisieren, enthält) lokalisiert und, falls erforderlich, werden die Spannungs-/Stromgrenzwerte der Energieversorgung gesetzt werden. Dieses zum Ladevorgang der Programmregister führende Dekodieren der Dioden ist entscheidend, um die allgemeinen Speicheranordnungskarten einzusetzen und jede von ihnen in die vielen anwendungsspezifischen Speicherkarten, die auf Attributen wie den Typ der Anordnung, die Speichermenge auf der Karte, die Systemzykluszeit und die Entwurfsversion basieren, zu überführen.
Nur ein RS-Signal kann für eine Anzahl von Karten, die den gemeinsamen Bus gemeinsam benutzen, gleichzeitig aktiviert werden. Der Abrufvorgang ist beendet, nachdem alle RS-Signale, eines jeweils gleichzeitig, aktiviert worden sind. Diese Abrufaktion erfolgt, indem nur Energie von der Energie-Meßüberwachungskarte verwendet wird, und kann deshalb stattfinden, bevor den Speicherkarten Energie zugeführt wird.

Claims

1. Verfahren zum Zuführen von Energie zu elektronischen Komponenten, die in elektronischen Komponentenanordnungen in einem zentralen elektronischen Komplex (1) angeordnet sind, der einen Unterstützungsprozessor (2) und Energieversorgungsmittel (3, 4) zum selektiven Bereitstellen von Energie an die elektronischen Komponentenanordnungen, nachdem die tatsächliche Systemkonfiguration überpüft wurde, indem ein gespeichertes Konfigurationsdatum mit von den Systemkomponenten nach einer Abfrage zurückgesandten Daten verglichen wird, enthält, gekennzeichnet durch die folgenden Schritte:

Aussenden eines Einschaltanforderungssignals (9) vom Unterstützungsprozessor (2) an die Energieversorgungsmittel (3, 4);

Senden einer Folge von Leseauswahlsignalen (RS 1 bis n) von den Energieversorgungsmitteln (3, 4) an die elektronischen Komponentenanordnungen als Antwort auf das Einschaltanforderungssignal (9) und vor der Zuführung von Energie zu den Komponentenanordnungen (13), wobei jedes Leseauswahlsignal an eine entsprechende Komponentenanordnung bereitgestellt wird;

Senden einer Folge von Identifikationssignalen, die eine elektronische Komponente bei der elektronischen Komponentenanordnung identifizieren, von jeder elektronischen Komponentenanordnung einer Vielzahl von Komponentenanordnungen an die Energieversorgungsmittel (3, 4) als Antwort auf die Folge der Leseauswahlsignale; und

Bereitstellen eines Energiesignals von den Energieversorgungsmitteln an die elektronische Komponentenanordnung, von der die Folge der Identifikationssignale empfangen wurde, als Antwort auf jede Folge von Identifikationssignalen.

2. Verfahren nach Anspruch 1, weiterhin enthaltend die folgenden Schritte:

Programmieren der Energieversorgungsmittel (3, 4) mit einer Vielzahl von Konfigurationssignalen, wobei jedes der Konfigurationssignale einen entsprechenden Typ einer elektronischen Komponente (Speicherkarte, CPU-Karte, ...) identifiziert;

und wobei der Schritt des Bereitstellens eines Energie-Signals enthält:

Identifizieren einer elektronischen Komponente bei der Komponentenanordnung durch Vergleichen der Folge der Identifikationssignale mit der Vielzahl der Konfigurationssignale als Antwort auf eine Folge von von einer Komponentenanordnung empfangenen Identifikationssignalen; und

Setzen des Strompegels des Energiesignals, das der Komponentenanordnung zu einem vorbestimmten, auf den Typ der elektronischen Komponente basierenden Pegel bereitgestellt wird, als Antwort auf die Identifikation der elektronischen Komponente.

3. Verfahren nach Anspruch 1, wobei der Schritt des Bereitstellens eines Energiesignals das Bereitstellen einer Vielzahl von Energiesignalen enthält, wobei jedes Energiesignal einer entsprechenden Komponentenanordnung, von der eine Folge von Identifikationssignalen empfangen wurde, bereitgestellt wird; und

Setzen des zentralen elektronischen Komplex (1) auf einen Rücksetzzustand am Anfang als Antwort auf die Vielzahl der Energiesignale.

4. Einrichtung zum Zuführen von Energie zu elektronischen Komponenten, die in elektronischen Komponentenanordnungen in einem zentralen elektronischen Komplex (CEC) angeordnet sind, der eine Vielzahl von elektronischen Komponentenanordnungen und Unterstützungsprozessormittel (2), um das Zuführen von Energie zum zentralen elektronischen Komplex (CEC) zu beginnen, und ein Energiezuführungssystem enthält, umfassend:

mit dem Unterstützungsprozessor (2) verbundene Aufnahmemittel zum Empfangen eines Einschaltanforderungssignals (9);

Konfigurationsbusmittel (6) zum Führen einer Folge von Signalen aus jeder Komponentenanordnung;

Leseauswahlbusmittel (7) zum Führen eines Leseauswahlsignals (RS 1 bis n) an jede Komponentenanordnung;

Mittel (3, 4), die auf das Einschaltaufforderungssignal (9) reagieren, zum Bereitstellen einer Folge von Leseauswahlsignalen auf den Leseauswahlbusmitteln;

Mittel (D0 bis D7) in einer elektronischen Komponente bei einer Komponentenanordnung zum Erzeugen einer Folge von Identifikationssignalen auf dem Konfigurationsbus als Antwort auf ein Leseauswahlsignal;

Energiepegelmittel (3) zum Erzeugen eines Energiepegelsignals als Antwort auf die Folge von Identifikationssignalen, wobei das Energiepegelsignal ausgebildet ist, einen Energiestrompegel für einen der elektronischen Komponente entsprechenden Typ einer elektronischen Komponente zu repräsentieren; und

Energieversorgungsmittel (4), die auf das Energiepegelsignal reagieren, zum Bereitstellen von Energie beim Energiestrompegel an die Komponentenanordnung.