DE69018558T2 - Verfahren zur Herstellung eines Halbleiterlasers. - Google Patents

Verfahren zur Herstellung eines Halbleiterlasers.

Info

Publication number
DE69018558T2
DE69018558T2 DE69018558T DE69018558T DE69018558T2 DE 69018558 T2 DE69018558 T2 DE 69018558T2 DE 69018558 T DE69018558 T DE 69018558T DE 69018558 T DE69018558 T DE 69018558T DE 69018558 T2 DE69018558 T2 DE 69018558T2
Authority
DE
Germany
Prior art keywords
layer
mask
etching
conductivity type
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69018558T
Other languages
English (en)
Other versions
DE69018558D1 (de
Inventor
Hidenori Kamei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Application granted granted Critical
Publication of DE69018558D1 publication Critical patent/DE69018558D1/de
Publication of DE69018558T2 publication Critical patent/DE69018558T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/095—Laser devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/119—Phosphides of gallium or indium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/169—Vacuum deposition, e.g. including molecular beam epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

    Technisches Gebiet (Gebiet der Erfindung)
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterlasers und insbesondere eines Halbleiterlasers mit vergrabener Schicht.
    • (Beschreibung des zugehörigen Standes der Technik)
  • Verglichen mit einem Flüssigphasenepitaxie-Verfahren weist ein Gasphasenepitaxie (VPE)-Verfahren, insbesondere ein organometallisches Gasphasenepitaxie (OMVPE)-Verfahren, die folgenden Vorteile auf:
  • (1) das VPE-Verfahren kann bei einer großen Halbleiterscheibe angewendet werden,
  • (2) das VPE-Verfahren weist eine gute Steuerbarkeit der Dicke einer Schicht auf, und
  • (3) das VPE-Verfahren erfordert insgesamt eine kurze Zeit für den Aufwachsvorgang. Deshalb wird das VPE- Verfahren zum Ausbilden einer vergrabenen Schicht eines Halbleiterlasers verwendet. Als ein Verfahren zum Herstellen eines Halbleiterlasers mit vergrabener Schicht (besonders eines InP-Langwellenlasers) mittels einem OMVPE- Verfahren oder dergleichem, werden die folgenden Verfahren vorgeschlagen.
  • D. h., wie in der Fig. 1A dargestellt, ist ein umgekehrter dreieckiger Mesa (Tafelberg) 23 ausgebildet, wobei eine streifenähnliche Maske 22 verwendet wird, die auf einer InP-Übergangsschicht 21 als eine Ätzmaske ausgebildet ist, und, wie in Fig. 1B dargestellt, ist der umgekehrte dreieckige Mesa 23 mittels einer vergrabenen Schicht 24 unter Verwendung eines VPE-Verfahrens vergraben. Dieses Verfahren ist im Journal of Applied Physics, Band 64 (1988), S. 3684 - 3688, offenbart.
  • Bei einem anderen Stand der Technik, wie in Fig. 2A dargestellt, ist ein rechteckiger Mesa 31 ausgebildet, und, wie in Fig. 2B dargestellt, wird der rechteckige Mesa 31 mittels eines VPE-Verfahrens vergraben. Dieses Verfahren ist in dem Journal of Applied Physics, Band 64 (1988), S. 3684 - 3688, oder im Journal of Crystal Growth, Band 93 (1988), S. 248 - 253, offenbart.
  • Bei einem weiteren Stand der Technik ist ein Mesa ausgebildet, und dieser Mesa wird mittels eines VPE- Verfahrens vergraben, wie dies in der Fig. 3 dargestellt ist. Dieses Verfahren ist im Journal of Applied Physics, Band 64 (1988), S. 3684 - 3688, offenbart.
  • Entsprechend dem in der Fig. 1B dargestellten ersten Stand der Technik, werden in der vergrabenen Schicht 24 in der Nähe des unteren Teils des umgekehrten dreieckigen Mesa 23, infolge eines Fehlens von Materialdiffusion aus dem Dampf, leicht nichtaufgewachsene Teile (Rillen) 25 ausgebildet.
  • Falls der zweite Stand der Technik verwendet wird, werden weniger nichtaufgewachsene Teile (Rillen) ausgebildet wie beim ersten Stand der Technik. Jedoch müssen beim zweiten Stand der Technik eine Höhe 32 des Mesa 31 und ein Unterhöhlungs-Betrag 33 unter einer Maske 34 auf einen vorbestimmten Bereich begrenzt sein. Entsprechend der oben angegebenen Literatur ist die Mesahöhe geringer als 3 um, und der Unterhöhlungs-Betrag beträgt ungefähr 1 um, falls die Mesahöhe 2,5 um beträgt.
  • Entsprechend dem dritten Stand der Technik zum Ausführen des vergrabenen Aufwachsens wird bei einer Kristallorientierung für das Ausbilden eines gerundeten Mesa, wie dies in der Fig. 3 verdeutlicht ist, eine (111)A- Kristallebene auf einer vergrabenen Schicht 41 ausgebildet, und die vergrabene Schicht 41 erstreckt sich auf der Maske 42 entlang dieser Kristallfläche. Deshalb kann die Mesa nicht in einer flachen Oberfläche vergraben sein.
  • Zudem offenbart das Schriftstück J. L. Vossen et al., Thin Film Processes, Teil V-1, Seiten 401 - 481, Academic Press, NY (1978) ein Verfahren, bei dem eine sehr dünne Materialschicht, die sich in einem Ätzmittel schneller auflöst als eine Substratschicht, vor dem Maskieren angelagert wird, um einen kleinen Betrag des kontrollierten Unterhöhlens zu erzielen, da eine geneigte Substratkante bzw. -ecke leichter gleichförmig zu beschichten ist als eine scharfe Kante bzw. Ecke, falls zusätzliche Schichten nachfolgend aufgebracht werden sollen.
    • Zusammenfassung der Erfindung
  • Es ist eine Aufgabe der vorliegenden Erfindung die oben genannten Probleme zu lösen. D. h., es ist eine Aufgabe der vorliegenden Erfindung ein Verfahren zum Herstellen eines Halbleiterlasers vorzusehen, das in der Lage ist eine vergrabene Schicht auszubilden, die eine flache Oberfläche unter Verwendung eines VPE-Verfahrens aufweist.
  • Diese Aufgabe wird gemäß der Maßnahmen des Anspruchs 1 gelöst.
  • Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der abhängigen Ansprüche 2 bis 4.
  • Insbesondere ist die Richtung der auf der Deckschicht ausgebildeten Maske eine Richtung zum im nächsten Ätzschritt leichten Ausbilden eines umgekehrten dreieckigen Mesa. Jedoch wird, da die Deckschicht aus einem für seitliches Abätzen empfänglichen Material gemacht ist, nämlich einem Material mit einer größeren Ätzgeschwindigkeit bzw. -rate auf der (111)B-Ebene als das der zweiten Übergangsschicht, ein gerundeter Mesa ausgebildet, der sich nach oben verjüngt. Aus diesem Grund wird im nächsten Vergrabungsschritt kein nichtaufgewachsenes Teil am Rumpfende des Mesa ausgebildet. Zusätzlich wird, anders wie in einem Fall, in dem vergrabenes Aufwachsen bei einer Kristallorientierung zum Ausbilden eines gerundeten Mesa durchgeführt wird, keine (111)A-Kristallebene ausgebildet. Deshalb tritt kein anomales Wachstum auf der Maske auf und eine vergrabene Schicht mit einer flachen Oberfläche wird ausgebildet.
    • Kurze Beschreibung der Zeichnungen
  • Die Erfindung wird nachfolgend detailliert unter Bezugnahme auf die Zeichnungen beschrieben, in denen
  • Fig. 1A, 1B, 2A, 2B und 3
  • entsprechend Schnittansichten sind, die den Stand der Technik aufzeigen;
  • Fig. 4A bis 4E
  • Schnittansichten sind, die die Herstellungsschritte eines Halbleiterlasers entsprechend des ersten Ausführungsbeispiels zeigen; und
  • Fig. 5A und 5B
  • Schnittansichten zum Erläutern einer optimalen Höhe einer vergrabenen Schicht sind.
    • Detaillierte Beschreibung des bevorzugten Ausführungsbeispiels
  • Eine erste Si-dotierte n-InP-Übergangsschicht 2, eine undotierte aktive GaInAsP-Schicht 3, eine zweite Zn- dotierte p-InP-Übergangsschicht 4 und eine Zn-dotierte p- GaInAs-Deckschicht 5, wie sie in Anspruch 1 definiert sind, werden aufeinanderfolgend auf ein Sn-dotiertes n-InP (100)- Substrat 1 mittels einem bei niedrigem Druck arbeitenden, organometallischen Gasphasenepitaxie-Verfahren (Niedrigdruck-OMVPE-Verfahren) aufgewachsen, um ein Mehrschichtsubstrat 6 (vgl. Fig 4A) auszubilden. Jede Dicke der oben angeführten Schichten wird wie folgt festgelegt. Die erste n-InP-Übergangsschicht weist eine Dicke von 1 um auf, die undotierte aktive GaInAsP-Schicht 3 weist eine Dicke von 0,15 um, die zweite p-InP-Übergangsschicht 4 weist eine Dicke von 0,4 um und die p-GaInAs-Deckschicht 5 weist eine Dicke von 0,2 um auf.
  • Eine SiO&sub2;-Schicht wird mittels eines thermisch-chemischen Aufdampfverfahrens (thermisches CVD-Verfahren) auf das Mehrschichtsubstrat 6 aufgebracht. Die SiO&sub2;-Schicht wird mit einer Photolack- bzw. Resistschicht abgedeckt, und zwar weist ein Streifenmuster der Resistschicht eine Breite von 6 um auf und ist in einer < 011> -Richtung (eine Richtung senkrecht zur Zeichenebene) ausgebildet, d. h. in einer Richtung zum Ausbilden eines umgekehrten dreieckigen Mesa. Die SiO&sub2;-Schicht wird mittels gepufferter Fluorwasserstoffsäure selektiv geätzt, wobei die Resistschicht als eine Maske zum Ausbilden einer streifenförmigen SiO&sub2;-Schicht 7 verwendet und die übrig bleibende Resistschicht entfernt wird (Fig. 4B). Zu diesem Zeitpunkt ist die Breite der streifenförmigen SiO&sub2;-Schicht 7 durch seitliches Abätzen leicht vermindert bzw. schmäler gemacht, und beträgt ungefähr 5 um.
  • Die Schichten 2 bis 5 werden unter Verwendung der streifenförmigen SiO&sub2;-Schicht 7 als eine Maske mittels einem Ätzmittel (ein Volumenanteil von Br&sub2; : Methanol = 2,5 : 1000), das aus Br-Methanol hergestellt ist, das mit Eiswasser ausreichend bis auf etwa 0ºC gekühlt wird, selektiv geätzt. Dieses Ätzen wird für ungefähr 5 Minuten durchgeführt, währenddessen das Ätzmittel heftig geschüttelt wird, wodurch ein Mesa ausbildet wird, der eine Tiefe 12 von ungefähr 2,5 um und einen seitlichen Abätzbetrag (Unterhöhlungs-Betrag) 11 von ungefähr 1,7 um (vgl. Fig. 4C) aufweist. Entsprechend einem Experiment, das von dem Erfinder durchgeführt wurde, kann, falls das Br- Methanol-Ätzmittel (ein Volumenanteil von Br&sub2; : Methanol = 2,5 : 1000) verwendet wird, ein Unterhöhlungs-Betrag von 0,5 bis 0,7 pro Ätztiefe von 1 erzielt werden. Obwohl eine Kristallorientierung normalerweise zum Ausbilden eines umgekehrten dreieckigen Mesa beim Ätzen unter Verwendung des Br-Methanol-Ätzmittels verwendet wird, kann ein gerundeter Mesa, der sich nach oben verjüngt, erhalten werden, wie dies in der Fig. 4C dargestellt ist. Dies deshalb, da die Deckschicht 5, die für seitliches Abätzen mit dem Br-Methanol-Ätzmittel geeignet ist, unmittelbar unter der streifenförmigen SiO&sub2;-Schicht 7 zum selektiven Ätzen ausgebildet ist. Man beachte, daß die aktive Schicht 3 entsprechend diesem Ausführungsbeispiel eine Breite von 1,5 um aufweist, bei der Transversal-Modus-Grundschwingung durchgeführt werden kann.
  • Eine vergrabene Mehrfachschicht 10, die aus einer Zn- dotierten p-InP-Schicht 8 (Dicke: ungefähr 1 um) und einer Si-dotierten n-InP-Schicht 9 (Dicke: ungefähr 1 um) besteht, wird mittels eines Niedrigdruck-OMVPE-Verfahrens aufgewachsen, wobei die streifenförmige SiO&sub2;-Schicht 7 als eine selektive Aufwachsmaske (Fig. 4D) verwendet wird. Die InP-Schichten 8 und 9, die die vergrabene Schicht 10 bilden, werden von dem unteren Teil des Mesa bis zu dessen oberem Teil nach und nach dünner, und die vergrabene Schicht 10 kann so ausgebildet werden, daß ihre Oberfläche fast parallel zur Oberfläche des Substrats 1 ist. Zudem ist die vergrabene Schicht 10 eine zweischichtige Struktur, die an jeder Stelle immer eine richtige Beschichtungsanordnung an der Mesaseitenfläche aufweist. Deshalb ist eine pnpn- Struktur (Thyristor) auf der gesamten äußeren Oberfläche des Mesa mittels einer später ausgebildeten dritten Übergangsschicht 13, die die InP-Schichten 9 und 8 vergräbt, einwandfrei ausgebildet, und die erste Übergangsschicht 2, die p-InP-Schicht 8 sowie die n-InP- Schicht 9 können als Stromsperrschichten dienen. Zusätzlich ist ein Weg für den Kriechstrom bzw. Verluststrom, der von der zweiten Übergangsschicht 4 zu der ersten Übergangsschicht 2 durch die p-InP-Schicht 8 fließt, eng, da die p-InP-Schicht 8 zu dem oberen Teil des Mesa hin, an den Mesaseitenflächen, nach und nach dünner gemacht ist. Deshalb kann die Struktur zum effektiven Reduzieren des Verluststroms erhalten werden.
  • Der Erfinder bestätigt, daß im Falle des vergrabenen Aufwachsens einer Mesa-Tiefe zum Vergraben der Rillen, um eine flache Oberfläche zu erhalten, keine Begrenzungen auferlegt wurden. Zusätzlich bestätigt der Erfinder ebenso, daß bei diesem vergrabenen Aufwachsen die vergrabene Schicht 10 nicht an den Seitenflächen der Deckschicht (GaInAs) 5 unmittelbar unter der Maske 7 aufgewachsen wurde. Aus diesem Grund kann, selbst wenn das vergrabene Aufwachsen fortgesetzt wird, ein Dampfgebiet genügend an ein Unterhöhlungs-Teil unter der streifenförmigen SiO&sub2;- Schicht 7 gelassen werden, und ein Mangel an Materialdiffusion kann vermieden werden.
  • Beim vergrabenen Aufwachsen ist es wichtig, daß die Höhe der Oberfläche der vergrabenen Schicht 10 nicht die der streifenförmigen SiO&sub2;-Schicht 7 übersteigt, um die Oberflächen einer dritten Übergangsschicht und einer Kontaktschicht, die in den nachfolgenden Schritten ausgebildet werden, flach zu machen. D. h., wenn die Oberflächenhöhe der vergrabenen Schicht 10 die der streifenförmigen SiO&sub2;-Schicht 7 in hohem Maße übersteigt, wie in der Fig. 5A dargestellt, wird eine (111)B- Kristallebene an der vergrabenen Schicht 10 ausgebildet. Da die Aufwachsgeschwindigkeit bzw. -rate der dritten Übergangsschicht und der Kontaktschicht an der (111)B- Kristallebene kleiner sind als an anderen Kristallebenen, wie dies in der Fig. 5B dargestellt ist, wird eine W- förmige Rille an den Schichten ausgebildet, um die Schichten nicht abzuflachen. In anderen Worten, falls die Oberfläche der vergrabenen Schicht 10 nur die Oberfläche der streifenförmigen SiO&sub2;-Schicht 7 in der Höhe übersteigt, so daß die (111)B-Kristallebene nicht ausgebildet wird, wird das Aufwachsen der dritten Übergangsschicht und der Kontaktschicht nicht nachteilig beeinflußt. Die W-förmige Rille bewirkt schadhafte Produkte und eine Verschlechterung der Betriebssicherheit. Insbesondere wird, da die Kontaktschicht auf der (111)B-Kristallebene dünn ist, ein Kontaktwiderstand der Gesamtvorrichtung erhöht, und dabei die Verschlechterung der Kenndaten der Gesamtvorrichtung bewirkt.
  • Schließlich wird die streifenförmige SiO&sub2;-Schicht 7 unter Verwendung von gepufferter Fluorwasserstoffsäure entfernt und die Deckschicht 5 durch Verwenden eines Ätzmittels, das aus Phosphorsäure: Hydrogenperoxid = 5 : 1 besteht, entfernt. Danach werden eine dritte Zn-dotierte p-InP- Übergangsschicht 13 (Dicke: etwa 1, 5 um) und eine Zn- dotierte p-GaInAs-Kontaktschicht 14 (Dicke: etwa 0,5 um) aufeinanderfolgend mit Hilfe eines Niedrigdruck-OMVPE- Verfahrens (Fig. 4E) aufgewachsen.
  • Man beachte, daß in diesem Ausführungsbeispiel die vergrabene Schicht 10 eine zweischichtige Struktur aufweisen kann, die aus Schichten besteht, die verschiedene Leitfähigkeitstypen aufweisen, und daß eine Blockschicht unter Verwendung einer p-n-Verbindung mittels dieser Struktur ausgebildet wird. Jedoch können eine hochohmige Schicht oder eine Mehrschicht-Struktur, die eine hochohmige Schicht einschließt, als die vergrabene Schicht 10 verwendet werden, um die Blockschicht unter Verwendung eines Widerstands zu bilden.
  • Die Leitfähigkeitstypen des InP-Substrats 1, der ersten bis dritten Übergangsschicht und der Kontaktschicht können umgekehrt sein. In diesem Fall weist die vergrabene Schicht 10 eine Struktur, die durch Übereinanderschichten einer p- InP-Schicht, einer n-InP-Schicht und einer p-InP-Schicht ausgebildet ist, oder eine Struktur auf, die eine hochohmige Schicht einschließt.
  • Die Deckschicht ist nicht auf eine GaInAs-Schicht beschränkt, wie dies in Anspruch 1 ausgeführt wird. Die Deckschicht kann aus GaxIn1-xAsyP1-y (0,6 &le; y < 1, x 0,47y) hergestellt werden.
  • In diesem Ausführungsbeispiel wird ein Br-Methanol- Ätzmittel verwendet, wobei die Temperatur des Ätzmittels ungefähr 0ºC beträgt und die Br-Konzentration 0,25 % beträgt. Entsprechend den Experimenten, die von dem Erfinder durchgeführt wurden, wurde bestätigt, daß, falls die Temperatur innerhalb eines Bereichs von 0ºC bis 30ºC fällt und die Br-Konzentration innerhalb eines Bereichs von 0,1 % bis 5 % fällt, das Ätzen im wesentlichen zum Ausbilden eines wie in diesem Ausführungsbeispiel gerundeten Mesa, durchgeführt wird. Sobald die Temperatur verringert wird, wird die Reaktion verlangsamt, so daß eine gute Steuerbarkeit erzielt wird.
  • Ein Ätzmittel, wie es in der vorliegenden Erfindung verwendet wird, ist nicht auf ein Br-Methanol-Ätzmittel beschränkt. D. h., daß dieses Ätzmittel ein Ätzmittel zum Bewirken von Änderungen in Ätzgeschwindigkeiten bzw. -raten der Übergangsschichten 2 und 4 und einer aktiven Schicht 3, abhängend von ihren Kristallflächen, sein kann. Praktisch kann dieses Ätzmittel eine andere Alkohollösung eines Halogens sein, wie z. B. ein I&sub2;-Methanol-Ätzmittel.

Claims (4)

1. Ein Verfahren zum Herstellen eines Halbleiterlasers mit den Schritten:
- sequentielles Aufwachsen einer ersten Übergangsschicht (2) eines ersten Leitfähigkeitstyps, einer aktiven Schicht (3) und einer zweiten Übergangsschicht (4) eines zweiten Leitfähigkeitstyps auf einer (100)- Kristallebene eines Halbleitersubstrats (1) des ersten Leitfähigkeitstyps, wobei das Substrat (1) und die beiden Übergangsschichten (2, 4) aus InP hergestellt sind;
- Ausbilden einer streifenförmigen Maske (7), die sich in einer < 011> -Richtung auf dem Mehrschichtsubstrat (6) erstreckt;
- Verwenden der Maske (7) als ein Anti-Ätzmaterial und Ätzen des Mehrschichtsubstrats (6) von einer Oberfläche davon aus, so daß die erste Übergangsschicht (2) unter Verwendung eines Ätzmittels erreicht wird, das im wesentlichen auf einer (111)B-Kristallebene eine geringere Ätzrate als auf anderen Kristallebenen des Mehrschichtsubstrats (6) aufweist;
- Ausbilden einer vergrabenden Schicht (10) mittels eines Dampfphasen-Epitaxieverfahrens auf einem Bereich, von dem das Mehrschichtsubstrat (6) durch den Ätzschritt entfernt wurde, unter Verwendung der Maske (7) als einer Maske für ein selektives Aufwachsen; und
- Entfernen der Maske (7) und Aufwachsen einer dritten Übergangsschicht (13) des zweiten Leitfähigkeitstyps und einer Kontaktschicht (14) des zweiten Leitfähigkeitstyps auf der zweiten, nicht geätzten Übergangsschicht (4) und auf der vergrabenden Schicht (10);
gekennzeichnet durch
die folgenden Schritte:
- Ausbilden einer Deckschicht auf der zweiten Übergangsschicht (4) vor dem Ausbilden der streifenförmigen Maske (7), wobei die Deckschicht (5) für seitliches Ätzen empfindlicher als die zweite Übergangsschicht (4) ist und aus GaxIn1-xAsyP1-y (0,6 &le; y &le; 1, x 0,47y) hergestellt ist;
- Durchführen des die vergrabende Schicht ausbildenden Schritts derart, daß die Oberfläche der vergrabenden Schicht (10) bezüglich der Höhe die Oberfläche der streifenförmigen Maske (7) nicht überschreitet, so daß die (111)B-Kristallebene nicht ausgebildet wird; und
- Entfernen der Deckschicht (5) nach dem Maskenentfernungsschritt.
2. Ein Verfahren nach Anspruch 1,
wobei ein Aufwachsverfahren der vergrabenden Schicht (10) ein organometallisches Dampfphasen-Epitaxieverfahren ist.
3. Ein Verfahren nach Anspruch 1 oder 2,
wobei ein beim Ätzschritt verwendetes Ätzmittel eine Alkohollösung eines Halogens ist.
4. Ein Verfahren nach Anspruch 3,
wobei die Alkohollösung eines Halogens eine Br- Methanollösung ist.
DE69018558T 1989-09-27 1990-09-25 Verfahren zur Herstellung eines Halbleiterlasers. Expired - Lifetime DE69018558T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1251079A JP2827326B2 (ja) 1989-09-27 1989-09-27 半導体レーザの製造方法

Publications (2)

Publication Number Publication Date
DE69018558D1 DE69018558D1 (de) 1995-05-18
DE69018558T2 true DE69018558T2 (de) 1996-01-18

Family

ID=17217325

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69018558T Expired - Lifetime DE69018558T2 (de) 1989-09-27 1990-09-25 Verfahren zur Herstellung eines Halbleiterlasers.

Country Status (5)

Country Link
US (1) US5093278A (de)
EP (1) EP0420143B1 (de)
JP (1) JP2827326B2 (de)
CA (1) CA2026289C (de)
DE (1) DE69018558T2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173447A (en) * 1989-10-31 1992-12-22 The Furukawa Electric Co., Ltd. Method for producing strained quantum well semiconductor laser elements
US5227015A (en) * 1990-07-30 1993-07-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor laser
JPH0513881A (ja) * 1990-11-28 1993-01-22 Matsushita Electric Ind Co Ltd 半導体レーザの製造方法
JPH0548210A (ja) * 1991-08-09 1993-02-26 Mitsubishi Electric Corp 半導体レーザ装置
DE4244822C2 (de) * 1992-01-21 1997-06-12 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleitervorrichtung
DE4240539C2 (de) * 1992-01-21 1997-07-03 Mitsubishi Electric Corp Verfahren zur Herstellung eines Halbleiterlasers
JPH065975A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Ind Co Ltd 半導体レーザ
JPH06132608A (ja) * 1992-10-20 1994-05-13 Sony Corp 半導体レーザ及びその製造方法
US5384151A (en) * 1993-08-11 1995-01-24 Northwestern University InGaAsP/GaAs diode laser
US5568501A (en) * 1993-11-01 1996-10-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser and method for producing the same
JP2685720B2 (ja) * 1993-11-01 1997-12-03 松下電器産業株式会社 半導体レーザ及びその製造方法
JPH07211692A (ja) * 1994-01-12 1995-08-11 Sumitomo Electric Ind Ltd ＩｎＰ系化合物半導体の加工方法
US5656539A (en) * 1994-07-25 1997-08-12 Mitsubishi Denki Kabushiki Kaisha Method of fabricating a semiconductor laser
KR0146714B1 (ko) * 1994-08-08 1998-11-02 양승택 평면 매립형 레이저 다이오드의 제조방법
JP3718129B2 (ja) 2001-02-28 2005-11-16 アンリツ株式会社 半導体レーザ及びその製造方法
KR100640393B1 (ko) 2004-05-20 2006-10-30 삼성전자주식회사 역메사 구조를 이용한 광집적 소자 및 그 제조방법
JP4753643B2 (ja) * 2005-07-04 2011-08-24 株式会社ニッセイ エコ ワイヤーハーネス外装用コルゲートチューブ継手
JP4529890B2 (ja) * 2005-12-13 2010-08-25 住友電気工業株式会社 半導体光素子の製造方法
JP4853008B2 (ja) * 2005-12-14 2012-01-11 住友電気工業株式会社 半導体光素子を作製する方法
KR100842277B1 (ko) * 2006-12-07 2008-06-30 한국전자통신연구원 반사형 반도체 광증폭기 및 수퍼 루미네센스 다이오드
JP5151627B2 (ja) 2008-04-02 2013-02-27 住友電気工業株式会社 半導体レーザの製造方法
WO2020090078A1 (ja) * 2018-11-01 2020-05-07 三菱電機株式会社 光半導体装置、および光半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5826834B2 (ja) * 1979-09-28 1983-06-06 株式会社日立製作所 半導体レ−ザ−装置
US4354898A (en) * 1981-06-24 1982-10-19 Bell Telephone Laboratories, Incorporated Method of preferentially etching optically flat mirror facets in InGaAsP/InP heterostructures
GB2114808B (en) * 1981-12-01 1985-10-09 Standard Telephones Cables Ltd Semiconductor laser manufacture
JPS58127392A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd 半導体レ−ザ−素子の製造方法
GB2115608B (en) * 1982-02-24 1985-10-30 Plessey Co Plc Semi-conductor lasers
JPS60154689A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 発光素子およびこれを用いた光通信装置
US4573255A (en) * 1984-03-22 1986-03-04 At&T Bell Laboratories Purging: a reliability assurance technique for semiconductor lasers utilizing a purging process
US4660208A (en) * 1984-06-15 1987-04-21 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices employing Fe-doped MOCVD InP-based layer for current confinement
CA1247947A (en) * 1984-07-31 1989-01-03 Masaru Wada Method of manufacturing semiconductor device
GB8516853D0 (en) * 1985-07-03 1985-08-07 British Telecomm Manufacture of semiconductor structures
US4905057A (en) * 1985-12-18 1990-02-27 Hitachi, Ltd. Semiconductor devices
US4792958A (en) * 1986-02-28 1988-12-20 Kabushiki Kaisha Toshiba Semiconductor laser with mesa stripe waveguide structure
JPS63150985A (ja) * 1986-12-15 1988-06-23 Sharp Corp 半導体レ−ザ
JPH0646669B2 (ja) * 1987-07-28 1994-06-15 日本電気株式会社 半導体レ−ザ及びその製造方法
JPH0279486A (ja) * 1988-09-14 1990-03-20 Sharp Corp 半導体レーザ素子

Also Published As

Publication number Publication date
US5093278A (en) 1992-03-03
EP0420143A2 (de) 1991-04-03
DE69018558D1 (de) 1995-05-18
EP0420143A3 (en) 1991-10-23
JPH03112185A (ja) 1991-05-13
JP2827326B2 (ja) 1998-11-25
EP0420143B1 (de) 1995-04-12
CA2026289A1 (en) 1991-03-28
CA2026289C (en) 1998-12-29

Similar Documents

Publication Publication Date Title
DE2347802C2 (de) Verfahren zur Herstellung eines dielektrischen optischen Wellenleiters, sowie die hiernach hergestellten optischen Wellenleiter
DE3689067T2 (de) Verfahren zur herstellung von optischen halbleiterstrukturen.
DE3036431C2 (de) Halbleiterlaser
DE69601549T2 (de) Herstellungsverfahren für einen oberflächenemittierenden Laser
EP0420143B1 (de) Verfahren zur Herstellung eines Halbleiterlasers
DE3650547T2 (de) Verfahren zur Herstellung von Halbleiterlasern
DE69017332T2 (de) Verfahren zum Herstellen einer eine Mesa enthaltenden Halbleiteranordnung.
DE69204794T2 (de) Verfahren zur Züchtung von heteroepitaktischen Schichten.
DE69712541T2 (de) Halbleiterlaser und Herstellungsverfahren
DE19637163A1 (de) Halbleiterlaser und Verfahren zur Herstellung des Halbleiterlasers
DE3688017T2 (de) Halbleiterlaser-vorrichtung.
DE3650133T2 (de) Verfahren zur Herstellung eines Halbleiterlasers mit versenktem Heteroübergang.
DE3714512C2 (de)
DE3015422A1 (de) Verfahren zur herstellung einer elektrolumineszierenden halbleiteranordnung und durch dieses verfahren hergestellte elektrolumineszierende halbleiteranordnung
DE2653532A1 (de) Zuechtungsverfahren fuer epitaktische halbleiterschichten
DE69400459T2 (de) Halbleiterlaser und Herstellungsverfahren
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE69201251T2 (de) Verfahren zur Herstellung eines Halbleiterlasers mit vergrabener Streifenstruktur unter Verwendung von Trockenätzen zur Herstellung dieses Streifens und ein nach diesem Verfahren hergestellter Laser.
DE2757470A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE69315811T2 (de) Verfahren zur Herstellung einer optoelektrischen Halbleitervorrichtung
DE69517727T2 (de) Verfahren zur Verschiebung der Wellenlänge eines Halbleiterquantumwells
DE69109397T2 (de) Methode zur herstellung einer optischen halbleitervorrichtung mit vergrabener mesa-struktur.
DE69100963T2 (de) Herstellungsmethode für eine Halbleiterlaser-Vorrichtung.
DE4445566A1 (de) Verfahren zur Herstellung einer optischen integrierten Schaltung
DE19611907A1 (de) Optisches Bauelement mit Justiermarke und Verfahren zur Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition