DE69029565T2 - Verfahren und Gerät zur Linearisierung des Ausgangs eines Digitalanalogwandlers - Google Patents
Verfahren und Gerät zur Linearisierung des Ausgangs eines DigitalanalogwandlersInfo
- Publication number
- DE69029565T2 DE69029565T2 DE69029565T DE69029565T DE69029565T2 DE 69029565 T2 DE69029565 T2 DE 69029565T2 DE 69029565 T DE69029565 T DE 69029565T DE 69029565 T DE69029565 T DE 69029565T DE 69029565 T2 DE69029565 T2 DE 69029565T2
- Authority
- DE
- Germany
- Prior art keywords
- bit
- digital
- signal
- analog
- converting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000012935 Averaging Methods 0.000 claims description 3
- 238000001914 filtration Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
- H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf eine Digital/Analog-Umwandlungsschaltung und insbesondere auf ein Verfahren und eine Vorrichtung zum Linearisieren des Ausgangssignals eines Digital/Analogwandlers.
- Digital/Analogwandler (DAWs) finden in einer Unzahl elektronischer Vorrichtungen Anwendung. Bei einigen Anwendungen ist es wichtig, daß die Umwandlung von digital in analog sehr genau stattfindet. Beispiele dafür sind Signalanalysegeräte, die sehr genaue analoge Anregungssignale aus entsprechenden digitalen Signaldaten erzeugen müssen. Bei den meisten solchen Anwendungen sind Umwandlungsfehler, die eine Funktion der digitalen Eingangsdaten sind (die hierin nachfolgend als Verzerrung bezeichnet werden), viel bedeutsamer als Fehler, die unkorreliert sind (die hierin nachfolgend als Rauschen bezeichnet werden). Der Rauschanteil jedes Umwandlungsfehlers kann stets durch die Mittelung des Signalverlaufs über der Zeit reduziert werden. Der Verzerrungsanteil des Fehlers kann dies jedoch nicht.
- Um eine D/A-Umwandlung mit geringer Verzerrung zu erreichen, müssen üblicherweise Präzisions-DAWs verwendet werden, die mit fein abgestimmten Komponenten hergestellt wurden. Ein alternativer Lösungsansatz besteht darin, den Verzerrungsfehler eines speziellen Wandlers bei allen möglichen Eingangssignalbedingungen zu quantifizieren und dann eine Korrekturschaltung zu implementieren, die den bekannten Fehler der Schaltung kompensiert. Beide Lösungsansätze sind jedoch aufwendig und für eine Massenproduktion ungeeignet.
- Die vorliegende Erfindung ermöglicht eine Genauigkeit, die vergleichbar mit der ist, die mit Präzisionslösungsansätzen erreicht wird, verwendet jedoch ohne weiteres verfügbare, gebrauchsfertige Komponenten.
- Die US-A-4 644 324 offenbart ein System zum Umwandeln eines Audio-Datensignals oder dergleichen von einer digitalen in eine analoge Form unter der Hinzufügung eines Zitterns (eines weißen Rauschens) zu dem digitalen Eingangssignal, mit oder ohne der nachfolgenden Beseitigung des Zitterns aus dem analogen Ausgangssignal zur Reduzierung des Quantisierungsrauschens. Enthalten ist ein Netzwerk von n Addierern, deren Anzahl gleich der Anzahl der n Bits des codierten Datensignals ist, zum Addieren des digitalen Datensignals und des digitalen Zittersignals in einer Bit-parallelen Form. Das Zittersignal, das durch einen analogen Zittergenerator erzeugt wird, wird durch einen Analog/Digitalwandler vor der Lieferung zu dem Addierernetzwerk in ein codiertes digitales m-Bit-Ausgangssignal transformiert, wobei m kleiner als n ist. Einige, vorzugsweise alle, der m-Bits des digitalen Zittersignals werden jeweils beispielsweise zu zwei unterschiedlichen der n Bits des digitalen Datensignals addiert, derart, daß beispielsweise ein Analog/Digitalwandler für jedes Bit zur Schaffung eines digitalen Zittersignals verwendet werden kann, das zu dem digitalen 16-Bit-Audiosignal addiert werden soll. Das Addierernetzwerk ist für eine Umwandlung der Bit-parallelen Addition des Daten- und des Zitter- Signals in eine analoge Form mit einem Digital/Analogwandler verbunden.
- Merkmale der Erfindung sind durch die Ansprüche 1 bzw. 5 definiert.
- Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird das Eingangssignal, das an einen herkömmlichen DAW angelegt werden soll, zuerst derart verarbeitet, daß sein Wert mit dem des unverarbeiteten Eingangssignals unkorreliert ist. Diese Verarbeitung kann durch das Hinzufügen einer digitalen Zufalls- oder Pseudozufalls-Zahl zu dem digitalen Eingangssignal bewirkt werden. Die digitale Zufallszahl wird dann durch einen ersten DAW in eine analoge Form umgewandelt, wobei die verarbeitete Summe durch einen zweiten DAW in eine analoge Form umgewandelt wird. Eine analoge Subtraktionsschaltung subtrahiert danach die analoge Version der Zufallszahl von der analogen Version der verarbeiteten Summe. Die Differenz ist das analoge Gegenstück zu dem ursprünglichen digitalen Eingangssignal.
- Für jeden digitalen Eingangsabtastwert ist es gleich wahrscheinlich, daß das Ausgangssignal des ersten DAW jeden der möglichen Verzerrungsfehler, die durch den DAW erzeugt werden, enthält. Das gleiche gilt für das Ausgangssignal aller mit Ausnahme des höchstwertigen Bits des zweiten DAW. Das höchstwertige Bit weist eine bestimmte Korrelation zu dem Eingangssignal auf. Um die Wirkungen dieses Bits auszusondern, wird dasselbe vorteilhafterweise abgeschnitten und einem dritten 1-Bit-DAW zugeführt. Dies beläßt die Ausgangssignale sowohl des ersten als auch des zweiten DAWs unkorreliert mit dem ursprünglichen digitalen Eingangssignal, was bedeutet, daß deren ausgegebene Fehlersignale zufällige Sequenzen (d.h. Rauschen) sind, die aus DAW-Verzerrungsfehlern zusammengesetzt sind. Der Gesamteindruck dieses Rauschsignals ist eine kleine Konstante, die als ein Versatzfehler bezeichnet wird. Wenn es erwünscht ist, kann dieser kleine Versatzfehler durch nachfolgende Verarbeitungsstufen beseitigt werden.
- Die vorherigen und zusätzliche Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung eines Ausführungsbeispiels derselben offensichtlich, die bezugnehmend auf die beiliegende Figur durchgeführt wird.
- Die Figur ist ein schematisches Blockdiagramm einer DAW-Linearisierungsschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
- Wie in der Figur gezeigt ist, weist eine DAW-Linearisierungsschaltung 10 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung einen Eingang 12 für ein digitales Datensignal, einen Zufallsrauschgenerator 14, einen digitalen Addierer 16, einen ersten und einen zweiten Digital/Analogwandler (DAWs) 18, 20 und eine analoge Kombinierschaltung 22 auf.
- Im Betrieb wird ein digitales Signal, das in eine analoge Form umgewandelt werden soll, an den Eingang 12 für das digitale Signal angelegt. Bei einem veranschaulichenden Ausführungsbeispiel kann dieses Signal 16 Bit breit sein, obwohl die Erfindung nicht darauf begrenzt ist. Der Addierer 16 addiert zu jedem Abtastwert des digitalen Eingangssignals eine digitale Zufallszahl gleicher Breite, hier 16 Bit, von dem Zufallszahlgenerator 14. Da beide Signale, die dem Addierer zugeführt werden, 16 Bit aufweisen, ist die Ausgangssumme ein 17-Bit-Wert.
- Das System wandelt als nächstes das summierte digitale Signal und die digitale Zufallszahl unter Verwendung der DAWs 20 bzw. 18 in analoge Signale um. Schließlich subtrahiert die analoge Kombinierschaltung 22 die analoge Version des Zufallssignals von der analogen Version des summierten Signals, um eine analoge Version des digitalen Eingangsdatensignals als sein Ausgangssignal zu erzeugen.
- Im einzelnen weist der dargestellte zweite DAW 20 hier einen 16-Bit-DAW 24 auf, der in Verbindung mit einem 1-Bit-DAW (oder Analogschalter) 26 arbeitet. Bei dieser Anordnung wird das höchstwertige Bit des digitalen 17-Bit-Summenausgangssignals durch den Addierer 16 abgeschnitten und dem 1-Bit-DAW 26 zugeführt. Die übrigen 16 Bit werden dem 16-Bit-DAW 24 zugeführt. Die Ausgangssignale dieser zwei DAWs sind analoge Stromsignale, die durch eine analoge Summierschaltung 28 summiert werden, um ein analoges Ausgangssignal zu erzeugen, das das summierte digitale 17-Bit-Signal darstellt. (Es ist offensichtlich, daß in anderen Ausführungsbeispielen ein 17-Bit-DAW verwendet werden kann, wenn der Korrelation des höchstwertigen ausgegebenen Bit zu dem ursprünglichen digitalen Eingangssignal [die nachfolgend erläutert wird] anderweitig begegnet wird oder dieselbe ignoriert wird).
- Das Ausgangssignal der analogen Summierschaltung 28 wird an einen Eingang der analogen Kombinierschaltung 22 angelegt. An den zweiten Eingang dieser Kombinierschaltung wird ein analoges Stromsignal, das durch den DAW 18 erzeugt wird, angelegt (d.h. eine analoge Version der digitalen Zufallszahl). Das resultierende Differenzsignal wird an einen Operationsverstärker 30 angelegt, der als sein Ausgangssignal ein analoges Spannungssignal erzeugt. Dieses ausgegebene Spannungssignal ist das analoge Gegenstück zu dem digitalen Eingangsdatensignal.
- Für jeden digitalen eingegebenen Abtastwert ist es gleich wahrscheinlich, daß das Ausgangssignal von jedem der zwei 16-Bit-DAWs 18, 24 jeden der möglichen Verzerrungsfehler, die durch diesen DAW erzeugt werden, enthält. Das Fehlersignal an dem Ausgang von jedem dieser DAWs ist folglich eine Zufallssequenz (d.h. ein Rauschen) von DAW-Verzerrungsfehlern. Der Gesamteindruck dieses Rauschsignals ist eine kleine Konstante, die als ein Versatzfehler bezeichnet wird. Folglich kann im Mittel nur ein Versatzfehler und ein unkorreliertes Rauschen durch die 16-Bit-DAWs 18, 24 für jeden gegebenen Ausgangsabtastwert zu dem analogen Ausgangssignal addiert werden. Dies gilt ebenso für Einschwingfehler. Da aufeinanderfolgende Zufallszahlen von dem Zufallszahlgenerator 14 zu den Eingangsabtastwerten und zueinander unkorreliert sind, ist dieser Fehler ebenfalls ein unkorreliertes Rauschen und weist einen konstanten Mittelwert auf.
- Das Ausgangssignal des 1-Bit-DAWs 26 ist etwas korreliert zu der digitalen Eingangssequenz. Da derselbe jedoch ein 1-Bit-DAW ist, sind nur verstärkungs- und Versatz-Fehler möglich. Verzerrungsfehler zweiter und höherer Ordnung sind für einen perfekt stabilen 1-Bit-DAW (beispielsweise einem solchen, der nicht mit der Temperatur und der Zeit driftet) nicht möglich. Wenn Einschwingfehler, beispielsweise die Anstiegsgeschwindigkeit, betrachtet werden, kann ein nicht-linearer Ausdruck auftreten, wird jedoch nur eine leichte lineare Filterung des Signals bewirken, wenn die Einschwingfehler in beiden Richtungen angepaßt sind (wenn beispielsweise die Anstiegsgeschwindigkeit in beiden Richtungen die gleiche ist). Eine derartige lineare Filterung modifiziert das Signal auf eine Art und Weise, die ohne weiteres durch ein lineares analoges oder digitales Filter korrigiert werden kann.
- Zusammenfassend sind die einzigen Fehler, die in dem analogen Ausgangssignal auftreten, Verstärkungsfehler, Versatzfehler, Artefakte der linearen Filterung (aufgrund von Einschwingfehlern) und unkorreliertes Rauschen. Das Ausgangssignal ist daher eine Zufallsvariable mit einem Mittelwert, der eine lineare Funktion des Eingangssignals ist (beispielsweise ohne Ausdrücke zweiter oder höherer Ordnung in seiner Polynomentwicklung), gekoppelt mit einem linearen Filterungseffekt. Die Fehlerausdrücke können durch ein Mitteln oder andere Arten einer linearen Filterung weiter reduziert werden, wenn es erwünscht ist.
Claims (6)
1. Ein Digital/Analog-Umwandlungsverfahren mit geringer
Verzerrung, wobei das Verfahren folgende Schritte
aufweist:
Bereitstellen eines N-Bit-Abtastwerts eines digitalen
Eingangsdatensignals;
Erzeugen einer digitalen N-Bit-Zufallszahl;
Addieren des N-Bit-Abtastwerts und der
N-Bit-Zufallszahl, um eine kombinierte digitale N+1-Bit-Zahl zu
ergeben;
Umwandeln der N-Bit-Zufallszahl in ein erstes analoges
Signal;
Umwandeln der kombinierten digitalen N+1-Bit-Zahl in
ein zweites analoges Signal; und
Subtrahieren des ersten analogen Signals von dem
zweiten analogen Signal, um ein analoges Ausgangssignal zu
erzeugen, das dem digitalen Eingangsdatenabtastwert
entspricht;
wobei das Verfahren dadurch gekennzeichnet ist, daß die
Umwandlung der kombinierten digitalen N+1-Bit-Zahl
durch folgende Schritte durchgeführt wird:
Umwandeln des höchstwertigen Bits der kombinierten
digitalen N+1-Bit-Zahl in ein drittes analoges Signal
unter Verwendung eines 1-Bit-D/A-Wandlers;
Umwandeln der N niederstwertigen Bits der kombinierten
digitalen N+1-Bit-Zahl in ein viertes analoges Signal
unter Verwendung eines N-Bit-D/A-Wandlers; und
Summieren des dritten und des vierten analogen Signals,
um das zweite analoge Signal zu ergeben;
wobei die Verwendung der getrennten 1-Bit- und N-Bit-
D/A-Wandler statt eines N+1-Bit-Signal-D/A-Wandlers
eine Korrelation zwischen dem ersten und dem zweiten
Ausgangssignal reduziert.
2. Das Verfahren gemäß Anspruch 1, bei dem der Schritt des
Erzeugens das Erzeugen einer digitalen
N-Bit-Zufallszahl aufweist, wobei jedes der N Bits der digitalen
Zufallszahl mit allen anderen N Bits der digitalen
Zufallszahl unkorreliert ist.
3. Das Verfahren gemäß Anspruch 1, das ferner das Mitteln
des analogen Ausgangssignals über die Zeit aufweist.
4. Das Verfahren gemäß Anspruch 1, das ferner das
Beseitigen eines Versatzfehlers aus dem analogen
Ausgangssignal aufweist.
5. Digital/Analog-Signal-Umwandlungssystem (10) mit
geringer Verzerrung, das folgende Merkmale aufweist:
eine Einrichtung (12) zum Empfangen eines digitalen N-
Bit-Eingangsdatensignals;
eine Quelle (14) eines digitalen N-Bit-Rauschsignals;
eine Kombiniereinrichtung (16) zum Kombinieren des
digitalen N-Bit-Eingangsdatensignals mit dem digitalen
N-Bit-Rauschsignal, um ein kombiniertes digitales
(N+1)-Bit-Signal zu erzeugen;
eine erste Wandlereinrichtung (18) zum Umwandeln des
digitalen N-Bit-Rauschsignals in ein erstes analoges
Signal;
eine zweite Wandlereinrichtung (20) zum Umwandeln des
kombinierten digitalen (N+1)-Bit-Signals in ein zweites
analoges Signal; und
eine Einrichtung (22) zum Subtrahieren des ersten
analogen Signals von dem zweiten, um ein analoges
Ausgangssignal mit geringer Verzerrung zu ergeben, das
eine Größe aufweist, die dem digitalen
N-Bit-Eingangsdatensignal entspricht;
dadurch gekennzeichnet, daß die zweite
Wandlereinrichtung (20) folgende Merkmale aufweist:
einen 1-Bit-D/A-Wandler (26) zum Umwandeln des
höchstwertigen Bits der kombinierten digitalen N+1-Bit-Zahl
in ein drittes analoges Signal;
einen N-Bit-D/A-Wandler (24) zum Umwandeln der N
niederstwertigen Bits der kombinierten digitalen N+1-Bit-
Zahl in ein viertes analoges Signal; und
eine Einrichtung (28) zum Summieren des dritten und des
vierten analogen Signals, um das zweite analoge Signal
zu ergeben;
wobei die Verwendung der getrennten 1-Bit- und N-Bit-
D/A-Wandler statt eines N+1-Bit-Signal-D/A-Wandlers
eine Korrelation zwischen dem ersten und dem zweiten
Ausgangssignal reduziert.
6. Das System gemäß Anspruch 5, bei dem die erste und die
zweite Wandlereinrichtung (18, 20) eine Einrichtung zum
Umwandeln der digitalen Eingangssignale in analoge
Ausgangsstromsignale aufweisen.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/442,278 US4994803A (en) | 1989-11-27 | 1989-11-27 | Random number dither circuit for digital-to-analog output signal linearity |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69029565D1 DE69029565D1 (de) | 1997-02-13 |
| DE69029565T2 true DE69029565T2 (de) | 1997-04-24 |
Family
ID=23756208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69029565T Expired - Fee Related DE69029565T2 (de) | 1989-11-27 | 1990-11-02 | Verfahren und Gerät zur Linearisierung des Ausgangs eines Digitalanalogwandlers |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4994803A (de) |
| EP (1) | EP0430449B1 (de) |
| JP (1) | JP3168295B2 (de) |
| CA (1) | CA2019237A1 (de) |
| DE (1) | DE69029565T2 (de) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214423A (en) * | 1991-04-22 | 1993-05-25 | Motorola, Inc. | Random number generation using volatile RAM |
| US5189418A (en) * | 1992-04-16 | 1993-02-23 | Hewlett-Packard Company | Dither error correction |
| US5311180A (en) * | 1993-01-15 | 1994-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Digital circuit for the introduction and later removal of dither from an analog signal |
| US5459680A (en) * | 1993-10-20 | 1995-10-17 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method and apparatus for spur-reduced digital sinusoid synthesis |
| DE4408181A1 (de) * | 1994-03-11 | 1995-09-14 | Ant Nachrichtentech | Verfahren zur Linearisierung von Unstetigkeiten in der Übertragungskennlinie eines D/A-Wandlers sowie Anordnung und Anwendung |
| US6016113A (en) * | 1997-06-26 | 2000-01-18 | Binder; Yehuda | System for enhancing the accuracy of analog-digital-analog conversions |
| US5952945A (en) * | 1997-08-14 | 1999-09-14 | Northern Telecom Limited | Digital/analogue conversion |
| US6466147B1 (en) | 1999-10-25 | 2002-10-15 | Hrl Laboratories, Llc | Method and apparatus for randomized dynamic element matching DAC |
| RU2210858C2 (ru) * | 2001-10-08 | 2003-08-20 | Дунаев Игорь Борисович | Способ помехоустойчивой передачи информации |
| US6522176B1 (en) | 2001-11-15 | 2003-02-18 | Itt Manufacturing Enterprises, Inc. | Low spurious direct digital synthesizer |
| US7626721B2 (en) * | 2006-10-12 | 2009-12-01 | Agilent Technologies, Inc. | Dither methods for suppression of data-dependent activity variations |
| US7554471B2 (en) * | 2006-11-01 | 2009-06-30 | Northrop Grumman Corporation | System and method for improving linearity of a DAC |
| JPWO2008114700A1 (ja) * | 2007-03-13 | 2010-07-01 | 株式会社アドバンテスト | 測定装置、測定方法、試験装置、電子デバイス、および、プログラム |
| US7630082B2 (en) * | 2007-04-12 | 2009-12-08 | Honeywell International Inc. | Systems and methods for high precision feedback control in closed loop sensors |
| JP2009218711A (ja) * | 2008-03-07 | 2009-09-24 | Canon Inc | 情報処理装置、画像処理装置、情報処理装置の制御方法、画像処理装置の制御方法、及び、プログラム |
| JP5141450B2 (ja) * | 2008-08-28 | 2013-02-13 | ヤマハ株式会社 | デジタル入力型d級増幅器 |
| US10069505B1 (en) * | 2017-09-13 | 2018-09-04 | Keysight Technologies, Inc. | Least significant bit dynamic element matching in a digital-to-analog converter |
| CN109995367B (zh) * | 2017-12-29 | 2022-12-06 | 瑞昱半导体股份有限公司 | 数模转换器装置 |
| US10218371B1 (en) | 2018-03-01 | 2019-02-26 | Iowa State University Research Foundation, Inc. | Cost effective DAC linearization system |
| US11314483B2 (en) | 2020-01-08 | 2022-04-26 | International Business Machines Corporation | Bit-serial computation with dynamic frequency modulation for error resiliency in neural network |
| US12261616B2 (en) * | 2022-06-21 | 2025-03-25 | Mediatek Singapore Pte. Ltd. | Noise shaping in digital-to-analog converters using randomizing encoders |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4550309A (en) * | 1984-02-16 | 1985-10-29 | Hewlett Packard Company | Analog to digital converter |
| JPS61159827A (ja) * | 1984-12-31 | 1986-07-19 | Teac Co | ディジタル―アナログ変換方法 |
| JPH0611117B2 (ja) * | 1984-12-31 | 1994-02-09 | ティアツク株式会社 | ディジタル−アナログ変換装置 |
| GB8607553D0 (en) * | 1986-03-26 | 1986-04-30 | Solid State Logic Ltd | Digital analogue signal conversion |
-
1989
- 1989-11-27 US US07/442,278 patent/US4994803A/en not_active Expired - Lifetime
-
1990
- 1990-06-18 CA CA002019237A patent/CA2019237A1/en not_active Abandoned
- 1990-11-02 EP EP90312045A patent/EP0430449B1/de not_active Expired - Lifetime
- 1990-11-02 DE DE69029565T patent/DE69029565T2/de not_active Expired - Fee Related
- 1990-11-27 JP JP32875190A patent/JP3168295B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0430449A2 (de) | 1991-06-05 |
| DE69029565D1 (de) | 1997-02-13 |
| EP0430449B1 (de) | 1997-01-02 |
| JP3168295B2 (ja) | 2001-05-21 |
| EP0430449A3 (en) | 1993-05-12 |
| JPH03177113A (ja) | 1991-08-01 |
| CA2019237A1 (en) | 1991-05-27 |
| US4994803A (en) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69029565T2 (de) | Verfahren und Gerät zur Linearisierung des Ausgangs eines Digitalanalogwandlers | |
| DE69218168T2 (de) | Kombinierte und vereinfachte Multiplexierung in Zusammenhang mit Zitteranalog-Digitalwandler | |
| DE69015373T2 (de) | Digital-analog-wandler mit grossem dynamikbereich, hoher genauigkeit und hoher geschwindigkeit. | |
| DE112008001458B4 (de) | Sigma-Delta-Modulator mit geringerer DAC-Auflösung als ADC-Auflösung | |
| DE60010238T2 (de) | Stabilisierungsschaltung mit frequenzgeformtem Pseudozufalls-Chopper und Verfahren für einen Delta-Sigma-Modulator | |
| DE69117794T2 (de) | Mehrstufiger sigma-delta-Analog-zu-Digitalkonverter | |
| DE68915700T2 (de) | Verfahren zur Kaskadierung von mehreren Sigma-Delta-Modulatoren und ein Sigma-Delta-Modulatorsystem. | |
| DE112013000926B4 (de) | Sigma-Delta-Modulator mit Dithersignal | |
| DE69729794T2 (de) | Sigma-delta-modulator mit geschalteten strömen | |
| DE69029751T2 (de) | Digital-Analogwandler | |
| DE4203879A1 (de) | Verfahren zur umwandlung eines messsignals und eines referenzsignals in ein ausgangssignal, sowie konverter zur durchfuehrung des verfahrens | |
| DE69129891T2 (de) | Analog-Digitalwandlerschaltung | |
| DE10153309B4 (de) | Digital-Analog-Umsetzer-Vorrichtung mit hoher Auflösung | |
| DE69029111T2 (de) | Seriell-Paralleler Analog/Digital Konverter | |
| DE102008048908A1 (de) | Kalibrierung eines Digital-Analog-Wandlers für Mehrbit-Analog-Digital-Wandler | |
| DE69213063T2 (de) | Sigma-Delta Digital/Analog Wandlersystem mit reduziertem Quantisierungsgeräusch | |
| EP0080725A2 (de) | Verfahren und Anordnung zur A/D-Wandlung | |
| EP1447913A1 (de) | Kompensationsschaltungsanordnung und Kompensationsverfahren zum Kompensieren von nicht-linearen Verzerrungen eines AD-Wandlers | |
| DE69132219T2 (de) | Repetative zellenanpassungstechnik für integrierte schaltungen | |
| DE69422585T2 (de) | Kaskadierte Sigma-Delta-Modulatoren | |
| DE69218359T2 (de) | Verfahren und Schaltung für Rauschformung | |
| DE69306300T2 (de) | Verfahren und System zur linearen Signalrekonstruktion | |
| DE3147578A1 (de) | Analog/digital-wandler-schaltungsanordnung | |
| EP0939494A3 (de) | Schaltungsanordnung mit Strom-Digital-Analog-Konvertern | |
| DE60014568T2 (de) | Analog-digital-wandlung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA |
|
| 8339 | Ceased/non-payment of the annual fee |