DE69215155T2

DE69215155T2 - Gerät mit schneller Kopierung zwischen Rasterpuffern in einem Anzeigesystem mit Doppel-Pufferspeichern

Info

Publication number: DE69215155T2
Application number: DE69215155T
Authority: DE
Inventors: Chris Malachowsky; Bruce Mcintyre; Guy Moffat; Curtis Priem
Original assignee: Sun Microsystems Inc
Current assignee: Sun Microsystems Inc
Priority date: 1991-07-26
Filing date: 1992-06-29
Publication date: 1997-06-19
Anticipated expiration: 2012-06-30
Also published as: EP0525986A3; KR930002926A; EP0525986B1; EP0525986A2; DE69215155D1; JPH06214549A; KR100196686B1

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Diese Erfindung betrifft Computer-Ausgabedisplayeinrichtungen und insbesondere Verfahren und Einrichtungen zum Beseitigen von Bildrissen bei einem Computer-Ausgabedisplay durch die Verwendung einer kostengünstigen Doppelpufferung.

Geschichte des Standes der Technik

Ein typisches Computersystem erzeugt Daten, die auf einem Ausgabedisplay angezeigt werden. Dieses Ausgabedisplay ist üblicherweise eine Kathodenstrahlröhre, die eine Anzahl von Vollbildern so schnell hintereinander erzeugt, daß der Bildschirm für das Auge des Betrachters eine ständige Bewegung anzuzeigen scheint, wenn ein angezeigtes Programm in der Lage ist, eine derartige Bewegung zu erzeugen. Daten werden in einen Einzelbildpuffer geschrieben, um die einzelnen Bilder (Einzelbilder) zu erzeugen, die nacheinander angezeigt werden. Der Einzelbildpuffer speichert Informationen über jede Position auf dem Display, die erleuchtet werden kann (jedes Pixel), um das Vollbild zu erzeugen. Ein Display kann beispielsweise in der Lage sein, Pixel in ungefähr eintausend horizontalen Zeilen mit jeweils ungefähr eintausend Pixeln anzuzeigen. Alle diese Informationen in jedem Einzelbild werden in den Einzelbildpuffer geschrieben, bevor er zu dem Display ausgelesen wird.
Das Einzelbild kann zum Display übertragen werden, wenn ein ganzes Bild beschreibende Daten in dem Einzelbildpuffer vorliegen. Üblicherweise werden Daten von dem Einzelbildpuffer zu dem Display Pixel für Pixel und Zeile für Zeile übertragen, wobei in der oberen linken Ecke des Displays begonnen wird und horizontal von links nach rechts Zeile für Zeile abwärts vorgegangen wird bis zur unteren rechten Ecke des Displays. Damit das Bild auf dem Ausgabedisplay kontinuierlich erscheint, müssen die aufeinanderfolgenden Einzelbilder in dem Einzelbildpuffer ständig mit einer Geschwindigkeit von 30 Einzelbildpuffern pro Sekunde oder mehr zu dem Ausgabedisplay ausgelesen werden.
Während jedes Einzelbild von Daten zu dem Display ausgelesen wird, müssen neue Daten zu dem Einzelbildpuffer übertragen werden, die in dem nächsten Einzelbild erscheinen sollen. Im allgemeinen ersetzen nur Daten, die sich ändern, alte Daten in dem Einzelbildpuffer, und zwar an einer diese Pixelposition auf dem Bildschirm darstellenden Position. Alle umgeänderten Daten bleiben ohne Anderung in dem Einzelbildpuffer. Neue Daten, die in einem Einzelbild angezeigt werden sollen, können jederzeit in jeden Teil des Einzelbildpuffers geschrieben werden. Ein Video-RAM (VRAM) mit zwei Ports wird als Einzelbildpuffer verwendet, um es zu ermöglichen, daß Informationen gleichzeitig sowohl in den Einzelbildpuffer geschrieben werden als auch aus dem Einzelbildpuffer zum dem Ausgabedisplay ausgelesen werden. Daten werden über einen Port geschrieben und zu dem Display über den anderen ausgelesen. Ein VRAM ist kostspieliger als ein typischer dynamischer Speicher (DRAM), da es eine bedeutende Anzahl weiterer Transistoren erfordert, um die beiden Ports zur Verfügung zu stellen.
Wenn gleichzeitig Daten in einem VRAM-Einzelpuffer abgelegt werden und Informationen zu dem Display ausgelesen werden, ist es möglich, daß die zu dem Display ausgelesenen Informationen von zwei aufeinanderfolgenden zeitverschobenen Einzelbildern kommen. Wenn das Auslesen beispielsweise mit einer höheren Geschwindigkeit geschieht, als Daten in den Einzelbildpuffer geschrieben werden, und ein Teil des Einzelbildpuffers, der sich ändert (in den geschrieben wird), zu dem Display ausgelesen wird, besteht ein Teil des Displays aus dem, was ein erstes Einzelbild sein sollte, und ein Teil aus dem, was ein zweites späteres Einzelbild sein sollte. Die gleichzeitige Anzeige von Teilen von zwei zeitverschobenen Einzelbildern wird Bildriß genannt. Dies kann in den Fällen beunruhigend sein, wo Informationen sich so schnell ändern, wie im Echtzeit-Video, da Bilder stark verzerrt sein können.
Um Bildrisse zu beseitigen, wird eine Doppelpufferung verwendet. Die Doppelpufferung verwendet zwei vollständige Einzelbildpuffer, von denen jeder ein ganzes Einzelbild speichern kann. Daten werden in einen Einzelbildpuffer geschrieben und zu dem Display von dem anderen ausgelesen. In der einfachsten Form wird dies dadurch ausgeführt, daß ein Paar von VRAM-Einzelbildpuffern verwendet wird und die Daten in dem einen oder dem anderen zu dem Display multiplext werden. Bei dieser Form werden Daten nie zu der Zeit in den Einzelbildpuffer geschrieben, zu der dessen Daten zu dem Display ausgelesen werden. Sobald ein Einzelbild vollständig geschrieben wurde, kann es der Reihe nach zu dem Display ausgelesen werden und alle weiteren Daten zu dem anderen Einzelbildpuffer geschrieben werden. Da Daten nie in einen Einzelbildpuffer geschrieben werden, während sein Inhalt zu dem Display ausgelesen wird, können Bildrisse nicht auftreten.
Diese einfache Form der Doppelpufferung ist etwas kostspielig, da sie zwei ganze VRAM-Einzelbildpuffer verwendet und eine steuersignalerzeugende Schaltung und einen Multiplexer zum Schalten zwischen den beiden Einzelbildpuffern aufweist.
Eines der primären Ziele von Computerentwicklern ist es, es zu ermöglichen, daß eine Anzahl einzelner Programme gleichzeitig auf einem Computer abläuft und auf einem Ausgabedisplay dieses Computers angezeigt wird. Wenn eine Anzahl von einzelnen Programmen auf einem Computer-Ausgabedisplay angezeigt wird, erscheint jedes einzelne Programm üblicherweise in einem Fenster, typischerweise eine rechteckige Fläche des Bildschirms, die umherbewegt, vergrößert und verkleinert und auf andere Weise bearbeitet werden kann. Wenn eine Anzahl von Programmen gleichzeitig ablaufen und in einer Anzahl von Fenstern angezeigt werden kann, kann die mit Hilfe des Computers erledigte Arbeit beschleunigt werden.
Üblicherweise werden Informationen, die von den verschiedenen einzelnen Programmen in die einzelnen Fenster geschrieben werden, mit verschiedenen Geschwindigkeiten geschrieben. Beispielsweise ändern sich die an ein Echtzeit- Video anzeigendes Fenster gerichteten Informationen sehr schnell, während sich die von der Tastatur an ein in einem anderen Fenster angezeigten Textverarbeitungsprogramm geschriebenen Informationen wesentlich langsamer ändern. Folglich variiert die Geschwindigkeit, mit der sich die Einzelbilder verändern, von Programm zu Programm.
Die einfachste oben beschriebene Form der Doppelpufferung ist sehr hilfreich, wenn ein einzelnes Programm auf dem Ausgabedisplay abläuft. Diese Form der Doppelpufferung ist jedoch in den Fällen unzulänglich, in denen eine Anzahl von Programmen gleichzeitig in verschiedenen Fenstern auf dem gleichen Ausgabedisplay abläuft. Der Grund dafür ist, daß die einfache Form der Doppelpufferung erfordert, daß der gesamte Inhalt jedes Einzelpuffers zu dem Display ausgelesen wird. Wenn Daten in einer Anzahl von Fenstern mit asynchronen Geschwindigkeiten geschrieben werden, dann unterscheidet sich die Zeit, zu der das Schreiben geschieht, von Fenster zu Fenster; und es ist sehr schwierig, die Zeit des Schreibens so einzustellen, daß nicht in einen Einzelpuffer geschrieben wird, der zu dem Display ausgelesen wird. Zur Lösung dieses Problems wurde eine erweiterte Form der Doppelpufferung verwendet, die einen weiteren Fensteridentifikations(ID)ebene genannten Puffer hinzufügt. Die Fensteridentifikationsebene liefert für jedes auf dem Ausgabedisplay angezeigte Pixel eine Speicherposition. In diesen Positionen der Fenster-ID-Ebene sind Kennungen des Fensters gespeichert, zu dem jedes Datenpixel gehört. Die Verwendung dieser Ebene ermöglicht es, das Pixel von jedem Puffer jederzeit zur Anzeige ausgewählt werden können. Auf diese Weise kann die Fenster-ID-Ebene verwendet werden, um zu dem Display Daten von jedem Fenster auszulesen, in das nicht während des Auslesens Daten geschrieben werden. Auf diese Weise ermöglicht diese Form der Doppelpufferung die Beseitigung von Bildrissen in den Fällen, wo mehrere aktive Fenster gleichzeitig auf dem Ausgabedisplay erscheinen.
Diese zweite Form der Doppelpufferung ist ziemlich kostspielig, da sie nicht nur zwei ganze VRAM-Einzelbildpuffer und eine Schaltung zum Steuern und Multiplexen von zwei Einzelpuffern zu dem Display verwendet, sie fügt außerdem eine ID-Ebene hinzu, die für jedes Pixel des Displays Speicher enthält, und eine Schaltung zum Auswählen der anzuzeigenden Pixel in Abhängigkeit von den Fenstern, in denen sie erscheinen.
Entwickler haben Anordnungen gesucht, die die Ausgaben für die zwei VRAM-Puffer und die Steuerschaltung zum Multiplexen zwischen den zwei VRAM-Einzelbildpuffern oder zwischen einzelnen Pixeln bei der ersten und zweiten Form der Doppelpufferung verringern würden. Eine Form der Doppelpufferung, die im Stand der Technik zur Verringerung der Kosten verwendet wurde, ersetzt einen der VRAM-Einzelbildpuffer durch einen DRAM-Einzelbildpuffer mit einem einzigen Port und schließt die Steuerschaltung zum Auslesen des Displays von einem der beiden Einzelbildpuffern aus. Stattdessen werden alle Einzelbilder zu dem Display von dem einzelnen VRAM- Einzelbildpuffer ausgelesen; und alle neue Daten werden in den DRAM-Einzelbildpuffer geschrieben. Die Daten in dem DRAM-Einzelbildpuffer werden sobald sie geschrieben sind, von der zentralen Verarbeitungseinheit von dem DRAM-Einzelbildpuffer zu dem VRAM-Einzelbildpuffer übertragen. Dies erfordert eine Lese-Operation des DRAM durch den Prozessor, der eine Schreib-Operation von Daten in den VRAM-Einzelbildpuffer folgt. Dies geschieht üblicherweise in Datenblöcken, die die Größe haben, die der Prozessor auf seinem Bus übertragen kann (z.B. 32 Bits); und die Übertragung wird immer wieder wiederholt, bis sie vollständig ist.
Diese Form der Doppelpufferung ist wesentlich kostengünstiger als die anderen Formen, da ein kostengünstigerer DRAM einen der VRAM-Einzelbildpuffer ersetzt und die Steuerschaltung zum Multiplexen entfällt. Diese Anordnung ist auch hilfreich, weil sie auch gut mit Software arbeitet, die dem X11-Standard (X Windows) entspricht, die nicht erwartet, mehr als einen einzigen Einzelbildpuffer zu sehen und Informationen, die zu dem Einzelbildpuffer übertragen werden sollen, in einem Abschnitt des Hauptspeichers speichert. Für diese Software erscheint der DRAM-Einzelbildpuffer als ein Teil des Hauptspeichers. Die Anordnung hat außerdem den Vorteil, daß einzelne Fenster von dem unsichtbaren DRAM-Einzelbildpuffer zu dem VRAM-Einzelbildpuffer übertragen werden können, da die zentrale Verarbeitungseinheit selektiv die zu übertragenden Bereiche steuern kann.
Jedoch ist die Informationsübertragung von dem DRAM-Einzelbildpuffer zu dem VRAM-Einzelbildpuffer im Vergleich zu typischen Auslesegeschwindigkeiten zu dem Bildschirm relativ langsam. Folglich ist es möglich, daß das Schreiben in den VRAM-Einzelbildpuffer an einer Position geschieht, von der Informationen zu dem Display ausgelesen werden; und das Problem der Bildrisse entsteht. In den Fällen, wo das Schreiben mit einer höheren Geschwindigkeit als das Auslesen zum Display geschieht, wäre es möglich, dieses Problem durch Schreiben unter die ausgelesene Zeile zu beheben und weiterhin eine kostengünstige Schaltung zum Ausführen der Doppelpufferung zu verwenden.
Die UK-Patentanmeldung 22 15 959A (Anmelder: Benchmark Technologies, Ltd.) beschreibt ein grafisches Anzeigesystem, das eine Hochgeschwindigkeitskopieroperation verwendet. Das Grafikanzeigesystem enthält teilweise einen Grafikprozessor, einen ausgeblendeten Speicher und Bildwiederholspeicher. Der Grafikprozessor, der Bildwiederholspeicher und der ausgeblendete Speicher sind durch einen Datenbus gekoppelt. Der Datenbus wird zur Übertragung von Pixeldaten für die Hochgeschwindigkeitskopieroperation verwendet. Um die Adressen sowohl für den ausgeblendeten Speicher als auch für den Bildwiederholspeicher zu erzeugen, verwendet das Grafikanzeigesystem einen Adreßgenerator für jeden Speicher. Außerdem enthält der ausgeblendete Speicher eine XY-Offsetlogik. Ein Adreßbus koppelt den Grafikprozessor, den Bildwiederholspeicher-Adreßgenerator und die XY-Offsetlogik. Die XY-Offsetlogik enthält ein X-Offsetregister, ein Y-Offsetregister, einen Multiplexer und einen Addierer.
Der Grafikprozessor erzeugt eine einzelne zweidimensionale Adresse für die schnelle Kopieroperation. Die einzelne zweidimensionale Adresse identifiziert den Speicherplatz in dem Bildwiederholspeicher. Bevor eine schnelle Kopieroperation ausgeführt wird, lädt der Grafikprozessor einen X- Offsetwert und einen Y-Offsetwert in das Y-Offsetregister bzw. das Y-Offsetregister. Zum Zugriff auf den ausgeblendeten Speicher wird eine zweidimensionale Adresse durch Addieren des X-Offsetwertes zu der X-Adresse und durch Addieren des Y-Offsetwertes zu der Y-Adresse erzeugt. Folglich stellt der Grafikprozessor eine Adresse für den Bildschirmwiederholspeicher-Adreßgenerator und die XY-Offset-Logik zur Verfügung, um eine Hochgeschwindigkeitskopieroperation zwischen dem ausgeblendeten Speicher und dem Bildwiederholspeicher durchzuführen. Die XY-Offsetlogik addiert dann die in den XY-Offsetregistern gespeicherten Offsetwerte. Die Adresse wird dann dem ausgeblendeten Speicher-Adreßgenerator zur Verfügung gestellt. Beide Adreßgeneratoren erzeugen Zeilen- und Spaltenadressen, in dem sie für jeden Speicher sowohl die X-Adresse als auch die Y-Adresse enthalten. Die schnelle Kopieroperation ermöglicht die Übertragung von Pixeldaten von dem Bildwiederholspeicher zu dem ausgeblendeten Speicher und von dem ausgeblendeten Speicher zu dem Bildwiederholspeicher durch die Verwendung von Lese- und Schreib-Freigabesignalen.
Um für jeden Speicher in Vergleichstest eine andere Adresse zu erzeugen, wird eine XY-Offsetlogik benötigt. Folglich kann die Erzeugung der Adressen nicht gleichzeitig und unabhängig voneinander ausgeführt werden, da ein zusätzlicher Schritt des Schreibens von X- und Y-Offsetwerten zu der XY-Offsetlogik erforderlich ist.

Zusammenfassung der Erfindung

Daher ist es eine Aufgabe der vorliegenden Erfindung, die Kosten von Anordnungen mit Doppelpufferung gemäß dem Stand der Technik zu verringern, während die Möglichkeit, Bildrisse zu beseitigen, bewahrt wird.
Es ist eine weitere speziellere Aufgabe der vorliegenden Erfindung, die Geschwindigkeit der Übertragung zwischen Einzelbildpuffern in einem System zu erhöhen, in dem Informationen nur von einem der beiden Einzelbildpuffern zu dem Ausgabedisplay ausgelesen wird.
Diese und weitere Aufgaben der vorliegenden Erfindung werden verwirklicht in einem Ausgabedisplaysystem und einem Verfahren zum Ausführen einer schnellen Übertragung eines Datensignals gemäß den unabhängigen Ansprüchen 1, 3 und 9, wobei das Anzeigesystem aufweist: einen ersten Einzelbildpuffer; einen zweiten Einzelbildpuffer; Mittel zum Übertragen von Daten von dem zweiten Einzelbildpuffer zu einer Ausgabeanzeigeeinheit; Mittel zum Steuern der Datenübertragung zu jedem der Einzelbildpuffer, wobei diese zuletzt genannten Mittel Mittel enthalten, um neue Daten nur zu dem ersten Einzelbildpuffer zu schreiben, und Mittel um sowohl Daten von dem ersten Einzelbildpuffer zu lesen als auch während der gleichen Operation die gelesenen Daten in den zweiten Einzelbildpuffer zu schreiben.
Die abhängigen Ansprüche betreffen besondere Ausführungsbeispiele der Erfindung.
Diese und andere Aufgaben und Merkmale der Erfindung sind anhand der folgenden detaillierten Beschreibung besser verständlich, wenn man die Zeichnungen hinzunimmt, in denen gleiche Elemente in den verschiedenen Ansichten mit gleichen Bezugszeichen bezeichnet sind.

Kurze Beschreibung der Zeichnungen

Figur 1 ist ein Blockschaltbild, das eine Anordnung gemäß dem Stand der Technik zeigt, um die Kosten von Doppelpufferungsanordnungen zu verringern.
Figur 2 ist ein Blockschaltbild einer erfindungsgemäßen Anordnung, die die Doppelpufferung ermöglicht.

Notation und Nomenklatur

Einige Abschnitte der folgenden detaillierten Beschreibung sind anhand von symbolischen Darstellungen von Operationen an Datenbits in einem Computerspeicher dargelegt. Diese Beschreibungen und Darstellungen sind die Mittel, die der Fachmann in der Datenverarbeitung verwendet, um das Wesen seiner Arbeit anderen Fachleuten am effektivsten zu vermitteln. Die Operationen sind solche, die die physische Bearbeitung von physikalischen Größen erfordern. Normalerweise, jedoch nicht notwendigerweise, haben die Größen die Form von elektrischen oder magnetischen Signalen, die gespeichert, übertragen, kombiniert, verglichen und auf andere Weise bearbeitet werden können. Es hat sich als zweckmäßig erwiesen, hauptsächlich aus Gründen der einheitlichen Verwendung, diese Signale als Bits, Werte, Elemente, Symbole, Buchstaben, Terme, Zahlen oder dergleichen zu bezeichnen. Man sollte sich jedoch merken, daß alle diese und ähnliche Begriffe den zugehörigen physikalischen Größen zugeordnet sind und nur zweckmäßige Bezeichnungen sind, die für diese Größen verwendet werden.
Außerdem werden die durchgeführten Bearbeitungen oft mit Begriffen bezeichnet, wie beispielsweise Addieren oder Vergleichen, die üblicherweise von einem menschlichen Operator durchgeführten geistigen Operationen zugeordnet sind. Bei allen hier beschriebenen Operationen, die Teil der vorliegenden Erfindung sind, ist in den meisten Fällen keine solche Fähigkeit eines menschlichen Operators erforderlich oder wünschenswert; die Operationen sind Maschinenoperationen. In allen Fällen sollte der Unterschied zwischen den Verfahrensoperationen beim Betreiben eines Computers und dem Rechenverfahren selbst beachtet werden. Die vorliegende Erfindung betrifft eine Einrichtung und Verfahrensschritte zum Betreiben eines Computers, um elektrische oder andere (z.B. mechanische, chemische) physikalische Signale zur Erzeugung von anderen gewünschten physikalischen Signalen zu verarbeiten.

Detaillierte Beschreibung der Erfindung

Es wird nun auf Figur 1 Bezug genommen. Dort ist eine Schaltung 10 dargestellt, die gemäß dem Stand der Technik aufgebaut ist. Die Schaltung 10 enthält nur die wesentlichen Elemente der Schaltung, die nötig sind, um Daten einer in einem typischen Computersystem verwendeten Ausgabedisplaystation zur Verfügung zu stellen. Andere Teile, die notwendig sind, um die Operationen eines Computers zu ermöglichen, sind den Fachleuten bekannt und sind in der Zeichnung nicht dargestellt. Dargestellt ist eine zentrale Verarbeitungseinheit 12, die den Betrieb des ganzen Computersystems steuern kann und die in Figur 1 eine Schaltung symbolisiert, um auf einem Ausgabedisplay 14 anzuzeigende Daten zur Verfügung zu stellen. Zum Ausführen der Datenübertragung von der zentralen Verarbeitungseinheit 12 zu dem Ausgabedisplay 14 werden ein erster und ein zweiter Einzelbildpuffer 16 und 17 verwendet.
In der oben beschriebenen einfachsten Form der Doppelpufferung werden Daten von der zentralen Verarbeitungseinheit 12 zu einem Einzelbildpuffer geschrieben und zu dem Display 14 von dem anderen ausgelesen. In der einfachsten Form wird dies dadurch erreicht, daß ein Paar von VRAM-Einzelbildpuffern verwendet wird und das gesamte Einzelbild von Daten in einem der Einzelbildpuffer 16 oder 17 mit Hilfe eines Multiplexers 19 zu dem Display multiplext wird. Die von dem Multiplexer 19 übertragenen Daten werden von einem Digital-Analog-Umsetzer 20 von der digitalen Form in die analoge Form umgesetzt und zu dem Display ausgelesen. Bei dieser Form der Doppelpufferung werden Daten nie zu der Zeit in einen Einzelbildpuffer 16 oder 17 geschrieben, in der Daten von diesem Einzelbildpuffer zu dem Display ausgelesen werden. Sobald ein Rahmen vollständig in einen Einzelbildpuffer 16 oder 17 geschrieben wurde, können die Daten in diesem Einzelbildpuffer wiederum zu dem Display ausgelesen werden; und neue Daten können in den anderen Einzelbildpuffer geschrieben werden. Da Daten nie in einen Einzelbildpuffer geschrieben werden, während sein Inhalt zu dem Display ausgelesen wird, können Bildrisse nicht auftreten.
Die Durchführung dieser Form der Doppelpufferung ist etwas kostspielig, da zwei Einzelbildpuffer verwendet werden, die beide aus kostspieligen VRAM aufgebaut sind. Außerdem erfordert die Anordnung eine steuersignalerzeugende Schaltung zum Auswählen des Einzelbildpuffers, von dem die Informationen zum Display multiplext werden sollen, und einen Multiplexer 19 zum Umschalten zwischen den beiden Einzelbildpuffern 16 und 17.
Zur Verringerung dieser Kosten hat eine Anordnung aus dem Stand der Technik den in dem Einzelbildpuffer 16 verwendeten VRAM durch einen DRAM ersetzt. Da ein DRAM einen einzigen Port aufweist, stellt der Einzelbildpuffer 16 kein Ausgangssignal zur Verfügung, das direkt zu dem Display 14 ausgelesen werden kann. Folglich fallen die Linien von dem Einzelbildpuffer 16 zu dem Multiplexer 19 weg (, die in der Zeichnung gestrichelt sind). Da kein Ausgangssignal von dem Einzelpuffer 16 zu dem Multiplexer 19 übertragen wird, entfällt der (wieder mit gestricheltem Umriß dargestellte) Multiplexer 19 ebenfalls. Ohne Multiplexer ist die Steuerschaltung zum Auswählen des einen oder des anderen Einzelbildpuffers 16 oder 17 zum Auslesen des Displays 14 auch nicht nötig und fällt weg. Dies verringert die Kosten des Systems beträchtlich.
Alle neuen Daten werden von der zentralen Verarbeitungseinheit 12 in den Einzelbildpuffer 16 geschrieben. Alle Daten werden von dem Einzelbildpuffer 17 zu dem Display 14 ausgelesen. Wenn sich ein in dem Einzelbildpuffer 16 gespeichertes Einzelbild geändert hat, wird das Einzelbild zu dem Einzelbildpuffer 17 übertragen. Zum Ausführen dieser Übertragung wählt eine Steuerschaltung 23 in der zentralen Verarbeitungseinheit 12 einen Teil des zu lesenden Einzelbildpuffers 16 aus, üblicherweise 32 Bits oder irgendeine Menge, die normalerweise der Busbreite entspricht. Diese Daten werden gelesen und in der zentralen Verarbeitungseinheit latchgespeichert. Dieses Lesen erfordert üblicherweise drei Taktperioden für die Zeilenadressierung und vier Taktperioden für die Spaltenadressierung durch die Steuerschaltung 23. Die zentrale Verarbeitungseinheit 12 schreibt die aus dem Einzelbildpuffer 16 gelesene Informationen dann in den Einzelbildpuffer 17. Dies erfordert üblicherweise wieder drei Taktzyklen zur Zeilenadressierung durch die Steuerschaltung 23 im Einzelbildpuffer 17 und drei Taktzyklen zur Spaltenaddressierung in diesem Einzelbildpuffer. Die zusätzliche Taktperiode zur Spaltenadressierung beim Lesen des Einzelbildpuffers 16 während der Leseoperation ist übrigens erforderlich, um einen inaktiven Zyklus auf den Bus zwischen dem Lesen des Einzelbildpuffers 16 durch die zentrale Verarbeitungseinheit 12 und dem folgenden Schreibzyklus in dem Einzelbildpuffer 17 zur Verfügung zu stellen, so daß zwei Einheiten nicht gleichzeitig auf den Bus zugreifen.
Folglich werden insgesamt dreizehn oder mehr Taktzyklen benötigt, um in dieser Anordnung eine vorgegebene Menge von Informationen von dem Einzelbildpuffer 16 zu dem Einzelbildpuffer 17 zu übertragen. Diese Übertragung wird eine ausreichende Anzahl von Malen wiederholt, um die gewünschte Datenmenge (, die so groß wie ein gesamtes Einzelbild sein kann) von dem Einzelbildpuffer 16 zu dem Einzelbildpuffer 17 zu übertragen. Wie zu erkennen ist, ist dies ein relativ langsamer Prozeß und ermöglicht beim Kopieren gesamter Einzelbilder nur eine Übertragung von ungefähr zwanzig Einzelbildern pro Sekunde. Ein typisches Display dagegen kann Informationen von dem Einzelbildpuffer 17 mit einer Geschwindigkeit von sechsundsiebzig Einzelbildern pro Sekunde empfangen. Das Auslesen geschieht ungefähr mit einer dreimal so hohen Geschwindigkeit wie das Schreiben in den Einzelbildpuffer 17. Folglich läßt diese kostengünstigere Anordnung zu, daß das Auslesen zu dem Display das Schreiben von Daten von dem Einzelbildpuffer 16 in den Einzelbildpuffer 17 einholt, so daß Bildrisse auftreten können.
Zur Behebung des Problems der Bildrisse in diesem kostengünstigeren Doppelpuffersystem wurde die in Figur 2 dargestellte erfindungsgemäße Anordnung ausgedacht. Die Anordnung 25 enthält eine zentrale Verarbeitungseinheit 27, einen ersten Einzelbildpuffer 28, der aus einem VRAM aufgebaut sein kann, einen zweiten Einzelbildpuffer 29, der aus einem DRAM aufgebaut sein kann, einen Digital-Analog-Umsetzer 31 und ein Ausgabedisplay 33. Die Anordnung 25 funktioniert im wesentlichen wie die kostengünstigste Anordnung der Figur 1. Das heißt, alle neuen Daten werden von der zentralen Verarbeitungseinheit 27 in den DRAM-Einzelbildpuffer 29 geschrieben. Alle Daten werden von dem VRAM-Einzelbildpuffer 28 zu dem Display 33 ausgelesen. Wenn neue Daten in ein in dem Einzelbildpuffer 29 gespeichertes Einzelbild geschrieben wurden, wird das Einzelbild zu dem Einzelbildpuffer 28 übertragen. Zum Ausführen dieser Übertragung liest die zentrale Verarbeitungseinheit 27 einen ausgewählten Teil des Einzelbildpuffers 29, üblicherweise 32 Bits, und schreibt diese Daten in den Einzelbildpuffer 28. Dieser Prozeß wird wieder und wieder ausgeführt, bis die gewünschte Datenmenge übertragen wurde.
Im Gegensatz zu der in der Anordnung der Figur 1 benötigten Zeit für die Datenübertragung von dem Einzelbildpuffer 16 zu dem Einzelbildpuffer 17 überträgt die erfindungsgemäße Anordnung die Daten ungefähr viermal so schnell. Folglich können ungefähr achtzig Einzelbilder pro Sekunde von dem Einzelbildpuffer 29 in den Einzelbildpuffer 28 geschrieben werden; und Risse von zu dem Display ausgelesenen Einzelbildern können ausgeschlossen werden.
Das schnelle Kopieren von Daten von dem Einzelbildpuffer 29 in den Einzelbildpuffer 28 wird auf die folgende Weise ausgeführt. Anstelle der einzelnen Steuerschaltung 23 zum Steuern der Auswahl der Daten, auf die von den beiden Einzelbildpuffern 16 und 17 zugegriffen werden soll, wie in der Anordnung der Figur 1, enthält die Anordnung 25 in der zentralen Verarbeitungseinheit 27 (oder einer anderen Einheit, die das Liefern an und Lesen aus den Einzelbildpuffern 28 und 29 steuert) ein Paar individueller Steuerschaltungen 34 und 35. Die erste dieser Schaltungen 34 steuert den Zugriff auf den Einzelbildpuffer 29 und die zweite Schaltung 35 steuert den Zugriff auf den Einzelbildpuffer 28. Durch Verwendung individueller Steuerschaltungen 34 und 35 kann auf beide Einzelbildpuffer 28 und 29 gleichzeitig zugegriffen werden. Daten werden weiterhin von der zentralen Verarbeitungseinheit nur in den Einzelbildpuffern 29 geschrieben, wenn sie geliefert werden. Wenn Daten aus dem Einzelbildpuffer 29 gelesen und in den Einzelbildpuffer 28 geschrieben werden sollen, wählt die Steuerschaltung 34 jedoch die entsprechenden Zeilen- und Spaltenadressen in dem Einzelbildpuffer 29 aus, und die Steuerschaltung 35 wählt die gleichen Zeilen- und Spaltenadressen in dem Einzelbildpuffer 28. Dann liest die Steuerschaltung 34 die zugegriffenen Daten in dem Einzelbildpuffer 29 und gibt sie auf den Bus, wo die Informationen an die gleichen zugegriffenen Adressen in dem Einzelbildpuffer 28 geschrieben werden. Die Daten werden in der zentralen Verarbeitungseinheit 27 nicht latch-gespeichert; und folglich wird kein inaktiver Zyklus für das Umkehren des Busses benötigt, so daß zwei Einheiten nicht gleichzeitig versuchen, auf den Bus zuzugreifen.
Diese Anordnung spart eine beträchtliche Menge an Zugriffszeit. Zunächst gibt es keine unabhängigen Lese- und Schreibzyklen, so daß Zeilen- und Spaltenauswahlen für die beiden Einzelbildpuffer gleichzeitig geschehen und die Hälfte der Zeit beanspruchen. Dann wird der Taktzyklus für das Umkehren des Busses nicht benötigt. Schließlich kann die Steuerschaltung die Zeilenadresse im wesentlichen bei der ersten Übertragung latchspeichern, da sie nicht zunächst einen Einzelbildpuffer und dann den anderen adressieren muß. Dadurch entfällt bei aufeinanderfolgende Zeilenzugriffe die Zeit für den Rest jeder bestimmten anzuzeigenden Zeile. Nachdem auf das erste Datenstück zugegriffen wurde, erfordern folglich die verbleibenden Übertragungen von einer Zeile jeweils nur eine Zugriffszeit von drei einzelnen Takten, um sowohl den Einzelbildpuffer 29 zu lesen als auch die Daten in den Einzelbildpuffer 28 zu schreiben. Dies ist weniger als ein Viertel der von der bekannten Schaltung benötigen Zeit.
Da die zum Kopieren von dem Einzelbildpuffer 29 in den Einzelbildpuffer 28 benötigte Zeit um mehr als ein Viertel verringert wird, können mit Hilfe der Erfindung mehr als viermal so viele Vollbilder von Daten in den Einzelbildpuffer 28 geschrieben werden als in bekannten Doppelpufferanordnungen. Auf diese Weise können über achtzig Einzelbilder pro Sekunde in den Einzelbildpuffer 28 geschrieben werden, während die höchste Ausleserate aus dem Einzelbildpuffer sechsundsiebzig Einzelbilder pro Sekunde beträgt. Bei dieser Geschwindigkeit kann das Auslesen das Schreiben in den Einzelbildpuffer 28 nicht einholen und Bildrisse treten nicht auf. Um sicherzustellen, daß das Kopieren das Auslesen nicht einholt, ist es jedoch notwendig, alle Kopieroperationen zwischen den Einzelbildpuffern 29 und 28 an einem Punkt beginnen zu lassen, der unterhalb des Punktes angezeigt wird, an dem das Auslesen stattfindet. Dies wird einfach dadurch erreicht, daß auf die Zeilenposition des Auslesevorgangs in der Schaltung Bezug genommen wird, die das Auslesen von Informationen aus dem Einzelbildpuffer 28 zu dem Display steuert.
Obwohl die vorliegende Erfindung anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist es klar, daß von den Fachleuten verschiedene Modifikationen und Veränderungen durchgeführt werden können, ohne den Schutzbereich der Erfindung zu verlassen. Die Erfindung sollte daher anhand der folgenden Ansprüche gemessen werden.

Claims

1. Verfahren zum Ausführen einer schnellen Übertragung eines Datensignals bei einem Computer-Ausgabedisplaysystem mit einer zentralen Verarbeitungseinheit (27), einem DRAM- Einzelbildpuffer (29), einem VRAM-Einzelbildpuffer (28), einem Bus und einem Ausgabedisplay (33), wobei das Datensignal von dem DRAM-Einzelbildpuffer zu dem VRAM-Einzelbildpuffer zum Anzeigen auf dem Ausgabedisplay übertragen wird, wobei das Verfahren die Schritte aufweist:

daß von der zentralen Verarbeitungseinheit eine erste Zeilenadresse und eine erste Spaltenadresse in den DRAM- Einzelbildpuffer eingekoppelt wird, während gleichzeitig und unabhängig eine zweite Zeilenadresse und eine zweite Spaltenadresse in den VRAM-Einzelbildpuffer eingekoppelt wird;

daß von der zentralen Verarbeitungseinheit veranlaßt wird, daß ein unter der ersten Zeilenadresse und der ersten Spaltenadresse in dem DRAM-Einzelbildpuffer gespeichertes Datensignal auf den Bus übertragen wird;

daß von der zentralen Verarbeitungseinheit veranlaßt wird, daß das Datensignal von dem Bus zu der zweiten Zeilenadresse und der zweiten Spaltenadresse in dem VRAM-Einzelbildpuffer übertragen wird;

in welchem das Datensignal verfügbar ist, um aus dem VRAM-Einzelbildpuffer zu dem Ausgabedisplay zur Anzeige ausgelesen zu werden.

2. Das Verfahren zum Ausführen einer schnellen Übertragung eines Datensignals nach Anspruch 1, wobei das Datensignal von dem Bus zu der zweiten Zeilenadresse und der zweiten Spaltenadresse in dem VRAM-Einzelbildpuffer ohne Latch-Speicherung des Datensignals in der zentralen Verarbeitungseinheit übertragen wird.

3. Verfahren zum Ausführen einer schnellen Übertragung eines Datensignals in einem Computer-Ausgabedisplaysystem mit einer zentralen Verarbeitungseinheit (27) , einem ersten Einzelbildpuffer (29), einem zweiten Einzelbildpuffer (28), einem Bus und einem Ausgabedisplay (33), wobei das Datensignal von dem ersten Einzelbildpuffer zu dem zweiten Einzelbildpuffer übertragen wird, wobei das Verfahren die Schritte aufweist;

daß von der zentralen Verarbeitungseinheit eine erste Zeilenadresse und eine erste Spaltenadresse in den ersten Einzelbildpuffer eingekoppelt wird, während gleichzeitig und unabhängig eine zweite Zeilenadresse und eine zweite Spaltenadresse in den zweiten Einzelbildpuffer eingekoppelt wird;

daß von der zentralen Verarbeitungseinheit veranlaßt wird, daß ein an der ersten Zeilenadresse und der ersten Spaltenadresse in dem ersten Einzelbildpuffer gespeichertes Datensignal von dem ersten Einzelbildpuffer zu dem Bus übertragen wird;

daß von der zentralen Verarbeitungseinheit veranlaßt wird, daß das Datensignal von dem Bus zu der zweiten Zeilenadresse und der zweiten Spaltenadresse in dem zweiten Einzelbildpuffer übertragen wird;

in welchem das Datensignal vefügbar ist, um aus dem zweiten Einzelbildpuffer zu dem Ausgabedisplay zur Anzeige ausgelesen zu werden.

4. Das Verfahren zum Ausführen einer schnellen Übertragung eines Datensignals nach Anspruch 3, wobei der erste Einzelbildpuffer (29) einen DRAM mit einem einzelnen Port aufweist.

5. Das Verfahren zum Ausführen einer schnellen Übertragung eines Datensignals nach Anspruch 4, wobei der zweite Einzelbildpuffer (28) einen VRAM mit zumindest zwei Ports aufweist.

6. Das Verfahren zum Ausführen einer schnellen Übertragung eines Datensignals nach Anspruch 3, wobei das Datensignal von dem Bus zu der zweiten Zeilenadresse und der zweiten Spaltenadresse in dem zweiten Einzelbildpuffer ohne Latch-Speicherung des Datensignals in der zentralen Verarbeitungseinheit übertragen wird.

7. Das Verfahren zum Ausführen einer schnellen Übertragung eines Datensignals nach Anspruch 3, wobei die erste Zeilenadresse und die zweite Zeilenadresse von der zentralen Verarbeitungseinheit in Abhängigkeit davon ausgewählt wird, welche Zeile gegebenenfalls gegenwärtig aus dem zweiten Einzelbildpuffer zu dem Ausgabedisplay ausgelesen wird.

8. Das Verfahren zum Ausführen einer schnellen Übertragung eines Datensignals nach Anspruch 3, wobei die erste Zeilenadresse eine äquivalente Adresse der zweiten Zeilenadresse ist, und wobei die erste Spaltenadresse eine äquivalente Adresse der zweiten Spaltenadresse ist.

9. Ein Computer-Ausgabedisplaysystem aufweisend:

eine zentrale Verarbeitungseinheit (27);

einen mit der zentralen Verarbeitungseinheit über einen ersten Adreßbus gekoppelten ersten Einzelbildpuffer (29);

einen mit der zentralen Verarbeitungseinheit über einen zweiten Adreßbus gekoppelten zweiten Einzelbildpuffer (28);

einen mit der zentralen Verarbeitungseinheit, dem ersten Einzelbildpuffer und dem zweiten Einzelbildpuffer gekoppelten Datenbus;

einen mit dem zweiten Einzelbildpuffer (28) gekoppelten Digital-Analog-Umsetzer (31);

ein mit dem Digital-Analog-Umsetzer (31) gekoppeltes Ausgabedisplay (33);

wobei die zentrale Verarbeitungseinheit (27) eine schnelle Übertragungseinrichtung zum Auswählen einer ersten Zeilenadresse und einer ersten Spaltenadresse in dem ersten Einzelbildpuffer über den ersten Adreßbus bei gleichzeitigem Auswählen einer zweiten Zeilenadresse und einer zweiten Spaltenadresse in dem zweiten Einzelbildpuffer über den zweiten Adreßbus und zum anschließenden Bewirken der Übertragung eines an der ersten Zeilenadresse und der ersten Spaltenadresse in dem ersten Einzelbildpuffer gespeicherten Datensignals zu dem Datenbus und von dem Datenbus zu der zweiten Zeilenadresse und der zweiten Spaltenadresse in dem zweiten Einzelbildpuffer aufweist.

10. Das Computer-Ausgabedisplaysystem nach Anspruch 9, wobei die schnelle Übertragungseinrichtung aufweist:

eine erste Steuerschaltung (34) zum Steuern des Lesezugriffs auf den ersten Einzelbildpuffer (29) durch die zentrale Verarbeitungseinheit (27); und

eine zweite Steuerschaltung (35) zum Steuern des Schreibzugriffs auf den zweiten Einzelbildpuffer (28) durch die zentrale Verarbeitungseinheit (27).

11. Das Computer-Ausgabedisplaysystem nach Anspruch 10, wobei der erste Einzelbildpuffer (29) einen DRAM mit einem ersten Port aufweist, wobei der erste Port mit der zentralen Verarbeitungseinheit gekoppelt ist.

12. Das Computer-Ausgabedisplaysystem nach Anspruch 11, wobei der zweite Einzelbildpuffer (29) einen VRAM mit einem zweiten Port und einem dritten Port aufweist, wobei der zweite Port mit der zentralen Verarbeitungseinheit und der dritte Port mit dem Digital-Analog-Umsetzer gekoppelt ist.

13. Das Computer-Ausgabedisplaysystem nach Anspruch 9, wobei die schnelle Übertragungseinrichtung Mittel zum Auswählen der ersten Zeilenadresse und der zweiten Zeilenadresse in Abhängigkeit davon enthält, welche Zeile gegebenenfalls gegenwärtig von dem zweiten Einzelbildpuffer zu dem Ausgabedisplay ausgelesen wird.

14. Das Computer-Ausgabedisplaysystem nach Anspruch 9, wobei die schnelle Übertragungseinrichtung Mittel zum Übertragen des Datensignals von dem Bus zu der zweiten Zeilenadresse und der zweiten Spaltenadresse in dem zweiten Einzelbildpuffer ohne Latch-Speicherung des Datensignals in der zentralen Verarbeitungseinheit enthält.

15. Das Computer-Ausgabedisplaysystem nach Anspruch 14, wobei die schnelle Übertragungseinrichtung aufweist:

16. Das Computer-Ausgabedisplaysystem nach Anspruch 15, wobei der erste Einzelbildpuffer (29) einen DRAM mit einem ersten Port aufweist, wobei der erste Port mit der zentralen Verarbeitungseinheit gekoppelt ist.

17. Das Computer-Ausgabedisplaysystem nach Anspruch 16, wobei der zweite Einzelbildpuffer (28) einen VRAM mit einem zweiten Port und einem dritten Port aufweist, wobei der zweite Port mit der zentralen Verarbeitungseinheit und der dritte Port mit dem Digital-Analog-Umsetzer gekoppelt ist.

18. Das Computer-Ausgabedisplaysystem nach Anspruch 17, wobei die schnelle Übertragungseinrichtung ferner Mittel zum Auswählen der ersten Zeilenadresse und der zweiten Zeilenadresse in Abhängigkeit davon aufweist, welche Zeile gegebenenfalls gegenwärtig von dem zweiten Einzelbildpuffer zu dem Ausgabedisplay ausgelesen wird.