JPH06214549A - 二重緩衝方式出力表示システムにおける表示装置及び表示方法 - Google Patents

Abstract

(57)【要約】 【目的】 安価でフレーム切れが生じないようにフレー
ムバッファにデータを送る装置及び方法を提供する。 【構成】 第１のフレームバッファと；第２のフレーム
バッファと；第２のフレームバッファから出力表示装置
へデータを転送する装置と；第１のフレームバッファに
のみ新たなデータを書込む装置を含み、それぞれのフレ
ームバッファへのデータの転送を制御する装置と；同一
の動作の間に第１のフレームバッファからデータを読取
ると共に、第２のフレームバッファにデータを書込む装
置とを含む出力表示システム。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータ出力表示装
置に関し、特に、低コストの二重緩衝方式の使用によっ
てコンピュータ出力表示装置からフレーム切れをなくす
方法及び装置に関する。

【０００２】

【従来の技術】典型的なコンピュータシステムは、出力
表示装置に表示されるデータを生成する。この出力表示
装置は通常は陰極線管であり、多数のフルスクリーン画
像を、表示中のプログラムが連続した動きを発生するこ
とができる場合には観察者の目にスクリーンがそのよう
な動きを表示しているように見えるように、非常に急速
に順次発生してゆく。順次表示される個々の画像（フレ
ーム）を発生するために、データをフレームバッファに
書込む。フレームバッファは、フルスクリーン画像を発
生するために表示装置のそれぞれの照明できる位置（各
画素）に関する情報を記憶する。たとえば、表示装置は
それぞれが約千個の画素を有する約千の水平の行に含ま
れる画素を表示することができるであろう。各フレーム
の中のこの情報は表示装置へ走査される前に、全てフレ
ームバッファに書込まれる。

【０００３】１つのピクチャ全体を記述するデータがフ
レームバッファに存在しているときに、そのフレームを
表示装置へ転送する。通常、データはフレームバッファ
から表示装置へ画素ごとに、表示装置の左上角から始め
て、左から右へ、そして上から下へ表示装置の右下角に
向かって行ごとに進みながら転送される。ピクチャが出
力表示装置に連続して現れるようにするためには、フレ
ームバッファにある連続するフレームを毎秒３０フレー
ム以上の速度で出力表示装置へ絶えることなく走査しな
ければならない。

【０００４】各フレームのデータが表示装置へ走査され
ている間、次のフレームで現れるべき新たなデータをフ
レームバッファへ転送しなければならない。一般的に
は、変更のあるデータのみがスクリーンのその画素位置
を表す位置にあるフレームバッファの旧データと置換え
られる。変更のない全てのデータはフレームバッファに
変更なくとどまる。１つのフレームに表示すべき新たな
データは任意の時点でフレームバッファのいずれかの部
分に書込まればよい。情報をフレームバッファに書込む
と同時に、そのフレームバッファから出力表示装置へ走
査するために、フレームバッファとして２ポート形ビデ
オランダムアクセスメモリ（ＶＲＡＭ）を使用する。デ
ータは一方のポートを介して書込まれ、他方のポートを
介して表示装置へ走査される。ＶＲＡＭは２つのポート
を有するために著しく多くの数のトランジスタを必要と
するので、通常のダイナミックアクセスＲＡＭ（ＤＲＡ
Ｍ）より高価である。

【０００５】情報を表示装置へ走査しているのと同時に
ＶＲＡＭフレームバッファにデータを導入している場
合、表示装置へ走査している情報が、時間の上ではずれ
ているが、２つの連続するフレームから来るということ
もありうる。たとえば、データがフレームバッファの書
込まれている速度より速く走査が進行しており且つ変更
のある（書込み中である）フレームバッファの一部分を
表示装置へ走査する場合には、表示の一部は第１のフレ
ームであるべきものに由来し、別に一部はその後の第２
のフレームであるべきものに由来する。２つの時間的に
ずれたフレームの各部分を同時に表示することをフレー
ム切れという。実時間ビデオのように情報が急速に変化
してゆく状況では、画像は大きくゆがむため、このフレ
ーム切れは混乱を招くと考えられる。

【０００６】フレーム切れをなくすために、二重緩衝方
式を使用する。二重緩衝方式は、それぞれが欠落のない
１フレームを記憶できる２つの完全なフレームバッファ
を使用する。データを一方のフレームバッファに書込
み、他方からは表示装置へデータを走査する。この方式
は、最も単純な形態をとるときには、１対のＶＲＡＭフ
レームバッファを使用し、いずれか一方のフレームバッ
ファにあるデータを表示装置へ多重化することにより実
行される。この形態では、データが表示装置へ走査され
ている時間中にそのデータがフレームバッファに書込ま
れることは決してない。１つのフレームを完全に書込ん
だならば、そのフレームを表示装置へ走査しても良く、
それに続く全てのデータを他のフレームバッファに書込
んでも良い。１つのフレームバッファの内容が表示装置
へ走査されている間にそのフレームバッファにデータが
書込まれることは決してないので、フレーム切れは起こ
りえない。この単純な形態の二重緩衝方式は２つの完全
なＶＲＡＭフレームバッファを使用し、制御信号発生回
路と、２つのフレームバッファの切換えを実行するマル
チプレクサとを含むので、そのコストは幾分高い。

【０００７】コンピュータ設計者の主な目標の１つは、
いくつかの個別のプログラムを１つのコンピュータでラ
ンさせ、そのコンピュータの出力表示装置に同時に表示
させることである。通常、いくつかの個々のプログラム
をコンピュータの出力表示装置に表示する場合には、個
々のプログラムは１つのウインドウの中に現れる。ウィ
ンドウはスクリーンの方形の一部領域であるのが普通で
あり、ウィンドウの移動，拡大縮小及びその他の方法に
よる操作は可能である。いくつかのプログラムを同時に
ランさせ、いくつかのウィンドウに同時に表示させるこ
とができる場合には、そのコンピュータを使用して実行
される作業はスピードアップするであろう。通常、異な
る個々のプログラムによりここのウィンドウに書込まれ
ている情報はそれぞれ異なる速度で書込まれる。たとえ
ば、実時間ビデオを表示するウィンドウを指向している
情報は非常に急速に変化するが、キーボードからワード
プロセッサにタイプ入力されて別のウィンドウに表示さ
れる情報はそれよりはるかに遅く変化する。従って、フ
レームが変化する速度はプログラムごとに異なるのであ
る。

【０００８】上述の最も単純な形態の二重緩衝方式は、
出力表示装置で１つのプログラムがランしている場合に
は非常に有用である。ところが、いくつかのプログラム
が同一の出力表示装置のそれぞれ異なるウィンドウで同
時にランしている場合には、この形態の二重緩衝方式は
不十分である。それは、単純な形態の二重緩衝方式にお
いては各フレームバッファの内容全体を表示装置へ走査
しなければならないからである。いくつかのウィンドウ
に非同期速度でデータを書込んでいる場合、書込みが起
こるタイミングはウィンドウごとに異なる。そこで、表
示装置への走査が行われているフレームバッファに対し
て書込みが起こらないように、書込みのタイミングを調
整するのは困難である。この問題を解決するために、ウ
ィンドウ識別（ＩＤ）用プレーンと呼ばれる別のバッフ
ァを追加する進歩した形態の二重緩衝方式を使用した。
ウィンドウ識別用プレーンは出力表示装置に表示される
画素ごとに１つの記憶位置を与える。ウィンドウＩＤプ
レーンのそれらの位置には、各画素のデータが関連して
いるウィンドウの識別が記憶されている。このプレーン
を使用すると、任意に時点での表示のためにどのバッフ
ァからの画素かを選択することができる。従って、走査
の時点でデータが書込まれていないウィンドウから表示
データを走査するのに、ウィンドウＩＤプレーンを使用
しても良い。すなわち、複数の活動ウィンドウが出力表
示装置に同時に現れる場合には、この形態の二重緩衝方
式によりフレーム切れを防止することができる。

【０００９】この第２の形態の二重緩衝方式は２つの完
全な形のＶＲＡＭフレームバッファと、それらの２つの
フレームバッファから表示装置への多重化と制御のため
の回路とを使用するのみならず、表示装置の画素ごとの
記憶位置を含むＩＤプレーンと、表示すべき画素が現れ
るウィンドウに基づいて画素を選択する回路とを追加す
るので、きわめてコスト高になる。

【００１０】実験により、第１の形態の二重緩衝方式と
第２の形態の二重緩衝方式において、２つのＶＲＡＭバ
ッファと、２つのＶＲＡＭバッファの間又は個々の画素
の間で多重化を実行する制御回路とに要するコストを低
減すると考えられる構成を見出した。従来の技術でコス
トダウンのために使用された二重緩衝方式の１つの形態
は一方のＶＲＡＭフレームバッファの代わりにシングル
ポート形ＤＲＡＭフレームバッファを使用し、いずれか
のフレームバッファから表示装置への走査のための制御
回路は不要になる。その代わりに、全てのフレームを単
一のＶＲＡＭフレームバッファから表示装置へ走査し、
新たなデータは全てＤＲＡＭフレームバッファへ書込ま
れる。書込みが終了したならば、ＤＲＡＭフレームバッ
ファのデータを中央処理装置によりＤＲＡＭフレームバ
ッファからＶＲＡＭフレームバッファへ転送する。この
ために、プロセッサによりＤＲＡＭからデータを読取
り、続いて、ＶＲＡＭフレームバッファにデータを書込
むことが必要である。通常、この動作はプロセッサがそ
のバスを介して転送できる大きさ（たとえば、３２ビッ
ト）のデータのブロックによって行われる。転送は完了
するまで何度も繰返される。

【００１１】この形態の二重緩衝方式は一方のＶＲＡＭ
フレームバッファの代わりにより安価なＤＲＡＭバッフ
ァを使用し且つ多重化のための制御回路を省略している
ので、他の形態と比べてはるかに低コストである。この
構成は、２つ以上のフレームバッファを見ることを期待
せず且つフレームバッファへ転送すべき情報を主メモリ
の一部として記憶するＸ１１規格（Ｘウィンドウ）に準
拠するソフトウェアと共に適正に機能するので有用でも
ある。このソフトウェアに対しては、ＤＲＡＭフレーム
バッファは主メモリの一部であるように見える。また、
この構成には、中央処理装置が転送すべき領域を選択的
に制御できるために、見えないＤＲＡＭフレームバッフ
ァからＶＲＡＭフレームバッファへ個々のウィンドウを
転送できるという利点もある。

【００１２】ところが、ＤＲＡＭフレームバッファから
ＶＲＡＭフレームバッファへの情報の転送は、表示装置
への通常の走査速度と比較して相対的に遅い。従って、
表示装置へ情報を走査している位置でＶＲＡＭフレーム
バッファへの書込みが起こることがありうる。そこで、
フレーム切れの問題が生じる。書込みが表示装置への走
査より速い速度で進行すべきであるならば、走査中の行
の下方で書込みを実行することによりこの問題を排除
し、二重緩衝方式を実現するために尚も安価な回路を利
用することは可能であろう。

【００１３】

【発明が解決しようとする課題】従って、本発明の１つ
の目的は、従来の技術の二重緩衝構成のコストを低減す
る一方で、フレーム切れを防止する能力を保持すること
である。本発明の別の、さらに特定の目的は、２つのフ
レームバッファの一方のみから出力表示装置へ情報を走
査するシステムにおいてフレームバッファ間の転送の速
度を増すことである。

【００１４】

【課題を解決するための手段】本発明の上記の目的及び
その他の目的は、第１のフレームバッファと；第２のフ
レームバッファと；第２のフレームバッファから出力表
示装置へデータを転送する手段と；第１のフレームバッ
ファにのみデータを書込む手段を含み、それぞれのフレ
ームバッファへのデータの転送を制御する手段と；同一
の動作中に、第１のフレームバッファからデータを読取
ると共に、第２のフレームバッファに読取ったデータを
書込む手段とを具備する出力表示システムにおいて実現
される。本発明の上記の目的及び特徴並びにその他の目
的及び特徴は、以下の詳細な説明を図面と共に参照する
ことによりさらに良く理解されるであろう。図面中、い
くつかの図を通して同じ図中符号は同じ素子を指示す
る。

【００１５】（表記法及び用語）以下の詳細な説明の中
には、コンピュータメモリ内部のデータビットに対する
演算を記号表示によって提示している部分がある。その
ような説明や表示は、データ処理技術に熟達している人
々がその作業の内容を他の当業者に最も有効に伝達する
ために使用する手段である。動作は、物理的量の物理的
操作を要求する動作である。通常、それらの量は記憶，
転送，組合せ，比較及びその他の方法による操作が可能
な電気信号又は磁気信号の形態をとるが、必ずそうでな
ければならないということはない。時によっては、主と
して一般に使用されている用語であるという理由によ
り、それらの信号をビット，値，要素，記号，文字，
項，数などと呼ぶと便利であることがわかっている。た
だし、それらの用語及びそれに類する用語は全て適切な
物理的量と関連させるべきものであり、単にそのような
量に便宜付されたラベルであるにすぎないということを
忘れてはならない。

【００１６】さらに、実行される操作を、一般にはオペ
レータが実行する知的動作と関連している加算又は比較
などの用語で呼ぶことが多いが、ここで説明する、本発
明の一部を成す動作のいずれかにおいても、そのような
オペレータの能力は不要であり、多くの場合に望ましく
ない。動作は機械の動作である。あらゆる場合に、コン
ピュータを動作される際の方法動作と、計算それ自体の
方法との明確な区別に留意すべきである。本発明は、電
気信号又は他の物理的（たとえば、機械的，化学的）信
号を処理して、他の所望の物理的信号を発生するに際し
てコンピュータを動作させる装置及びその方法過程に関
する。

【００１７】

【実施例】そこで図１を参照すると、従来の技術に従っ
て構成した回路１０が示されている。回路１０は、典型
的なコンピュータシステムで使用される出力表示装置の
端子にデータを供給するために必要な回路の基本的な部
分のみを示す。コンピュータの動作を実行するために必
要な他の部分は当業者には良く知られているので、図に
は示されていない。図示されているのは、コンピュータ
システム全体の動作を制御しうる中央処理装置１２であ
り、図１では、これは出力表示装置１４に表示すべきデ
ータを供給する回路を表す。中央処理装置１２から出力
表示装置１４へのデータの転送を実行するために、第１
のフレームバッファ１６及び第２のフレームバッファ１
７を利用する。

【００１８】先に説明した最も単純な形態の二重緩衝方
式においては、データを中央処理装置１２から一方のフ
レームバッファへ書込み、他方のフレームバッファから
出力表示装置１４へ走査する。最も単純な形態では、こ
れを実行するために１対のＶＲＡＭフレームバッファを
使用し、一方のフレームバッファ１６又は１７の１フレ
ーム分のデータをマルチプレクサ１９によって表示装置
へ多重化する。マルチプレクサ１９により転送されて来
たデータをディジタル／アナログ変換器２０によりデジ
タル形態からアナログ形態に変換し、表示装置へ走査す
る。この形の二重緩衝方式においては、フレームバッフ
ァ１６又は１７から表示装置へデータが走査されている
時間中に、そのフレームバッファにデータが書込まれる
ことは決してない。フレームバッファ１６又は１７に１
つのフレームが完全に書込まれたならば、そのフレーム
バッファのデータをその時点で表示装置へ走査して良
く、他方のフレームバッファには新たなデータを書込ん
で良い。フレームバッファの内容が表示装置へ走査され
ている間にそのフレームバッファにデータは決して書込
まれないので、フレーム切れは起こりえない。

【００１９】この形態の二重緩衝方式を実現するに際し
ては共に高価なＶＲＡＭから構成される２つのフレーム
バッファを使用することになるので、幾分コスト高にな
ってしまう。さらに、上記の構成は、表示装置に対して
多重化すべき情報を与えるフレームバッファを選択する
制御信号発生回路と、２つのフレームバッファ１６及び
１７の切換えを実行するマルチプレクサ１９とを必要と
する。

【００２０】このようにかさむコストを低減するため
に、従来の構成の１つはフレームバッファ１６でＶＲＡ
Ｍの代わりにＤＲＡＭを使用している。ＤＲＡＭのポー
トは１つであるので、フレームバッファ１６は表示装置
１４へ直接に走査できるような出力を供給しない。その
ため、フレームバッファ１６からマルチプレクサ１９に
至る信号線（図には破線により示す）は不要となる。ま
た、フレームバッファ１６からマルチプレクサ１９への
出力転送もないため、マルチプレクサ１９（同様に破線
により示す）も設けられない。マルチプレクサがないの
で、表示装置１４への走査のためにいずれか一方のフレ
ームバッファ１６又は１７を選択する制御回路も不要で
あり、削除される。これにより、システムのコストは相
当に低減する。

【００２１】新たなデータは全て中央処理装置１２によ
りフレームバッファ１６に書込まれる。全てのデータは
フレームバッファ１７から表示装置１４へ走査される。
フレームバッファ１６に記憶されているフレームに変更
があれば、そのフレームをフレームバッファ１７へ転送
する。この転送を実行するために、中央処理装置１２の
中にある制御回路２３は読取るべきフレームバッファ１
６の一部分を選択する。その部分は通常は３２ビットで
あるか、又はバスの幅と同等であるのが普通である何ら
かの量である。このデータを読取って、中央処理装置１
２へラッチする。通常、この読取りには制御回路２３に
よる行アドレス指定のための３つのクロック周期と、列
アドレス指定のための４つのクロック周期とが必要であ
る。次に、中央処理装置１２はフレームバッファ１６か
ら読取った情報をフレームバッファ１７に書込む。これ
にも、通常、フレームバッファ１７における制御回路２
３による行アドレス指定のための３つのクロックサイク
ルと、そのフレームバッファにおける列アドレス指定の
ための３つのクロックサイクルとが必要である。実際に
は、中央処理装置１２とフレームバッファ１７がバスを
同時にアクセスしないように、中央処理装置１２による
フレームバッファ１６の読取りと、フレームバッファ１
７に対する続く書込みサイクルとの間でバスに不動作サ
イクルを設けるために、読取り動作中にフレームバッフ
ァ１６を読取るときに列アドレス指定のためのもう１つ
のクロック周期が必要である。

【００２２】このように、この構成においてフレームバ
ッファ１６からフレームバッファ１７へ所定量の情報を
転送するためには、合わせて１３以上のクロックサイク
ルが要求されるのである。フレームバッファ１６からフ
レームバッファ１７へ所望の量のデータ（フレーム１つ
分と同じ量であっても良い）を転送するために、この転
送を十分な回数だけ繰返す。このプロセスは相対的に遅
く、全てのフレームを複写する場合には、１秒間に約２
０個のフレームしか転送できないことが想像されるであ
ろう。一方、典型的な表示装置はフレームバッファ１７
から毎秒７６フレームの速度で情報を受信していると思
われる。走査はフレームバッファ１７への書込みの速度
の約３倍の速度で進行するのである。従って、この低コ
ストの構成によれば、表示装置に対する走査がフレーム
バッファ１６からフレームバッファ１７へのデータの書
込みに追い付くことがあり、フレーム切れが起こること
もある。

【００２３】この低コストの二重緩衝システムにおける
フレーム切れの問題を防止するために、図２に示す本発
明の構成を考案した。この構成２５は中央処理装置２７
と、ＶＲＡＭから構成されていて良い第１のフレームバ
ッファ２８と、ＤＲＡＭから構成されても良い第２のフ
レームバッファ２９と、デジタル／アナログ変換器３１
と、出力表示装置３３とを含む。構成２５は図１の最も
低コストの構成とほぼ同じように機能する。すなわち、
新たな全てのデータを中央処理装置２７によりＤＲＡＭ
フレームバッファ２９に書込むのである。全てのデータ
をＶＲＡＭフレームバッファ２８から表示装置３３へ走
査する。フレームバッファ２９に記憶されているフレー
ムに新たなデータを書込んだならば、そのフレームをフ
レームバッファ２８へ転送する。この転送を実行するた
めに、中央処理装置２７はフレームバッファ２９の選択
された一部分、通常は３２ビットの部分を読取り、その
データをフレームバッファ２８に書込む。所望の量のデ
ータが転送され終わるまで、このプロセスを何度も繰返
し実行する。

【００２４】図１の構成でフレームバッファ１６からフ
レームバッファ１７へデータを転送するために要する時
間と比べて、本発明の構成は約４倍の速さでデータを転
送する。すなわち、フレームバッファ２９からフレーム
バッファ２８へ毎秒約８０個のフレームを書込むことが
でき、表示装置へ走査されるフレームの切れは回避され
るであろう。

【００２５】フレームバッファ２９からフレームバッフ
ァ２８へのデータの高速複写は次のようにして実行され
る。図１の構成のように双方のフレームバッファ１６及
び１７でアクセスすべきデータの選択を制御する単一の
制御回路２３を設けるのではなく、構成２５は中央処理
装置２７（又はフレームバッファ２８及び２９からの描
出及び読取りを制御する他の装置）の中に１対の個別制
御回路３４及び３５を含む。それらの回路のうち第１の
もの３４はフレームバッファ２９のアクセスを制御し、
第２の制御回路３５はフレームバッファ２８のアクセス
を制御する。個別の制御回路３４及び３５を利用するこ
とにより、２つのフレームバッファ２８及び２９を同時
にアクセスできるであろう。描出時、中央処理装置は先
の構成と同様にフレームバッファ２９にのみデータを書
込む。ところが、データをフレームバッファ２９から読
取り、フレームバッファ２８に書込むべき場合には、制
御回路３４はフレームバッファ２９の適切な行アドレス
と列アドレスを選択し、制御回路３５はフレームバッフ
ァ２８の同じ行アドレスと列アドレスを選択する。次
に、制御回路３４はフレームバッファ２９のアクセスさ
れたデータを読取り、そのデータをバスへ送り出し、そ
こで、情報はフレームバッファ２８のアクセスされた同
じアドレスに書込まれる。データは中央処理装置２７に
ラッチされないので、２つの装置がバスを同時にアクセ
スしないようにバスのターンアラウンドのためにデッド
サイクルを設ける必要はない。

【００２６】この構成では、多くのアクセス時間を節約
できる。第１に、独立した読取りサイクルと書込みサイ
クルが存在しないため、２つのフレームバッファに関す
る行と列の選択は同時に行われ、その時間は二分の一に
なる。第２に、バスのターンアラウンドのためのクロッ
クサイクルは必要でない。第３に、制御回路がまず一方
のフレームバッファをアドレス指定し、次に別のフレー
ムバッファをアドレス指定することも不要であるので、
１回目の転送のときに行アドレスは本質的にラッチされ
るであろう。これにより、表示すべき特定の行の残り部
分について続く行アクセスのために時間を費やす必要は
なくなる。従って、データの第１の部分をアクセスした
後、１つの行からのその後の転送に際しては、フレーム
バッファ２９の読取りと、フレームバッファ２８へのデ
ータの書込みの双方について３クロック分の１回のアク
セス時間を費やすだけで良い。これは、従来の回路で要
求される時間の四分の一より短い。

【００２７】フレームバッファ２９からフレームバッフ
ァ２８への複写に要する時間が四分の一未満に短縮され
るので、本発明を採用すると、従来の二重緩衝構成の場
合の４倍を越える量のフレームデータをフレームバッフ
ァ２８に書込むことができる。すなわち、フレームバッ
ファからの最高走査速度が毎秒７６フレームであるのに
対し、毎秒８０フレームを越えるデータをフレームバッ
ファ２８に書込めるのである。この速度では、走査はフ
レームバッファ２８への書込みに追い付くことができ
ず、フレーム切れは起こらない。しかしながら、複写が
走査に追い付かれないように保証するためには、フレー
ムバッファ２９とフレームバッファ２８との間の全ての
複写を走査が行われている点の下の表示すべき点で開始
させる必要がある。これは、フレームバッファ２８から
表示装置への情報の走査を制御する回路において走査の
行位置を参照することにより、簡単に実行される。

【００２８】本発明を好ましい一実施例によって説明し
たが、当業者により本発明の趣旨から逸脱せずに様々な
変形や変更を実施しうることは理解されるであろう。従
って、本発明は特許請求の範囲によって評価されるべき
である。

【図面の簡単な説明】

【図１】二重緩衝構成のコストを低減するための従来の
構成を示すブロック線図。

【図２】本発明に従って二重緩衝方式を実行する構成の
ブロック線図。

【符号の説明】

２７ 中央処理装置 ２８ 第１のフレームバッファ ２９ 第２のフレームバッファ ３１ デジタル／アナログ変換器 ３３ 出力表示装置 ３４，３５ 制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリス・マラコウスキー アメリカ合衆国 95051 カリフォルニア 州・サンタ クララ・スラッシュウェイ・ 3775 (72)発明者 ブルース・マッキンタイア アメリカ合衆国 95014 カリフォルニア 州・カッパチーノ・ナンバー８イー・ロド リゲス アヴェニュ・20090 (72)発明者 ガイ・モファット アメリカ合衆国 94306 カリフォルニア 州・パロ アルト・エル カーメロ・181 エイ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１のフレームバッファと；第２のフレ
   ームバッファと；第２のフレームバッファから出力表示
   装置へデータを転送する手段と；新たなデータを第１の
   フレームバッファにのみ書込む手段を備えてそれぞれの
   フレームバッファへのデータの転送を制御する手段と；
   第１のフレームバッファからデータを読取ると共に、第
   ２のフレームバッファにデータを書込むことを同時に行
   わせる手段とを具備する出力表示装置。
2. 【請求項２】 出力表示システムへのデータの転送を制
   御する方法において、表示すべき新たなデータを第１の
   フレームバッファへ転送する過程と；表示装置を更新す
   るためのデータを第１のフレームバッファから読取ると
   同時に、そのデータを第２のフレームバッファに書込む
   過程と；第２のフレームバッファから出力表示装置へ１
   フレーム分のデータを転送する過程とから成る表示方
   法。