DE69900903T2

DE69900903T2 - Doppelbusarchitektur für verkaufsautomaten

Info

Publication number: DE69900903T2
Application number: DE69900903T
Authority: DE
Inventors: Noel Lanier; Walter Sacilowski; W. Taylor
Original assignee: Coca Cola Co
Current assignee: Coca Cola Co
Priority date: 1998-03-27
Filing date: 1999-03-26
Publication date: 2002-08-14
Anticipated expiration: 2019-03-27
Also published as: ES2168859T3; DE69900903D1; WO1999050800A3; ATE213556T1; EP1066605B1; KR20010042222A; JP3843212B2; EP1066605A2; WO1999050800A9; US6119053A; BR9909187A; JP2002510103A; AU744225B2; WO1999050800A2; AU3209099A

Description

TECHNISCHES GEBIET

Die Erfindung zielt auf eine Verkaufsautomatenbetriebssystemarchitektur ab und spezieller auf eine Verkaufsautomatenbetriebssystemarchitektur zum operativen Verbinden von Verkaufsautomatenperipheriegeräten von unterschiedlichen Datenübertragungsstandards mit einem Hauptkontroller.

STAND DER TECHNIK

Verkaufsautomaten sind nicht in der ganzen Welt standardisiert worden. Vielmehr sind Verkaufsautomaten ebenso vielfältig wie die Kulturen der Länder, in denen sich die Automaten befinden. Z. B. unterscheiden sich Verkaufsautomaten in Japan sehr von Verkaufsautomaten in den Vereinigten Staaten.
Die japanische Kultur ist daran gewöhnt, eine große Anzahl von Waren von einer großen Vielfalt von verhältnismäßig hochentwickelten Verkaufsautomaten zu kaufen. Im Gegensatz dazu weisen die Vereinigten Staaten eine Kultur auf, die daran gewöhnt ist, eine viel kleinere Vielfalt von Waren von im Wesentlichen weniger hochentwickelten Verkaufsautomaten zu kaufen. Der japanische Markt tendiert dazu, eine hochentwickeltere und kostspieligere Hardware/Architektur zu erzeugen, aus der seine Verkaufsautomaten konstruiert sind. Im Gegensatz dazu neigt die Hardware der US-Verkaufsautomaten dazu, weniger hochentwickelt und weniger kostspielig zu sein.
Auf einer grundsätzlichen Ebene haben Verkaufsautomaten in der ganzen Welt ähnliche Eigenschaften gemeinsam. Z. B. enthalten sie alle einen Kontroller, der den Betrieb von zahlreichen Peripheriegeräten steuert (siehe GB-A-255260). Diese Peripheriegeräte sind mit dem Kontroller über einen Datenübertragungsbus verbunden. In den Vereinigten Staaten ist der Standardverkaufsautomatendatenübertragungsbus der MDB-Standard, d. h. der "International Multi-drop Interface Standard, der von der National Automatic Merchandising Association (NAMA) von Chicago, Illinois eingeführt ist. Wie erwartet, ist dies nicht der Verkaufsautomatendatenübertragungsstandard in Japan. Dort scheint der Standard der VCCS-Standard zu sein.
Eine universelle Eigenschaft des Marktes für durch Automaten verkaufte Waren besteht darin, dass diese Märkte außerordentlich empfindlich auf die Hardwarekosten des Verkaufsautomaten sind. Ein kleiner Unterschied in den Kosten der Hardware für einen gegebenen Automaten kann seine Rentabilität stark beeinträchtigen.
Um einen japanischen Banknoten- und Münzenvalidierungsmechanismus zu verwenden, erfordert z. B. ein US-Automat, dass der japanische Mechanismus modifiziert wird, so dass er unter Verwendung des MDB-Protokolls statt des VCCS-Protokolls kommunizieren kann. Alternativ könnte ein spezieller Adapter konstruiert sein, um vom VCCS-Protokoll zum MDB-Protokoll umzuwandeln, so dass der japanische Mechanismus ohne Modifikation verwendet werden könnte. Beide von diesen Techniken erhöhen signifikant die Kosten einer Verwendung des japanischen Mechanismus oder Peripheriegeräts.
Eine andere Option, um ein japanisches Peripheriegerät in einem US-Automaten zu verwenden, würde darin bestehen, den US-Automaten mit einem Kontroller zu versehen, der zwei serielle Ports aufweist. Einer von den Ports würde dem MDB-Bus dediziert sein, während der andere dem VCCS-Bus dediziert sein würde. Unglücklicherweise erfordert dies eine kundenspezifische integrierte Schaltung (IC), die zwei serielle Ports aufweist. Ein solcher kundenspezifischer IC ist sehr kostspielig.
Es ist ein Problem, Verkaufsautomatenperipheriegeräte von unvereinbaren Datenübertragungsstandards, z. B. MDB und VCCS, in einem einzigen Verkaufsautomaten zu integrieren und doch noch annehmbare niedrige Hardwarekosten zu haben, wenn die extreme Preisempfindlichkeit des Marktes für durch Automaten verkaufte Waren vorliegt.

OFFENBARUNG DER ERFINDUNG

Es ist ein Ziel der Erfindung, die oben erörterten Probleme der herkömmlichen Technik zu lösen.
Es ist ein Ziel der Erfindung, eine Verkaufsautomatenarchitektur zum operativen Verbinden von Verkaufsautomatenperipheriegeräten von unterschiedlichen Datenübertragungsstandards mit einem Hauptkontroller auf eine kostensparende Weise bereitzustellen, wenn die extreme Kostenempfindlichkeit im Markt für durch Automaten verkaufte Waren vorliegt.
Die Ziele der Erfindung werden erreicht, indem man eine Verkaufsautomatenbetriebssystemarchitektur zum operativen Verbinden von Verkaufsautomatenperipheriegeräten unterschiedlicher Datenübertragungsstandards mit einem Hauptkontroller bereitstellt, wobei die Architektur umfasst: einen Hauptkontroller; einen ersten Bus zum Verbinden mit mindestens einem Verkaufsautomatenperipheriegerät gemäß einem ersten Datenübertragungsstandard; einen zweiten Bus zum Verbinden mit mindestens einem Verkaufsautomatenperipheriegerät gemäß einem zweiten Datenübertragungsstandard; und Verbindungseinrichtungen zum Verbinden von mindestens einem von dem ersten Bus und dem zweiten Bus mit dem Hauptkontroller.
Die Verbindungseinrichtungen der vorliegenden Erfindung können durch zwei synchrone Universalempfangs-/sende(UART)geräte für den ersten bzw. zweiten Bus verkörpert sein. Alternativ und vorzugsweise können die Verbindungseinrichtungen duch einen Multiplexer zum wahlweisen Verbinden des Hauptkontrollers mit entweder dem ersten Bus oder dem zweiten Bus verkörpert sein.
Die vorhergehenden und andere Ziele der vorliegenden Erfindung werden aus der ausführlichen Beschreibung, die im Folgenden gegeben wird, ersichtlicher. Jedoch versteht es sich, dass die ausführliche Beschreibung und die speziellen Beispiele, obwohl sie bevorzugte Ausführungsformen der Erfindung angeben, nur anhand einer Veranschaulichung gegeben werden, da Fachleuten verschiedene Änderungen und Modifikationen im Geist und Bereich der Erfindung aus dieser ausführlichen Beschreibung ersichtlich werden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm der ersten Ausführungsform der Erfindung;
Fig. 2 ist ein Blockdiagramm einer zweiten Ausführungsform der Erfindung; und
Fig. 3 gibt die Nachschlagtabelle der zweiten Ausführungsform in größerer Einzelheit wieder.

FORMEN ZUR DURCHFÜHRUNG DER ERFINDUNG

Fig. 1 ist ein Blockdiagramm der ersten Ausführungsform der vorliegenden Erfindung.
In Fig. 1 ist ein Verkaufsautomatenkontroller 102 mit einem Haupt-, vorzugsweise parallelen, Bus 104 verbunden. Eine erste Schnittstelle 106 ist zwischen dem Hauptbus 104 und einem ersten Bus 108 geschaltet. Der erste Bus 108 unterstützt eine Datenübertragung gemäß einem ersten Datenübertragung standard. Periphere Verkaufsautomatengeräte 110 und 112 sind mit dem ersten Bus 108 verbunden und kommunizieren über den ersten Datenübertragungsstandard. Beispiele für die Peripheriegeräte 110 und 112 umfassen Münzenmechanismen, Kreditkartenlesegeräte und Banknotenvalidierungsgeräte. Die Peripheriegeräte 110 und 112 und der erste Bus 108 entsprechen vorzugsweise einem seriellen Standard und bevorzugter entsprechen sie dem MDB-Datenübertragungsstandard.
Auch verbindet in Fig. 1 eine zweite Schnittstelle 114 den Hauptbus 104 mit einem zweiten Bus 116. Der zweite Bus 116 unterstützt Datenübertragungen gemäß einem zweiten Datenübertragungsprotokoll, das von dem Protokoll für den ersten Bus 108 verschieden ist. Verkaufsautomatenperipheriegeräte 118 und 120 sind mit dem zweiten Bus 116 verbunden. Beispiele für die Peripheriegerät 118 und 120 umfassen Münzenmechanismen, Kreditkartenlesegeräte und Banknotenvalidierungsgeräte.
Der Datenübertragungsstandard, der durch den zweiten Bus 118 unterstützt wird und dem die Peripheriegeräte 118 und 120 entsprechen, ist vorzugsweise ein serieller Standard und ist bevorzugter der VCCS-Standard von Japan. Alternativ könnte das Protokoll, das durch den zweiten Bus 116 und die Peripheriegeräte 118 und 121 unterstützt wird, ein beliebiger anderer wohlbekannter serieller Standard sein, wie z. B. R5232, R5484 oder der IRDA (für Infrarotdatenübertragung).
Man bemerkt, dass nur zwei (2) Peripheriegeräte für jeden von den Bussen 108 und 116 wiedergegeben worden sind, um die Kompliziertheit der Zeichnung zu verringern. Diese sind bloß repräsentativ für die vielen Peripheriegeräte, die an solchen Bussen angebracht sein können.
Die Schnittstellen 106 und 114 von Fig. 1 sind vorzugsweise ein asynchrones Universalempfangs-/sende(UART)gerät. Alternativ könnten die Schnittstellen 106 und 114 aus einer Anordnung von diskreten Logikkomponenten gebildet sein.
Die allgemeine elektrische VCCS-Spezifikation ist seriell, acht Datenbits, sieben Adern (zwei Daten, Synchronisation, gemeinsame Signalleitung, Netzerde, 24V, 8V); 4800 Bits pro Sekunde, O-24V-Signal. Die elektrische Spezifikation für das MDB-Protokoll ist: serielle Stromschleife; fünf Adern (zwei Daten, gemeinsame Signalleitung, Netzerde, 34V) neun Bits (acht Datenbits plus "rechtes Statuseinzel" bit), 9600 Bits pro Sekunde, 0-5V-Signal (TTL-Pegel).
Sowohl der MDB- als auch VCCS-Standard verwenden Geräteadressen von 0 bis 31. Das VCCS-Protokoll verstärkt die acht Datenbits mit einer separaten gerichteten (Kontroller zu Peripheriegerät) Synchronisiersignalleitung. Im Gegensatz dazu verwendet das MDB-Protokoll acht Datenbit plus einem bidirektionalen "rechten Statuseinzel" bit.
Fig. 2 gibt ein Blockdiagramm einer zweiten Ausführungsform der Erfindung wieder.
In Fig. 2 umfasst ein Hauptkontroller 200 einen Hauptprozessor 204 und einen Hauptkommunikationskoprozessor 202, der mit dem Hauptprozessor 204 über einen bevorzugt parallelen Bus 206 verbunden ist. Der Kommunikationskoprozessor 202 weist mindestens die funktionellen Vermögen eines UART-Geräts auf. Der Hauptprozessor 204 umfasst eine Nachschlagtabelle 205. Der Hauptkontroller 200, d. h. der Kommunikationskoprozessor 202, ist über einen Bus 210 mit einem Multiplexer 208 verbunden. Außerdem sendet der Kommunikationskoprozessor 202 über den Bus 212 eines oder mehrere Steuersignale zum Multiplexer 208.
Der Multiplexer 208 von Fig. 2 ist mit einem ersten Bus 214 und einem zweiten Bus 220 verbunden. Der erste Bus 214 unterstützt ein von dem zweiten Bus 220 verschiedenes Datenübertragungsprotokoll. Verkaufsautomatenperipheriegeräte 216 und 218 sind mit dem ersten Bus 214 verbunden und entsprechen dem Datenübertragungsprotokoll des ersten Busses 214. Ähnlich stellen Verkaufsautomatenperipheriegeräte 222 und 224 eine Verbindung mit dem zweiten Bus 220 her und entsprechen seinem Datenübertragungsprotokoll. Wie bei der ersten Ausführungsform sind nur zwei Peripheriegeräte so wiedergegeben worden, dass sie mit den Bussen verbunden sind, um die Zeichnungen zu vereinfachen; dies sind zwei von immerhin vielen Peripheriegeräten, die mit dem ersten Bus bzw. zweiten Bus verbunden sein können. Eine zusätzliche Signalleitung 226 ist so dargestellt, dass sie ein Signal von dem Kommunikationskoprozessor 202 zu jedem der Peripheriegeräte 222 und 224 weiterleitet.
Das Protokoll des ersten Busses ist vorzugsweise seriell und ist bevorzugter der MDB-Standard. Das Protokoll des zweiten Busses ist vorzugsweise seriell und ist bevorzugter der VCCS-Standard von Japan. Alternativ könnte das Protokoll des zweiten Busses ein beliebiger anderer wohlbekannter serieller Standard sein, wie z. B. R5232, RS484 oder IRDS (für Infrarotdatenübertragung).
Weil der erste Bus 214 und der zweite Bus 220 beide seriell sind, ist der Bus 210 notwendigerweise seriell. Um die Unterschiede zwischen dem MDB-Standard und dem VCCS-Standard zu berücksichtigen, ist die zusätzliche Signalleitung 226 vorgesehen, über die der Kommunikationskoprozessor ein Synchronisiersignal sendet.
Fig. 3 gibt die Nachschlagtabelle 205 von Fig. 2 in größerer Einzelheit wieder, Spalte 302 der Tabelle 205 listet die Identität eines Geräts auf, das entweder mit dem ersten Bus 214 oder dem zweiten Bus 220 verbunden ist. Die zweite Spalte 204 identifiziert den Bus, mit dem das in derselben Zeile bei der Spalte 302 identifizierte Gerät verbunden ist. Die dritte Spalte 306 listet die Adresse des Geräts auf, dass in derselben Zeile bei Spalte 302 identifiziert ist. Folglich stellen die Zeilen 308, 310, 312 und 314 die angemessene Information für die Peripheriegeräte 216, 218, 222 bzw. 229 dar.
Der Betrieb der Ausführungsformen der Erfindung wird nachstehend beschrieben.
Beide von den bevorzugten Busdatenübertragungsprotokollen, d. h. der MDB-Standard und der VCCS-Standard, verwenden ein Halbduplex-Abfrageschema statt eines unterbrechungsgesteuerten Schemas. Der Hauptkontroller 102 von Fig. 1 oder der primäre Prozessor 204 von Fig. 2 fragt die verschiedenen Peripheriegeräte auf dem ersten und zweiten Bus 108 bzw. 116 sequentiell ab. Die Peripheriegeräte bleiben still auf dem Bus, bis sie abgefragt werden, zu welchem Zeitpunkt sie eine Aktion durchführen und/oder mit der Statusinformation antworten.
Unter den Komponenten eines Verkaufsautomaten sind die UART-Geräte in den Schnittstellen 106 und 114 vergleichbar und in den Kosten zum den Hauptkontroller 102 verkörpernden Prozessor nur zweitrangig. Obwohl sie kostensparender ist als z. B. Umrüsten eines Peripheriegeräts auf VCCS-Basis, um direkt gemäß dem MDB-Protokoll zu arbeiten, oder Bereitstellen eines kundenspezifischen Wandlers zum Umwandeln vom VCCS-Protokoll zum MDB-Protokoll, ist die Ausführungsform von Fig. 1 kostspieliger als die Ausführungsform von Fig. 2. Folglich wird die Ausführungsform von Fig. 2 bevorzugt.
In Fig. 2 wird eine Schnittstelle in Form des Kommunikationskoprozessors 202 (mit mindestens den funktionellen Vermögen eines einzigen UART) benötigt, statt zwei UART-Geräte. Aber um diese etwa 50%ige Reduktion in der Anzahl von erforderlichen UART-Geräten zu erreichen, muss der Multiplexer 208 bereitgestellt werden. Wenn der Hauptprozessor 204 wünscht, ein Peripheriegerät. auf einem gegebenen Bus abzufragen, sendet er ein oder mehrere Steuersignale zum Multiplexer 208 über den Kommunikationskoprozessor 202, der bewirkt, dass der Multiplexer den Bus 210 mit dem ausgewählten ersten oder zweiten Bus 214 oder 220 verbindet.
Der Hauptprozessor 204 verwendet die Information in der Nachschlagtabelle 205, um ein gewünschtes Peripheriegerät zu lokalisieren. Wenn der Hauptprozessor 204 auf das Peripheriegerät 216 zugreifen muss, dann gewinnt er z. B. die Identität des Busses, mit dem das Peripheriegerät 216 verbunden ist, und die Adresse, die das Peripheriegerät 216 auf diesem Bus aufweist, zurück, indem er die Identität des Peripheriegeräts 216 auf die Tabelle 205 anwendet.
Ein Vorteil der Erfindung besteht darin, dass sie ermöglicht, dass unvereinbaren Datenübertragungsprotokollen entsprechende Peripheriegeräte in demselben Verkaufsautomaten auf eine kostensparende Weise verwendet werden, trotz der extremen Kostenempfindlichkeit des Marktes für durch Automaten verkaufte Waren. Außerdem erfordert die zweite Ausführungsform lediglich die Verwendung eines einzigen Kommunikationskoprozessors statt zwei UART-Geräte, was eine etwa 50%ige Kosteneinsparung dafür darstellt, was die zweitteuerste Komponente in einem Verkaufsautomaten ist.

Claims

1. Verkaufsautomatenbetriebssystemarchitektur zur Wirkverbindung von Verkaufsautomatenperipheriegeräten (110, 112, 118, 120, 216, 218, 222, 224) unterschiedlicher Datenübertragungsstandards mit einem Hauptkontroller (102, 200), wobei die Architektur umfasst:

einen Hauptkontroller (102, 200);

einen ersten Bus (104, 214) zum Verbinden mit mindestens einem Verkaufsautomatenperipheriegerät (11.0, 112, 216, 218) gemäß einem ersten Datenübertragungsstandard;

einen zweiten Bus (116, 220) zum Verbinden mit mindestens einem Verkaufsautomatenperipheriegerät (118, 120, 222, 224) gemäß einem zweiten Datenübertragungsstandard; und

Verbindungseinrichtungen (106, 108, 208, 210, 212) zum Verbinden von mindestens einem von dem ersten Bus und dem zweiten Bus mit dem Hauptkontroller (200).

2. Architektur nach Anspruch 1, bei der die Verbindungseinrichtung einen Multiplexer (208) zum wahlweisen Verbinden des Hauptkontrollers (200) mit einem von dem ersten Bus (214) und dem zweiten Bus (220) umfasst.

3. Architektur nach Anspruch 1, bei der der erste Datenübertragungsstandard und der zweite Datenübertragungsstandard seriell sind.

4. Architektur nach Anspruch 3, bei der der erste Datenübertragungsstandard der Mehrstationenbus (MDB)-Standard ist.

5. Architektur nach Anspruch 3, bei der mindestens eine zusätzliche Signalleitung (226) zwischen jedes von dem mindestens einen Verkaufsautomatenperipheriegerät (222, 224) geschaltet ist, das mit dem zweiten Bus (220) und dem Hauptkontroller (200) gekoppelt ist.

6. Architektur nach Anspruch 3, bei der der zweite Datenübertragungsstandard der VCCS-Standard ist.

7. Architektur nach Anspruch 1, bei der der Hauptkontroller umfasst:

einen Datenübertragungskoprozessor (202), der mit den Verbindungseinrichtungen verbunden ist; und

einen primären Prozessor (204), der mit dem Datenübertragungskoprozessor verbunden ist.

8. Architektur nach Anspruch 7, bei der der Hauptprozessor eine Nachschlagtabelle (205) umfasst, um Daten betreffend eine Identität von jedem der Verkaufsautomatenperipheriegeräte (216, 218, 222, 224), der Busse (214, 220), mit denen die Peripheriegeräte (216, 218, 222, 224) verbunden sind, bzw. der den Periphergeräten (216, 218, 222, 224) zugeordneten Adresse zu speichern.

9. Architektur nach Anspruch 1, bei der der Hauptkontroller einen Hauptbus (104) umfasst, der mit dem Hauptkontroller (102) verbunden ist, und die Verbindungseinrichtung eine erste Schnittstelle (106) zum Verknüpfen des ersten Busses (108) mit dem Hauptbus (104) und eine zweite Schnittstelle (114) zum Verknüpfen des zweiten Busses (116) mit dem Hauptbus (104) umfasst.

10. Architektur nach Anspruch 9, bei der die erste Schnittstelle (106) ein erstes asynchrones Universalempfangs-/sende(UART)gerät (106) umfasst und die zweite Schnittstelle (114) ein zweites UART-Gerät (114) umfasst.