-
HINTERGRUND
DER ERFINDUNG
-
Sachgebiet der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf einen Fernsehempfänger. Insbesondere
bezieht sich die Erfindung auf ein Verfahren zur Verminderung von
Phasenrausch-Störungen
in einer Phasen-regelschleifenschaltung eines Fernsehempfängers.
-
Beschreibung
des Standes der Technik
-
Ein
typisches hochauflösendes
Fernsehsystem (HDTV) verwendet ein Eingangsteil, das einen Tuner,
eine digitale ZF-Schaltung und eine digitale integrierte (IC) Demodulationsschaltung
umfasst. Das System wird von einer digitalen Dekodierer-Platine unter
Verwendung von einem Bus für
eine intetrierte Schaltung (I2C) gesteuert.
Die hier verwendete Terminologie IIC-Bus, I2C-Bus oder I2C-Bus ist äquivalent.
-
Der
IIC-Bus ist ein bidirektionaler Bus mit zwei Leitungen, der erlaubt,
dass zu einer Zeit nur zwei integrierte Schaltungen (IC's) auf einem Busweg
kommunizieren. Ein IC, der in einer „Haupt"-Betriebsart arbeitet, löst einen
Datentransfer auf dem Bus aus und erzeugt Taktsignale, die den Datentransfer
zulassen. Ein IC, der in einer „abhängigen" Betriebsart arbeitet, ist der IC, der
von dem Haupt-IC betrieben wird und mit diesem kommuniziert, wobei der
abhängige
IC instruiert wird, Daten entweder zu senden oder zu empfangen.
Jeder IC hat eine eigene eindeutige Sieben-Bit-Adresse, bei der der Haupt-IC die
Kommunikation beginnt und auch beendet.
-
Eine
serielle Taktleitung (SCL) verbreitet Taktsignale auf dem IIC-Bus
von einem Haupt-IC zu einem abhängigen
IC. Jeder Haupt-IC erzeugt seine eigenen Taktsignale, wenn Daten
auf den Bus übertragen
werden. Die zweite bidirektionale Leitung von dem IIC-Bus ist eine
serielle Datenleitung (SDA), die Daten unter Verwendung von seriellen
8-Bit-Transaktionen überträgt. Üblicherweise
wird ein neuntes Bit als Bestätigungs-Bit
verwendet. Wenn Takt- und Datenleitung beide „HOCH" gehalten werden, können keine Daten zwischen zwei
IC's übertragen
werden. Ein Übergang
von HOCH auf NIEDRIG in der SDA-Leitung, während die SCL-Leitung HOCH
ist, zeigt einen Startzustand für
den Austausch von Daten-Bits
an. Umgekehrt definiert ein Übergang
von NIEDRIG auf HOCH in der SDA-Leitung, während die SCL-Leitung HOCH
ist, einen Stopp-Zustand. Der Haupt-IC erzeugt einen Taktimpuls
für jedes
Daten-Bit, das auf der SDA-Leitung übertragen wird, und der HOCH-
oder NIEDRIG-Zustand in der Datenleitung kann sich nur ändern, wenn
das Taktsignal in der SCL-Leitung
in einem NIEDRIG-Zustand ist.
-
Mehrere
IC's teilen sich
den IIC-Bus. Z. B. kommuniziert ein Mikroprozessor in einer Steuereinheit
eines Fernsehempfängers
mit zahlreichen IC's innerhalb
des Fernsehempfängers über einen IIC-Bus.
Es ist ein Problem entdeckt worden, wenn ein Fernsehsignal auf ein
bestimmtes Zwischenfrequenz-(ZF)-Signal abwärts umgewandelt wird. Gleichzeitiger
Bus-Verkehr durch den Mikroprozessor, der als Haupt-IC arbeitet,
verursacht – wie
man gefunden hat – in
einem Tuner des Empfängers
Phasenrausch-Störungen.
Genauer gesagt ist eine als integrierte Schaltung ausgebildete Phasenregelschleife
(PLL) seriell mit dem IIC-Bus in dem Tuner des Fernsehempfängers verbunden
und wirkt als frequenzvariabler Tongenerator. Der Mikroprozessor steuert
die Oszillatorfrequenz der PLL über
den IIC-Bus. Die Phasenregelschleife reagiert empfindlich auf den
Bus-Verkehr, wenn der Mikroprozessor Befehle zur anderen IC's auf dem Bus sendet,
so dass anstatt der Erzeugung eines Tons, der auf einer bestimmten Frequenz
verriegelt wird, ein Bereich von anderen Frequenzen um die gewünschte Frequenz herum
erzeugt wird.
-
Zum
Beispiel können
in einer PLL mit einem 4 MHz-Oszillator
alle vorkommenden Rauschsignale, die von dem Mikroprozessor erzeugt
werden, von anderen Stiften der integrierten PLL-Schaltung, die
mit dem IIC-Bus verbunden sind, empfangen werden. Dieses Rauschen
wird der resultierenden Signalfrequenz hinzugefügt. Wenn ein Benutzer einen
Kanal mit 701 MHz wählt
und das Empfängersystem
ein abwärts
umgewandeltes ZF-Signal von 44 MHz benötigt, dann muss die PLL einen
Ton erzeugen, der bei einer Frequenz von 745 MHz verriegelt ist.
Normalerweise werden das 701 MHz-Fernsehsignal
und das 745 MHz-Tonsignal gemischt, um ein ZF-Signal zu erzeugen,
das bei 44 MHz verriegelt ist. Zusätzliches Rauschen erzeugt jedoch
andere harmonische Frequenzen rund um die Tonfrequenz und bewirkt,
dass die ZF-Frequenz
statt dessen in einem Bereich um 44 MHz herum schwankt.
-
Somit
wird das Bus-Chatter dem ankommenden digitalen Video/Audiosignal
hinzugefügt
und verursacht eine Verschlechterung des Bit-Fehlerraten-(BER)-Verhaltens
des Fernsehempfängers. Schließlich manifestieren
die Bit-Fehler sich selbst als zusätzliche oder fehlende Luminanz-
und Chrominanz-Pixelkomponenten in dem Videobild, das der Benutzer
betrachtet, sowie als „Klicken
und Knacken" in
dem Audio-Ausgang. In gleicher Weise manifestiert sich bei Verarbeiten
eines analogen Fernsehsignals das IIC-Chatter selbst als verzerrtes
Bild und/oder als unerwünschte
Tonhöhenschwankungen in
dem Audio-Ausgang.
-
Phasenrausch-Störungen,
die durch den IIC-Bus-Verkehr verursacht werden, können etwas durch
das Erweitern der Bandbreite der Träger-Nachführungsschleife des Demodulations-IC's kompensiert werden,
damit die Verfälschung „herausgeführt" (track out) werden
kann. Ein solches Verfahren lässt jedoch
zu, dass sich Niederfrequenzrauschen mit dem Video-Audiosignal kombiniert,
wodurch die Bit-Fehlerrate des Fernsehempfängers verschlechtert wird.
-
Es
besteht daher ein Bedarf, das IIC-Bus-Chatter zu vermindern, das
durch den IC-Verkehr in dem IIC-Bus hervorgerufen wird. Es besteht
ferner ein Bedarf, das IC-Bus-Chatter
zu vermindern, bevor es die Phasenregelschleifen-Schaltung des Tuners beeinflusst.
-
Aus
JP 60144857 ist eine periphere CPU-Schaltungsanordnung
bekannt, die Speicheroperationen gegen Rauschen eines peripheren
Elements schützt.
-
Aus
WO 99/31598 ist eine Hochgeschwindigkeits-Datenbus-Ansteuerung für den IIC-Bus
bekannt.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Die
oben dem Stand der Technik zugeordneten Nachteile werden durch die
vorliegende Erfindung eines Verfahrens und einer Vorrichtung zum Isolieren
eines rauschempfindlichen Gerätes,
z. B. einer Phasenregelschleife eines Tuners in einem Fernsehempfänger, von
einer Rauschquelle überwunden.
Bei einer Ausführungsform
isoliert die Vorrichtung eine als integrierte Schaltung (IC) ausgebildete
Phasenregelschleife von dem Bus durch Vorsehen eines Isolations-Puffers,
der dem Empfänger
erlaubt, nur Daten zu dem Phasenregelschleifen-IC des Tuners durchzulassen,
wenn ein Abstimmbefehl von einem Prozessor ausgegeben wird.
-
Wenn
nicht abgestimmt wird, werden die IIC-Leitungen zu dem Tuner durch
einen Puffer HOCH gehalten, bis erneut eine Ausführung der Abstimmfunktion benötigt wird.
Dies erlaubt der Demodulationsschaltung, eine Einstellung für eine Träger-Nachführungsschleife
zu verwenden, die das Fehler-Bit-Raten-Verhalten
optimiert.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Die
Lehren der vorliegenden Erfindung können ohne weiteres durch Betrachtung
der nachfolgenden ausführlichen
Beschreibung in Verbindung mit den beigefügten Zeichnungen verstanden
werden. In den Zeichnungen stellen dar:
-
1A und 1B ein Blockschaltbild eines Teils eines
Fernsehempfängers,
der einen Puffer für einen
IIC-Bus umfasst; und
-
2 ein Flussdiagramm eines
Verfahrens zum Isolieren des Tuners von der Steueranordnung gemäß der vorliegenden
Erfindung.
-
Zur
Erleichterung des Verständnisses
sind – wenn
möglich – in den
Figuren identische Elemente mit gleichen Bezugszeichen versehen.
-
DETAILLIERTE
BESCHREIBUNG DER ERFINDUNG
-
Die
Erfindung wird primär
in Verbindung mit einem Fernsehempfänger beschrieben, der Audio- und
Video-Fernsehsignale
empfängt.
Jedoch sei für den
Fachmann bemerkt, dass die Erfindung ebenso für jedes andere System geeignet
ist, in dem digitale Signale auf einem I2C-Bus übertragen werden. Andere Signale
und Systeme können
beispielsweise – ohne
darauf beschränkt
zu sein – isochrone
Informationen enthalten, die zu einem Fernsehempfänger übertragen
werden, oder digitalisierte Daten, die zwischen Computern über Kabel-Modems
in einem Kabelsystem übertragen
werden. 1A und 1B zeigen gemeinsam ein Blockschaltbild
eines Teils eines Fernsehempfängers
(nachfolgend als Emp fänger 100 bezeichnet),
der einen Puffer 114 für
einen IIC-Bus 118 gemäß der vorliegenden
Erfindung umfasst.
-
Der
Empfänger 100 umfasst
eine Steueranordnung 102 (1A),
um Fernsehsignale 120 unter Verwendung einer Eingangsvorrichtung 104 auszuwählen. Die
Steueranordnung 102 umfasst einen Prozessor 106,
einen Bus-Expander 108 und einen Puffer 114. Ein
Tuner 140 (1B)
umfasst wenigstens eine Phasenregelschleife 142 und wenigstens einen
Abwärts-Wandler 146,
um abzustimmen und das Fernsehsignal 120 abwärts umzuwandeln.
Der Tuner 140 ist von einem Ausgang des Puffers 114 mit einem
Eingang der Phasenregelschleife 142 verbunden. Der Puffer 114 steuert
selektiv die Datenübertragung
zum Tuner 140. Die Terminologie Prozessor und Mikroprozessor
wird für
die Zwecke hierin als austauschbar angesehen.
-
Auf
diese Weise wird Verkehrsrauschen von dem Mikroprozessor 106,
das erzeugt wird, wenn der Mikroprozessor 106 mit anderen
Empfänger-IC's 105 in
dem System kommuniziert, an einem Verlauf zur Phasenregelschleife 142 gehindert.
Die Beseitigung von Rauschen von der Phasenregelschleife 142 erlaubt,
dass die Phasenregelschleife 142 bei einer bestimmten Frequenz
verriegeln kann und dann einen eindeutigen Ton für die Mischung mit dem Frequenz-Abwärts-Umwandler 144 erzeugt.
Somit wird ein weitgehend rauschfreies ZF-Fernsehsignal erzeugt.
-
Genauer
gesagt umfasst der Empfänger 100 eine
Eingangsanordnung 130 (1B),
die wenigstens aus einem Tuner 140, wenigstens einem digitalen
Demodulator 131 und wenigstens einem analogen Demodulator 132,
einem digitalen ZF-Abwärts-Wandler 133 und
einem analogen ZF-Abwärts-Wandler 134 besteht,
um wahlweise wenigstens eines aus einer Mehrzahl von Fernsehsignalen 120,
die Audio- und Video-Informationen
entweder in analogen oder digitalen Formaten übertragen, abzustimmen, zu
demodulieren oder anderweitig zu „empfangen". Die analogen Formate enthalten konventionelle
analoge Rundfunksysteme, die in Einklang mit den NTSC-Übertragungs-Normen
sind. Zu den digitalen Formaten gehören digitaler Satelliten-Rundfunk (DBS),
digitaler Video-Rundfunk (DVB) sowie terrestrische Rundfunk- wie
hochauflösende
(HDTV) und Kabel-Formate, die jeweils zum Beispiel konform mit den
ATSC- und MPEG-Übertragungs-Normen
sind.
-
Eine
Steueranordnung 102 (1A)
ist mit der Eingangsanordnung 130 (1B) über
eine Eingangs-Taktleitung 145 und eine Eingangs-Datenleitung 146 der
Phasenregelschleife 142 verbunden. Die Steueranordnung 102 erlaubt
einem Benutzer, die Eingangsanordnung eines der Fernsehsignale 120 auszuwählen und
auf dieses abzustimmen. Der Benutzer führt eine Kanalwahl über eine
Eingangsvorrichtung 104 aus, z. B. eine Fernbedienung,
und die Steueranordnung 102 sendet ein Kanalauswahl-Signal über den
IIC-Bus 118 der Eingangsanordnung 130 zu.
-
Die
Eingangsanordnung 130 wählt
als Reaktion auf das Kanalauswahl-Signal, das von der Steuereinheit 102 geliefert
wird, ein ausgewähltes
Fernsehsignal 120 für
den Empfang aus. Für
den Fall, dass das ausgewählte
Fernsehsignal ein digitales Fernsehsignal ist, z. B. ein HDTV-Kanal,
demoduliert der digitale Demodulator 131 der Eingangsanordnung 130 den
Bitstrom. Das demodulierte digitale ZF-Signal wird dann zur Verarbeitung
dem MPEG-Transport-Prozessor 126 zugeführt. Der MPEG-Transport-Prozessor 126 trennt
die Video- und Audiosignal-Informationen
und sendet solche Video- und Audio-Informationen einem Videoprozessor 122 (über den
Signalweg 123) bzw. einem Audioprozessor 124 (über den
Signalweg 125) zu.
-
Wenn
ein analoges Fernsehsignal ausgewählt wird, demoduliert ein analoger
Demodulator 132 der Eingangsanordnung 130 die
Video- und Audio-Informationen innerhalb des ausge wählten Fernsehsignals
und führt
die Video- und Audio-Informationen
dem Videoprozessor 122 bzw. dem Audioprozessor 124 zu.
Somit ist es im Fall eines analogen Signals nicht erforderlich,
das demodulierte Audio/Video-ZF-Signal dem MPEG-Transportprozessor 126 zuzuführen. Wenn
schließlich
entweder das digitale oder das analoge Basisbandsignal wiedergewonnen worden
ist, verarbeiten der Videoprozessor 122 und der Audioprozessor 124 die
Video- und Audio-Informationen
und führen
diese dann ihren Ausgangsvorrichtungen, z. B. einer Anzeigevorrichtung
und einem Lautsprecher zu.
-
Insbesondere
umfasst die Steueranordnung 102 einen Mikroprozessor 106,
der mit einem Bus-Expander 108 über die seriellen IIC-Bus 118 Takt-
und Datensignalwege 110 und 112 verbunden ist,
und eine Mehrzahl von anderen Empfänger-IC's 105, die auch mit dem IIC-Bus
für andere
Datenverarbeitungszwecke verbunden sind. Der Mikroprozessor 106 arbeitet
als Haupt-IC auf dem IIC-Bus, und er steuert den IIC-Bus 118 immer.
Insoweit arbeiten alle übrigen
mit dem IIC-Bus 118 verbundenen IC's in einer abhängigen Betriebsart.
-
Der
Bus-Expander-IC 109 ist mit dem IIC-Bus 118 verbunden,
um die nicht mit IIC konformen IC's mit den mit IIC konformen IC's in dem IIC-Bus 118 zu
verbinden. Der Bus-Expander-IC 109 ist
ferner mit einem Puffer 114 verbunden. Der Puffer 114 umfasst
zwei ODER-Gatter 116 und 117. Der Fachmann, den
die Erfindung anspricht, wird jedoch erkennen, dass andere Puffervorrichtungen
wie zum Beispiel diskrete Transistorschaltungen ebenso verwendet
werden können.
-
Ein
Ausgangs-Steueranschluss 109 des Bus-Expanders 108 ist
mit den ersten und zweiten ODER-Gattern 116 und 117 über erste
Eingangsanschlüsse 116 und 117 der
beiden ODER-Gatter 116 und 117 verbunden.
Ausßerdem
ist eine serielle Taktleitung 110 mit einem zweiten Eingangsanschluss 1162 des ersten ODER-Gatters 116 verbunden.
In gleicher Weise ist eine serielle Datenleitung 112 mit einem
zweiten Eingangsanschluss 1172 des
zweiten ODER-Gatters 117 verbunden. Die beiden ODER-Gatter 116 und 117 werden
dann mit einem Tuner 140 in der Eingangsanordnung 130 des
Empfängers über ihre
entsprechenden Ausgangsanschlüsse 1163 und 1173 verbunden.
Der Ausgangsanschluss des ersten ODER-Gatters 1163 ist
mit der Eingangs-Taktleitung 145 der Phasenregelschleife 142 verbunden.
Ferner ist der Ausgangsanschluss des zweiten ODER-Gatters 1173 mit der Eingangs-Datenleitung 146 der
Phasenregelschleife 142 verbunden.
-
Im
Betrieb sendet der Mikroprozessor 106 ein Befehlssignal
zu dem Bus-Expander 108, um den Ausgangs-Steueranschluss 109 des
Bus-Expanders auf einen logischen HOCH-Zustand zu setzen. Die interne
Schaltung (nicht dargestellt) des Bus-Expanders 108 setzt
den Steueranschluss 109 auf HOCH, wodurch die ersten Eingangsanschlüsse 116 und 117 der
beiden ODER-Gatter 116 und 117 auf einen HOCH-Zustand
gelangen. Daher diktiert die Boolsche Logik für ein ODER-Gatter, dass egal, was das Eingangssignal
an den zweiten Eingangsanschlüssen 1162 und 1162 des
ersten und zweiten ODER-Gatters 116 und 117 sein
kann, die entsprechenden Ausgänge 1163 und 1173 der
ODER-Gatter 116 und 117 immer auf einem logischen
HOCH-Zustand sein werden, d. h. das Bus-Verkehrsrauschen wird davon ausgeschlossen,
dem Tuner 140 zugeführt
zu werden.
-
Der
Tuner 140 des Empfängers 100 umfasst eine
Phasenregelschleifen-IC (PLL) 142 mit einem Oszillator
(zum Beispiel einem spannungsgesteuerten Oszillator VCO) 143,
der mit einem Abwärts-Wandler 144 über einen
Signalweg 147 verbunden ist. Wenn ein Benutzer einen analogen
Kanal auswählt,
erzeugt der Tuner 140 die Video- und Audio-ZF-Signale, die den
Video- und Audio-Prozessoren 122 und 124 zugeführt werden,
um die Video- und Audio-Informationen zu verarbeiten. Falls ein Benutzer
einen digitalen Kanal wählt,
erzeugt der Tuner 140 ein digitales ZF-Signal (z. B. 5,38
MHz), das dem digitalen Demodulator 131 zugeführt wird,
um die Trägerkomponente
des Signals abzutrennen und ein Basisbandsignal zu erzeugen. Das
Basisbandsignal wird dann dem MPEG-Transportprozessor 126 zugeführt, wo
die Video- und Audio-Unterströme
für die
Verarbeitung in den Video- und Audio-Prozessoren 122 und 124 abgetrennt
werden.
-
Der
Ausgang des ersten ODER-Gatters 1163 wird
der Eingangs-Taktleitung 145 des Phasenregelschleifen-IC 142 in
dem Tuner 140 zugeführt.
Ferner wird der Ausgang des zweiten ODER-Gatters 1173 der Eingangs-Datenleitung 146 des
Phasenregelschleifen-IC 142 zugeführt. Somit funktioniert der Puffer 114 selektiv
zum Isolieren der Phasenregelschleifen-Eingänge 145 und 146 des
Phasenregelschleifen-IC 142 von dem IIC-Bus 118 und
dem Mikroprozessor 106.
-
Wenn
im Betrieb dem Bus-Expander 108 ein Befehlssignal von dem
Mikroprozessor 106 zugeführt wird, um den Ausgangs-Ansteueranschluss 109 „HOCH" zu halten, halten
die ODER-Gatter 116 und 117 logisch
ihre entsprechenden Ausgänge 1163 und 1173 „HOCH". Somit sind die
Eingangs-Taktleitung 145 und die Eingangs-Datenleitung 146 des
Phasenregelschleifen-IC 142 auf einem logischen HOCH-Zustand.
Wenn die serielle Taktleitung und die serielle Datenleitung in einem
IIC-Bus auf einem HOCH-Zustand gehalten werden, können keine
Daten zwischen den beiden Vorrichtungen übertragen werden. Daher wird
in diesem Fall das Verkehrsrauschen von dem Mikroprozessor 106,
das existiert, wenn der Mikroprozessor 106 mit anderen
Empfänger-IC's 105 in
dem System kommuniziert, daran gehindert, durch die Eingangs-Takt-
und -Datenleitungen 145 und 146 des Phasenregelschleifen-IC 142 zu
verlaufen und beeinträchtigt
nicht die Erzeugung von Tönen
durch den OSC 143.
-
2 zeigt ein Flussdiagramm
eines Verfahrens zum Isolieren des Tuners von dem Bus gemäß der vorliegenden
Er findung. Das Verfahren beginnt beim Schritt 200 und setzt
sich beim Schritt 202 fort, wo ein Benutzer ein Fernsehsignal
aus einer Steuervorrichtung auswählt.
Beim Schritt 204 wird das Fernsehsignal einem Abwärts-Wandler
oder Mischer für die
weitere Verarbeitung zugeführt.
-
Beim
Schritt 206 signalisiert der Mikroprozessor (Hauptvorrichtung)
dem Bus-Expander über einen
ersten IIC-Befehl,
den Ausgang des Bus-Expanders auf einen NIEDRIG-Zustand zu setzen. Dann kann die Phasenregelschleife
eine Datenübertragung
von dem Mikroprozessor über
die SCL- und SDA-Leitungen empfangen. Um die Datenübertragung
zu beginnen, setzt der Mikroprozessor die SDA-Leitung von dem IIC-Bus von einem stationären Zustand
HOCH auf einen NIEDRIG-Zustand,
während
die SCL in einem stationären
Zustand HOCH gehalten wird. Ein solcher Übergang zeigt einen Start-Zustand für den Austausch
von Daten-Bits an. Der HOCH- oder NIEDRIG-Zustand der Datenleitung (SDA)
kann sich nur ändern,
wenn das Taktsignal in der SCL-Leitung NIEDRIG ist. Beim nächsten Taktimpuls
von dem Mikroprozessor wird die serielle Taktleitung auf NIEDRIG
gesetzt, wodurch bewirkt wird, dass die Ausgangs-Taktleitung des
Puffers (d. h. erstes ODER-Gatter von 1)
mit dem Takteingang der Phasenregelschleife auf einen NIEDRIG-Zustand
gebracht wird.
-
Bei
jedem folgenden NIEDRIG-Taktimpuls können Daten über die SDA-Leitung übertragen
werden, wodurch zugelassen wird, dass der Phasenregelschleifen-IC
Datenübertragungen über den IIC-Bus
von dem Mikroprozessor empfängt.
Die Datenübertragungen
enthalten Informationen, die für die
Phasenregelschleife erforderlich sind, um einen Ton zu erzeugen,
der die Demodulation eines Fernsehsignals erleichtert, das in einem
bestimmten Kanal lokalisiert ist. Solange der Mikroprozessor ein wiederholtes
Startsignal vor der Übertragung
jedes Bytes sendet, bleibt der IIC-Bus in einem „Belegt"-Zustand. Wenn der Mikroprozessor die
Datenübertra gung
vollendet hat, erzeugt er auf der SDA-Leitung einen Übergang
von NIEDRIG auf HOCH, während
die SCL HOCH ist, um einen Stopp-Zustand zu definieren.
-
Wenn
einmal die Phasenregelschleife beim Schritt 208 die Informationen
empfängt,
die zur Erzeugung des Tons erforderlich sind, verriegelt die Phasenregelschleife
immer eine spezifische Frequenz, die durch den Mikroprozessor bezeichnet wird.
Das Verfahren schreitet zum Schritt 210 vor, wo der Mikroprozessor über einen
zweiten IIC-Befehl von dem Mikroprozessor bewirkt, dass der Ausgang in
dem Bus-Expander
in einen HOCH-Zustand übergeht.
Der HOCH-Zustand von dem Ausgang des Bus-Expanders bewirkt dadurch,
dass der Puffer auch in gleicher Weise wie oben beschrieben in einen
HOCH-Zustand übergeht.
An diesem Punkt ist die Phasenregelschleife angemessen auf einer
bestimmten Frequenz verriegelt, und die Phasenregelschleife ist
von allen weiteren Kommunikationen (Rauschen) von den Aktivitäten des
Mikroprozessors mit anderen IC's
in dem IIC-Bus isoliert.
-
Beim
Schritt 212 werden das Fernsehsignal und der verriegelte
Frequenzton in einem Abwärts-Wandler
kombiniert, und es wird ein ZF-Signal erzeugt. Wenn somit der Ton
mit dem Fernsehsignal in dem Abwärts-Wandler
gemischt wird, wird ein ZF-Signal ohne Schwankungen der Frequenz
infolge von vom Mikroprozessor erzeugten Bus-Rauschen erzeugt. Beim
Schritt 214 wird das ZF-Signal demoduliert (dann einem
MPEG-Prozessor zugeführt,
um Video- und Audio-Unterströme
für den
Fall zu erzeugen, dass das Signal ein digitales ZF-Signal ist) und verarbeitet,
um den gewünschten
Audio- und Video-Ausgang zu erzeugen. Beim Schritt 216 endet das
Verfahren, bis ein Benutzer einen anderen Fernsehkanal anfordert,
worauf das erfindungsgemäße Verfahren
wiederholt wird.
-
Für den Fachmann
ist es wichtig, dass ein neues Verfahren und eine neue Vorrichtung
zum Ausschließen
von Rau schen von einem Eingang eines terrestrischen Fernsehsignal-Tuners geschaffen worden
ist. Die Puffervorrichtung funktioniert erfindungsgemäß zur Isolierung
des Phasenregelschleifen-IC von in dem IIC-Bus auftretendem Rauschen. Obwohl
verschiedene Ausführungsformen,
die die Lehren der vorliegenden Erfindung verkörpern, aufgezeigt und hier
in Einzelheiten beschrieben worden sind, kann der Fachmann ohne
weiteres viele andere Ausführungsformen
aufzeigen, die noch diese Lehren einschließen.