DK141388B - Associativ lagercelle - Google Patents

Associativ lagercelle Download PDF

Info

Publication number
DK141388B
DK141388B DK499274AA DK499274A DK141388B DK 141388 B DK141388 B DK 141388B DK 499274A A DK499274A A DK 499274AA DK 499274 A DK499274 A DK 499274A DK 141388 B DK141388 B DK 141388B
Authority
DK
Denmark
Prior art keywords
transistors
storage
information
transistor
voltage
Prior art date
Application number
DK499274AA
Other languages
English (en)
Other versions
DK141388C (da
DK499274A (da
Inventor
K Horninger
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of DK499274A publication Critical patent/DK499274A/da
Publication of DK141388B publication Critical patent/DK141388B/da
Application granted granted Critical
Publication of DK141388C publication Critical patent/DK141388C/da

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C15/00Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

141388
Opfindelsen angår en associativ lagercelle med to parallelkoblede grene, som omfatter to seriekoblede transistorer af MOS-typen og er tilsluttet en fælles forsyningsspændingskilde, og hvor der findes mindst en bit-5 ledning og en udgang for det associative sammenligningsresultat.
En lagercelle af denne art er beskrevet i USA-pa-tentskrift nr. 3 633 182. Et element i dette kendte lager består af en flipflop med fire felteffekttransistorer 10 og fem yderligere felteffekttransistorer, og det har den ulempe, at det ikke er indrettet til at opretholde indskrevet information, når forsyningsspændingen falder ud.
Den foreliggende opfindelse tager sigte på at angive en lagercelle af den indledningsvis omhandlede art, 15 som er opbygget på enkel måde, og i hvilken indskrevet information opretholdes, også hvis forsyningsspændingen falder ud.
Til opnåelse af dette er lagercellen ifølge opfindelsen ejendommelig ved, at der i hver gren findes 20 enMNOS-lagertransistor og en kobletransistor, at information påtrykkes over kobletransistorens portledninger, som udgør bitledninger, at over bitledningerne tilførte spændinger, som udgør informationerne, driver de to kobletransistorer i komplementære kobletilstande, at 25 der findes midler til at tilføre lagertransistorerne en skrivespænding med en sådan polaritet og størrelse, at hver lagertransistors tærskelspænding antager en første eller en anden værdi afhængigt af kobletiIstanden af den i den samme gren liggende kobletransistor, at der fin-30 des yderligere midler til ved sammenligning af en påtrykt sammenligningsspaending med en cplagret information at tilføre lager- 2 141388 transistorernes portelektroder en sammenligningsspaending, der ligger i hovedsagen midt mellem de to tærskelspændingsværdier , og at det på lagertransistorernes side liggende forbindelsespunkt mellem de to grene er forbundet med 5 lagercellens udgang.
En fordel ved en associativ lagerkobling ifølge opfindelsen er, at man efter informationens indskrivning i lagerkoblingens lagertransistorer kan udføre omtrent vilkårligt mange udlæsnings- og sammenligningsope-10 rationer med samme hastighed som de sædvanlige MOS-koble-kredse.
Den gamle information kan imidlertid fordelagtigt slettes ved hjælp af egnede spændingsimpulser, og en ny information kan indskrives i lagerkoblingen.
15 Da informationen heller ikke går tabt, hvis for syningsspændingen falder bort, bruges associative lagerkoblinger ifølge opfindelsen med fordel ved opbygningen af datakartoteker, ved hvilke der ikke findes bufferbatterier til at slå bro over et spændingsbortfald.
20 Det skal nævnes, at der fra dansk fremlæggelses skrift nr. 133 026 kendes en lagercelle, i hvilken der også indgår toMNOS-lagertransistorer, som er serieforbundet med kobletransistorer, og hvor aktiveringsspændingen for den eneMNOS -transistor forskydes til ikke-25 flygtig oplagring af den ene binære information, mens aktiveringsspændingen for den anden MNOS -transistor forskydes til ikke-flygtig oplagring af den anden binære information. Her er der imidlertid ikke tale om et associativt lager.
30 Opfindelsen forklares nærmere i det følgende på grundlag af nogle udførelseseksempler under henvisning til tegningen, hvor fig. 1 skematisk viser en associativ lagerkobling ifølge opfindelsen i énkanalteknik, 35 fig. 2 et skematisk kredsløbsdiagram over en lager kobling ifølge opfindelsen i en teknik med separate sub-stratområder, og fig. 3 et skematisk kredsløbsdiagram over en la- 3 U1388 gerkobling ifølge opfindelsen i en komplementær MOS-tek-nik.
Følgende overvejelser har ført til opfindelsen.
På grund af de forholdsvis lange tider, 10 til 15 ns, 5 og høje spændinger, ί 35 V, som er nødvendige til indskrivning af informationer i MNOS-transistorer, er MNOS-lagre frem for alt tegnet til elektrisk omprogrammer-bare fastværdilagre, hvis information kun skal indskrives nogle få gange, men udlæses mange gange. Som følge 10 af anvendelsen af MNOS-lagertransistorer forbliver informationen bibeholdt ved bortfald af forsyningsspændingen.
I associative lagerkoblinger med halvlederelemen-ter ønsker man ofte en lignende funktion, som i ompro-15 grammerbare fastværdilagre. Her bliver informationen indskrevet en gang og derefter sammenlignet med andre ude fra påtrykte informationer. Hvis den i lageret oplagrede information stemmer overens med den ude fra påtrykte information, bliver dette indikeret på en ud-20 gang på lagerkoblingen. Almindeligvis vil der følge adskillige læse- eller sammenligningsprocesser efter en skriveproces. Ved et sådant lager kan det være ønskeligt, at informationen også forbliver oplagret ved bortfald af netspændingen.
25 I fig. 1 betegner 1 og 2 MNOS-transistorer, og 3 og 4 kobletransistorer. Hver MNOS-transistor er serieforbundet med en kobletransistor i en gren.
F.eks. er MNOS-transistoren 1 serieforbundet med kobletransistoren 3, og MNOS-transistoren 2 er serie-30 forbundet med kobletransistoren 4. Forsyningsspændingen UDD ligger over punkterne 7 og 17. Punkt 17 ligger fortrinsvis på stel og punkt 7 på -20V. Punkt 17 er et fællespunkt for de to parallelforbundne grene.
Mellem et andet fællespunkt 16 for disse grene og 35 punktet 7 er der fortrinsvis anbragt en modstand 6.
Samtidigt er lagerkoblingens udgang 5 forbundet med punktet 16.
141388 4
De to MNOS-transistorer har hver for sig en variabel aktiveringsspænding. I disse transistorer oplagres henholdsvis informationen og dens komplement. Transistorerne 3 og 4 er sædvanlige- kobletransistorer, 5 fortrinsvis felteffekttransistorer. Portledningerne 9 og 10 til kobletransistorerne henholdsvis 3 og 4 får påtrykt den information, der skal oplagres, subsidiært sammenligningsinformationen. Portledningerne til lagertransistorerne 1 og 2 kan aktiveres i fælles-10 skab over ledningen 8. På lagerkoblingens udgang 5 kan det aflæses, om den påkaldte information, som ligger på porttilslutningerne 9 og 10 til kobletransistorerne henholdsvis 3 og 4, stemmer overens med den i lagertransistorerne 1 og 2 oplagrede informa-15 tion eller ej.
I det følgende beskrives nu kort indskrivnings-processen for en kobling i p-kanal-teknik. Det antages, at i lagerkoblingens slettede tilstand har begge lager-transistorer 1 og 2 aktiveringsspændingen U^q 20 (ca. -2V). Hvis fx informationen "1" skal indlæses i den associative lagerkobling, påtrykkes der en negativ impuls på portledningen 9 til kobletransistoren 3.
Denne negative impuls svarer til informationen "1”.
Samtidigt påtrykkes der også en høj negativ skriveimpuls 25 på portledningerne til lagertransistorerne 1 og 2 over ledningen 8. Da kobletransistoren 3 som følge af den over portledningen 9 påtrykte negative impuls er koblet ledende, ligger det inversionslag i lagertransistoren 1, der er forårsaget af den på lager-30 transistoren l's port liggende høje negative skriveimpuls, fortrinsvis på stelpotential. Derved kan den fulde negative skrivespænding optræde over isolatoren i MNOS-lagertransistoren 1; aktiveringsspændingen for denne lagertransistor forskydes. Lagertransistoren 35 l har nu aktiverings spændingen (ca. -12V) . Da kobletransistoren 4 spærrer, ligger lagertransistoren 2’s inversionslag over modstanden 6 omtrent på forsyningsspændingens UDDis potential. Denne resulterende 141388 5 spænding på portisolatoren er da ikke tilstrækkelig til at forskyde aktiveringsspændingen. Lagertransistoren 2 beholder altså aktiveringsspændingen uTQ. Dermed findes i lagertransistoren 2 komplementet til infor-5 mationen.
Hvis informationen "0" skal indskrives subsidiært forblive oplagret i lagerkoblingen, bliver kobletransistoren 3 spærret over sin porttilslutning 9, og kobletransistoren 4 kobles ledende over sin port-10 tilslutning 10, medens den høje negative skriveimpuls ligger på ledningen 8.
På grundlag af den i det følgende angivne sandhedstabel belyses nu sammenligningsprocessen ved udlæsning nærmere.
15 9/10 1/2 5 0 0 1 1 0 0 0 10 20 111
Hvis den indskrevne information er "0", og den information, der skal sammenlignes, ligeledes er "0", er kobletransistoren 4 ledende. Da der samtidigt over portledningerne for lagertransistorerne 1 og 2 gen-25 nem ledningen 8 under sammenligningsprocessen påtrykkes en læsespænding UT, som svarer til middelværdien af aktiveringsspændingerne UTQ og for transis torerne 1 og 2, leder kun lagertransistoren 1. Lagertransistoren 2 spærrer derimod. Derved bevirkes det, at udgangen 5 på lagerkoblingen forbliver på forsyningsspændingen “Unn, potential, som ligger på punkt 7 i lagerkoblingen, dvs. overensstemmelse. Påtrykkes derimod information "1" udefra, og er der i- midlertid indskrevet et "0" i lagerkoblingen, leder 35 transistorerne 1 og 3. Udgangspotentialet på udgangen 5 går derfor mod nul volt, dvs. ikke-overensstemmel-se.
Hvis der er oplagret et "1" i lagerkoblingen, U1388 6 og påtrykkes der ude fra et "O", leder transistorerne 2 og 4, og udgangspotentialet på udgangen 5 går igen mod nul volt, dvs. ikke-overensstemmelse.
Sammenlignes sluttelig et indskrevet ”1" med 5 et ude fra påtrykt "1", leder transistorerne 2 og 3, og potentialet på udgangen 5 forbliver igen på forsyningspotentialet dvs. overensstemmelse.
Som det fremgår af sandhedstabellen, er det muligt at skelne entydigt mellem overensstemmelse og 10 ikke-overensstemmelse mellem informationerne.
Hvis den indskrevne information blot skal udlæses, bliver der på ledningerne 8 og 9 påtrykt en læse-spænding, medens tilslutningen 10 holdes på stelpotential.
15 I den ovenfor beskrevne associative lagerkobling indskrives informationen ikke bitvist, men ordvist.
Dette betyder, at man ved anvendelse af associative lagerkoblinger ifølge opfindelsen i en lagermatrix før hver skriveproces skal slette hele linien.
20 I den i fig. 2 viste associative lagerkobling i- følge opfindelsen kan informationen indskrives bitvis.
Dette opnås ved, at lagertransistorerne 1 og 2 har elektrisk fra hinanden separerede og separat aktiverbare substrattilslutninger.
25 Allerede i forbindelse med fig. 1 beskrevne dele i fig. 2 har de samme henvisningsbetegnelser. Lagerkoblingen i fig. 2 er fortrinsvis opbygget i en teknik med separeringsdiffusioner eller med en ESFI-teknik. Ved ESFI-teknik forstås en teknik, hvor der på et elektrisk 30 isolerende substrat påføres elektrisk fra hinanden adskilte ø-formede siliciumlag. I disse ø-formede siliciumlag er der endvidere anbragt transistorer 1 til 4. MNOS-lagertransistoren 1 er aktiverbar over en ledning 82, og MNOS-lagertransistoren 2 er aktiverbar 35 over en ledning 81. Desuden er lagertransistoren 1 aktiverbar over en ledning 14, som er forbundet til dens substrattilslutning, og lagertransistoren 2 er aktiverbar over en ledning 15, som er forbundet til 141388 7 dens substrattilslutning.Indlæsningen af information og sammenligningen mellem en den associative lagerkobling påtrykt information og den i denne kobling oplagrede information sker i hovedsagen scm ved den allerede i sammenhæng med fig. 1 beskrevne lagerkobling. Indskrivningen af information i lagertransistorerne 1 og 2 sker dog i koincidensdrift.Det betyder, at indskrivningsspændingen ved indskrivningen samtidigt skal ligge på porttilslutningen og p& substrattilslutningen for lagertransistorerne. Hvis der f.eks. skal indskrives 10 i lagertransistoren 1, skal indskrivespændingen samtidigt ligge på ledningen 82 og på ledningen 14.
Ved den i fig. 3 viste associative lagerkobling, hvori informationen ligeledes kan indskrives bitvis, behøves der i sammenligning med lagerkoblingen i fig.
15 2 kun én portledning til aktivering af lagertransistorerne 1 og 2. Allerede i forbindelse med fig. 1 eller 2 beskrevne dele i fig. 3 har de samme henvisningsbetegnelser. MNOS-lagertransistorerne i lagerkoblingen i-følge opfindelsen i fig. 3 er indbyrdes komplementære.
20 F.eks. drejer det sig ved transistorerne 1 og 3 om p-kanal-transistorer og ved transistorerne 2 og 4 om n-kanal-transistorer. Når der påtrykkes p-kanal-lager-transistoren en negativ skriveimpuls, forskydes aktiveringsspændingen til det negative område. Transistoren 25 er af forøgelsestypen. Den samme impuls på en n-kanal-transistor forskyder også aktiveringsspændingen til det negative område. Transistoren er imidlertid nu af udtømningstypen, hvilket betyder, at den leder ved en portspænding på nul volt. Ved påtrykning af en positiv skri-30 veimpuls kan den modsatte virkning opnås. Begge transistorerne har en positiv aktiveringsspænding, p-kanal-transistoren er af udtømningstypen, og n-kanal-transis-toren er af forøgelsestypen.
Ved bitvis indskrivning skal skrivespændingen igen, 35 som også ved koblingen i fig. 2, samtidigt påtrykkes porttilslutningen til en lagertransistor og dens sub-strattilslutning. Da MNOS-lagertransistorerne imidlertid er komplementære til hinanden, behøver man ifølge

Claims (2)

141388 den ovenfor beskrevne effekt kun én fælles portledning 83 og én fælles substrattilslutningsledning 13 til indskrivning af informationen i lagertransistorerne. Ved udlæsning forbliver såvel substratledningen 13 som 5 portledningen 83 på nul volt. En af de to transistorer 1 og 2 er da til stadighed i ledende tilstand. Udlæsningen og sammenligningen forløber på lignende måde som ved den i fig. 1 viste lagerkobling ifølge opfindelsen. I den i fig. 3 viste lagerkobling ifølge opfindelsen er antallet af ledninger og dermed elementoverfladefr fordelagtigt formindsket. n , m T, ,τ m T, η , T7
1. Associativ lagercelle med to parallelkoblede grene, som omfatter to seriekoblede transistorer af MOS- 15 typen og er tilsluttet en fælles forsyningsspændingskilde, og hvor der findes mindst en bitledning og en udgang for det associative sammenligningsresultat, kendetegnet ved, at der i hver gren findes en MNOS-la-gertransistor (1,2) og en kobletransistor (3,4), at in-20 formation, der skal indlagres, henholdsvis sammenligningsinformation påtrykkes over kobletransistorens port-ledninger, som udgør bitledninger, at over bitledningerne tilførte spændinger, som udgør informationerne, driver de to kobletransistorer (3,4) i komplementære koble-25 tilstande, at der findes midler til at tilføre lagertransistorerne (1,2) en skrivespænding med en sådan polaritet og størrelse, at hver lagertransistors tærskelspænding antager en første eller en anden værdi afhængigt at kobletilstanden af den i den samme gren liggende 30 kobletransistor, at der findes yderligere midler til ved sammenligning af en påtrykt samenligningsspænding med en oplagret information at tilføre lagertransistorernes portelektroder an sammenlignings spænding, der ligger i hovedsagen midt mellem de to tærskelspændingsværdier, og at det på lagertran-35 sistorernes side liggende forbindelsespunkt mellem de to grene er forbundet med lagercellens udgang.
2. Lagercelle ifølge krav 1, kendetegnet ved, at transistorerne (1,2,3 og 4) er udført i énkanal-
DK499274A 1973-09-24 1974-09-23 Associativ lagercelle DK141388C (da)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2347968 1973-09-24
DE2347968A DE2347968C3 (de) 1973-09-24 1973-09-24 Assoziative Speicherzelle

Publications (3)

Publication Number Publication Date
DK499274A DK499274A (da) 1975-05-12
DK141388B true DK141388B (da) 1980-03-03
DK141388C DK141388C (da) 1980-09-29

Family

ID=5893466

Family Applications (1)

Application Number Title Priority Date Filing Date
DK499274A DK141388C (da) 1973-09-24 1974-09-23 Associativ lagercelle

Country Status (12)

Country Link
US (1) US3936811A (da)
JP (1) JPS5752673B2 (da)
BE (1) BE820274A (da)
CA (1) CA1046639A (da)
DE (1) DE2347968C3 (da)
DK (1) DK141388C (da)
FR (1) FR2245051B1 (da)
GB (1) GB1486843A (da)
IE (1) IE39847B1 (da)
IT (1) IT1021494B (da)
LU (1) LU70962A1 (da)
NL (1) NL7411959A (da)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087795A (en) * 1974-09-20 1978-05-02 Siemens Aktiengesellschaft Memory field effect storage device
GB1494833A (en) * 1974-10-11 1977-12-14 Plessey Co Ltd Content addressable memories
IT1063025B (it) * 1975-04-29 1985-02-11 Siemens Ag Disposizione circuitale logica integrata e programmabile
JPS52110531A (en) * 1976-03-15 1977-09-16 Toshiba Corp Memory unit
US4095281A (en) * 1976-03-04 1978-06-13 Rca Corporation Random access-erasable read only memory cell
US4161039A (en) * 1976-12-15 1979-07-10 Siemens Aktiengesellschaft N-Channel storage FET
US4090258A (en) * 1976-12-29 1978-05-16 Westinghouse Electric Corp. MNOS non-volatile memory with write cycle suppression
DE2706155A1 (de) * 1977-02-14 1978-08-17 Siemens Ag In integrierter technik hergestellter elektronischer speicher
DE2707297B1 (de) * 1977-02-19 1978-05-24 Felten & Guilleaume Carlswerk Verfahren zur Herstellung einer isolierenden Umhuellung aus vernetztem Isolierstoff
DE3138993A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Speicherzelle, assoziativspeicher und verfahren zu deren betrieb
CA1337360C (en) * 1989-06-27 1995-10-17 Willis A. Weigand Additives for hydraulic cement compositions
US5305262A (en) * 1991-09-11 1994-04-19 Kawasaki Steel Corporation Semiconductor integrated circuit
FR2685973B1 (fr) * 1992-01-03 1994-02-25 France Telecom Point memoire pour memoire associative.
KR100299993B1 (ko) * 1992-09-28 2001-11-22 윌리엄 비. 켐플러 게이트 어레이 장치용 정적 랜덤 액세스 메모리
FR2715782B1 (fr) * 1994-01-31 1996-03-22 Sgs Thomson Microelectronics Bascule bistable non volatile programmable, à état initial prédéfini, notamment pour circuit de redondance de mémoire.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573756A (en) * 1968-05-13 1971-04-06 Motorola Inc Associative memory circuitry
US3703709A (en) * 1969-05-24 1972-11-21 Nippon Electric Co High speed associative memory circuits

Also Published As

Publication number Publication date
DE2347968A1 (de) 1975-04-24
JPS5752673B2 (da) 1982-11-09
CA1046639A (en) 1979-01-16
DE2347968B2 (de) 1976-07-29
LU70962A1 (da) 1975-03-06
JPS5079225A (da) 1975-06-27
FR2245051B1 (da) 1982-01-29
NL7411959A (nl) 1975-03-26
DE2347968C3 (de) 1980-06-26
IE39847L (en) 1975-03-24
IT1021494B (it) 1978-01-30
IE39847B1 (en) 1979-01-17
US3936811A (en) 1976-02-03
DK141388C (da) 1980-09-29
BE820274A (fr) 1975-01-16
FR2245051A1 (da) 1975-04-18
DK499274A (da) 1975-05-12
GB1486843A (en) 1977-09-28

Similar Documents

Publication Publication Date Title
DK141388B (da) Associativ lagercelle
US3895360A (en) Block oriented random access memory
JP2723278B2 (ja) ハイキャパシタンス線プログラミング用デコーダ・ドライバ回路
US4342101A (en) Nonvolatile semiconductor memory circuits
US3836894A (en) Mnos/sos random access memory
KR900008526A (ko) 반도체 기억장치
KR940022571A (ko) 불휘발성 반도체 기억장치
US4387444A (en) Non-volatile semiconductor memory cells
JP3247034B2 (ja) 不揮発性半導体記憶装置
JP2001118390A (ja) 多ビット情報を記録する不揮発性メモリ回路
JPH06338193A (ja) 不揮発性半導体記憶装置
US20050117394A1 (en) Switch matrix circuit, logical operation circuit, and switch circuit
KR960005620A (ko) 비휘발성 메모리
US5051956A (en) Memory cell having means for maintaining the gate and substrate at the same potential
US4064494A (en) Content addressable memories
EP0155709B1 (en) Integrated circuit comprising field effect transistors and a programmable read-only memory
KR880011812A (ko) 반도체 기억장치내로 데이타를 병렬 입력시키기 위한 방법 및 이 방법을 수행하기 위한 회로
US4333166A (en) Semiconductor memory circuits
US3846766A (en) Associative memories including mos transistors
US3936810A (en) Sense line balancing circuit
US4135104A (en) Regenerator circuit
US4308596A (en) Memory driving method
US7876619B2 (en) Nonvolatile semiconductor memory device
JPS59121694A (ja) 電力散逸を減少させたmosランダムアクセスメモリ用の交差結合型トランジスタメモリセル
CN101359509A (zh) 一次性可编程存储器电路及其编程和读取方法